JP2007108287A - 液晶表示装置 - Google Patents

Abstract

【課題】低価格な回路で、液晶表示装置の残像を軽減する。
【解決手段】フレームメモリと、前記フレームメモリの制御およびフレームメモリから読み出した映像信号を前記液晶表示パネルの解像度に変換し液晶表示パネルに出力するスケーラ回路を備える液晶表示装置において、データ放送選局時、もしくは入力される映像信号が、インターレース方式かつ静止画像であると検出された場合に、前期スケーラ回路の出力を、入力映像信号に対して、継続的に、もしくは周期的に非同期となるように制御するようにした。
【選択図】図１

Description

本発明は、液晶表示パネルを用いた液晶テレビなどの液晶表示装置に関するものである。

近年、液晶表示装置は、画質の向上や薄型のメリットが認知されると共に、大幅な低価格化が進みＰＣ用モニタや家庭用ＴＶの他、店頭における商品案内用の表示端末など多種多様に利用されるようになってきている。

液晶は直流成分が印加され続けると液晶画素に電荷が蓄積されることにより、残像現象を生じるため、液晶の駆動電圧は１フレーム毎に極性を反転させる交流駆動を行っている。ＮＴＳＣやハイビジョン放送などはフレーム周波数が６０Ｈｚなので、３０Ｈｚの交流駆動が為されている。

しかしながら、交流駆動周波数と同じ３０Ｈｚ成分を有する映像信号を継続的に表示した場合には、直流成分が継続的に印加され続ける事になり、残像発生を引き起こす。

このような映像信号の典型的な例は、インターレース方式で入力される静止画像を液晶表示パネルの解像度にスケーリングして表示する場合である。

従来のＴＶ放送では継続的に同一画面を表示し続ける事は稀であり、また残像は永久歪にならず時間経過で解消するため、コスト面の兼ね合いも含め、特別な対策を行っていない液晶表示装置も多いが、特に近年はデジタル放送が開始され、インターレース方式である１１２５ｉのハイビジョンフォーマットをベースとしたデータ放送画面を継続的に表示する機会が増加しており、残像が表示品位に与える影響は大きくなってきている。

一般にインターレース映像信号に起因する残像に対しては、インターレース−プログレッシブ変換（以下ＩＰ変換とする）回路を導入する事で改善可能である。

また特開２００１−３４３９５２では、一般的なフレームレート変換型の表示装置における残像軽減の効果が示されている。
特開２００１−３４３９５２号公報

しかしながら、ＩＰ変換回路は、高コストのため、低価格で液晶表示装置をユーザーに提供しようとすると導入が困難である。特に１１２５ｉのハイビジョン信号に対応したＩＰ変換回路は、ＮＴＳＣなど５２５ｉ方式に対応するＩＰ変換回路と比べて非常に高価である。またフレームレート変換して映像を表示する表示装置の場合、同じ映像を２フレーム連続で表示したり、１フレーム分の映像の抜けを生じるため、動画表示の滑らかさを損なってしまう。またフレームレート変換のためにはフレームメモリの書き込み、読み出しの追い越し防止のため２画面分のフレームメモリが必須であり、高コストとなっている。

この課題を解決するために
第１の発明は、制御手段としてのＣＰＵと、液晶表示パネルと、フレームメモリと、前記フレームメモリの制御およびフレームメモリから読み出した映像信号を前記液晶表示パネルの解像度に変換するスケーラ回路と、データ放送を含むデジタル放送を受信するデジタルチューナを備え、データ放送受信の選択時に、ＣＰＵは、デジタルチューナーをデータ放送映像の表示出力に切り替える制御を行うと共に、スケーラ回路の出力する垂直同期周波数を、入力映像に対して、非同期に切り替える事を特徴とする液晶表示装置であり、通常必要とする低コストの回路構成にて、データ放送を継続的に視聴した場合に発生しやすい残像現象を、通常の映像表示画質に影響を与える事無く、大きく軽減する事が可能となり、低価格で高画質な液晶表示装置を実現するものである。

また第２の発明は、液晶表示パネルと、フレームメモリと、前記フレームメモリの制御およびフレームメモリから読み出した映像信号を前記液晶表示パネルの解像度に変換するスケーラ回路と、インターレース−プログレッシブ判別手段と、動き検出手段を備え、映像信号が、インターレース方式かつ静止映像と判定された際に、前記スケーラ回路の出力する垂直同期周波数を、入力映像に対して、非同期に切り替える事を特徴とする液晶表示装置であり、低コストの回路構成にて、データ放送画面など、インターレース方式で入力される静止画像を継続的に表示した場合に発生する残像現象を、動画表示における画質に影響を与える事無く、大きく軽減する事が可能となり、低価格で高画質な液晶表示装置を実現するものである。

本発明によれば、データ放送等を長時間表示した場合においても、残像現象の発生を抑えた高画質な液晶表示装置を低価格で提供可能である。

本発明の請求項１記載の発明は、制御手段としてのＣＰＵと、液晶表示パネルと、フレームメモリと、前記フレームメモリの制御およびフレームメモリから読み出した映像信号を前記液晶表示パネルの解像度に変換するスケーラ回路と、データ放送を含むデジタル放送を受信するデジタルチューナを備え、データ放送受信の選択時に、前記ＣＰＵは、デジタルチューナーをデータ放送映像の表示出力に切り替える制御を行うと共に、前記スケーラ回路の出力する垂直同期周波数を、入力映像に対して、非同期に切り替える事を特徴とする液晶表示装置であり、データ放送を継続的に表示した際に発生しやすい残像を、動画表示性能に影響を与える事無く抑制した高画質な液晶表示装置を低価格で提供可能とするものである。

請求項２記載の発明は、液晶表示パネルと、フレームメモリと、前記フレームメモリの制御およびフレームメモリから読み出した映像信号を前記液晶表示パネルの解像度に変換するスケーラ回路と、インターレース−プログレッシブ判別手段と、動き検出手段を備え、映像信号が、インターレース方式かつ静止映像と判定された際に、前記スケーラ回路の出力する垂直同期周波数を、入力映像に対して、常時もしくは周期的に非同期に切り替える事を特徴とする液晶表示装置であり、インターレース方式で入力される静止画像を継続的に表示した際に発生しやすい残像を、動画表示性能に影響を与える事無く抑制した高画質な液晶表示装置を低価格で提供可能とするものである。

以下に、本発明の請求項１に記載された発明の実施の形態について、図１、図３、図４、を用いて説明する。

図１において、１１は各回路ブロックの制御手段としてのＣＰＵである。リモコン受光部１７はユーザーがリモコンで行う選局操作を受信し、ＣＰＵ１１がそれを検出する。ＣＰＵ１１はデジタルチューナブロック１５を制御し、所望の放送を選局し、映像信号がデジタルチューナブロックから出力される。映像信号処理回路１６は、同期分離およびＮＲ、エッジ強調、色相調整といった各種画質補正などテレビ受信機で必要とする映像信号処理を包含するものである。映像信号処理回路１６から出力された映像信号は、スケーラ回路１２はフレームメモリ１３を用いて解像度変換を行い液晶表示パネルの解像度（例えば１３６６ｘ７６８）に映像信号の拡大・縮小処理を行い、液晶表示パネル１２へ出力する。

フレームメモリを用いたスケーラ回路は普通フレームレート変換を解像度変換と同時に行う事が可能であるが、一般的には入力と出力を同期させ入力映像信号と同一の垂直周波数で出力し、弱電界での同期乱れやＶＴＲの特殊再生時など液晶表示パネルの対応範囲を超える入力変動があった場合に保護機能としてフレームレート変換が機能するように設計される場合が多い。

ここで液晶表示パネルに階調Ａおよび階調Ｂを表示する場合に限定して、液晶画素へ直流成分が印加されるメカニズムおよび、フレームレート変換における直流成分印加の緩和を説明する。

図３（ａ）に示す様に階調Ａを連続して表示する場合、交流駆動が為され３Ｖと−３Ｖが１フレーム毎に印加されるとする。この場合平均すると０Ｖとなるので直流成分は印加されず液晶画素に電荷が蓄積されないため残像は発生しない。

同様に図３（ｂ）に示す様に階調Ｂを連続して表示する場合、０．５Ｖと−０．５Ｖが１フレーム毎に印加されるとする。この場合も同様に直流成分の印加は発生しない。

ここで図３（ｃ）に液晶パネルに階調Ａと階調Ｂが１フレーム毎に継続的に入力される場合、映像信号の周期と液晶表示パネルの交流駆動周期が合致し、階調Ａで常に正極性の電圧での駆動が、階調Ｂで負極性での駆動が為される。この場合３Ｖと−０．５Ｖが繰り返し液晶画素に印加され平均して１．２５Ｖの正極性の直流電圧が印加され続けることになり、液晶に電荷が蓄積され、例えば図３（ｂ）の状態である階調Ｂの映像信号に切り替えても、蓄積された電荷が放電し終わるまで、正常な階調Ｂに相当する輝度を表示できなくなる。

なお電荷の放電時間は特にＩＰＳモードで長時間必要であり、液晶材料や画素電極の構成の差などによっても大きく異なる。

次に図３（ｄ）に図３（ｃ）と同様の階調Ａ、階調Ｂの繰り返し信号をフレームレート変換して液晶表示パネルに表示する場合を示す。

ここではフレームレートを９／８倍にしているので、フレームレート変換により入力８フレーム中に１度同じ階調の映像（この図面では階調Ｂ）を連続して表示することになる。

しかしながら液晶の交流駆動の極性は１フレーム毎に反転するので、表示階調と駆動極性の関係が８フレームに１回交番する。結果的に液晶に印加される直流成分も８フレーム周期に反転されるので、液晶画素への電荷蓄積が大きく軽減され、残像現象が大きく緩和される。

ここでは入力映像信号に対して液晶表示パネルに入力されるフレームレートを上げているが、下げた場合でも映像信号成分と駆動極性の関係が周期的に交番する事に変わりはない。

すなわちフレームレートを変え液晶表示パネルを駆動することで残像現象を大きく軽減することができる。

ただしフレームレート変換は同一フレームの映像を連続して表示したり、特定フレームの映像が抜けるため、動画表示の品位を犠牲にするが、本発明では、ほとんどの領域が静止画像となるデータ放送受信中のみフレームレート変換動作を行うようにするので、動画表示性能の劣化がない。

またデータ放送表示中は常時フレームレート変換にしても良いし、入力に対して同期して表示する期間とを周期的に切り替えても良く、また本実施例ではフレームレート変換比率は９／８とし、８フレーム周期で表示映像信号成分に対する駆動極性が変化するようにしている事に関しても、液晶表示パネルの残像発生の程度に合わせて決定すればよい。

なおリモコンによる操作に限らず表示装置本体のキー操作等でも同じである。

また本発明ではデータ放送受信時のみしかフレームレート変換を行わないため、フレームメモリ１３が１画面分でも十分実用的である。

通常フレームレート変換を行う際に１フレーム分のメモリでスケーラ回路１２を構成すると、メモリの読み出し、書き込みの追い越しにより、図４（ｂ）に示すように画面の上下の映像が別フレームのものとなるいわゆため２フレーム分のメモリが必須であるが、本発明では静止画領域の大半をしめ、動画表示領域が副画面的な扱いとなるデータ放送受信中に限定しており、メモリ追い越しの影響がユーザーに認識され難いためであり、コストを低く抑えることが出来る。

以下に、本発明の請求項２に記載された発明の実施の形態について、実施例１と異なる部分について図２を用いて説明する。

実施例１ではデジタルチューナーの出力するデータ放送画面に対して、フレームレート変換を実施したが、本実施例はインターレース−プログレッシブ判別手段２１および、動き検出手段２２を備え、データ放送のみならず、インターレース方式で入力される映像信号のうち静止画像と判断された場合に、スケーラー回路１２出力を非同期動作すなわちフレームレート変換動作させるように構成した。

ここで動き検出手段２２は、３次元ＹＣ分離回路やＩＰ変換回路用に使用される、微小領域単位で動き検出するものでなく、簡易的なもので良いし、３次元ＹＣ分離回路などを搭載する場合は、それらで使用しているもので代用しても良い。

以上の構成により、低コストの回路構成にて、データ放送画面など、インターレース方式で入力される静止画像を継続的に表示した場合に発生する残像現象を、動画表示における画質に影響を与える事無く、大きく軽減する事が可能となり、低価格で高画質な液晶表示装置を実現可能である。

本発明の液晶表示装置は、
低コストでありながら残像の発生を抑えた高画質な液晶表示装置を提供することが出来ると共に、液晶表示パネルの選定範囲を広げることが出来、ＴＶやＰＣモニタなどの液晶表示装置の普及に貢献するものである。

本発明の実施例１を示すブロック図 本発明の実施例２を示すブロック図 映像信号に対する液晶の駆動電圧を示す図 フレームレート変換における、映像の追い越しを示す図

符号の説明

１１ ＣＰＵ
１２ 液晶表示パネル
１３ フレームメモリ
１４ スケーラ回路
１５ デジタルチューナブロック
１６ 映像信号処理回路
１７ リモコン受光部
２１ インターレース信号判別手段
２２ 動き検出手段

Claims (2)

1. 制御手段としてのＣＰＵと、液晶表示パネルと、フレームメモリと、前記フレームメモリの制御およびフレームメモリから読み出した映像信号を前記液晶表示パネルの解像度に変換するスケーラ回路と、データ放送を含むデジタル放送を受信するデジタルチューナを備え、データ放送受信の選択時に、前記ＣＰＵは、デジタルチューナーをデータ放送映像の表示出力に切り替える制御を行うと共に、前記スケーラ回路の出力する垂直同期周波数を、入力映像に対して、非同期に切り替える事を特徴とする液晶表示装置。
2. 液晶表示パネルと、フレームメモリと、前記フレームメモリの制御およびフレームメモリから読み出した映像信号を前記液晶表示パネルの解像度に変換するスケーラ回路と、インターレース−プログレッシブ判別手段と、動き検出手段を備え、映像信号が、インターレース方式かつ静止映像と判定された際に、前記スケーラ回路の出力する垂直同期周波数を、入力映像に対して、非同期に切り替える事を特徴とする液晶表示装置。

Images