JP2012511285A - 周波数選択付きスイッチング電圧レギュレータ - Google Patents

Abstract

スイッチング電圧レギュレータのスイッチャ周波数をインテリジェントに変えることにより、スイッチング電圧レギュレータからの干渉を軽減するための技術が提供される。一態様では、スイッチャ周波数は、プログラマブル・クロック・ディバイダへの周波数セッティング入力を調整することにより設定される。さらなる態様では、プロセッサは、スイッチング電圧レギュレータに対しての所望のスイッチャ周波数を生成するための基準クロック周波数信号を分周するためのディバイディングファクタを表す値を受け取るプログラマブル・クロック・ディバイダを駆動する。プログラマブル・クロック・ディバイダの値は、最適なパフォーマンスを達成し、そして、所定の動作状態に対してのスイッチャ周波数スプリアス成分の効果を軽減するために、選択的に変更される。

Description

本開示は一般には集積回路に関わり、より詳細には無線通信デバイス内のスイッチング電圧レギュレータに関する。

無線通信デバイスは、電源供給のために電池または外部ＤＣ電源を必要とする。無線通信デバイス内には複数の集積回路（ＩＣｓ）がある。これらのＩＣｓは、通常は、無線通信デバイスに取り付けられた電池（battery）または外部ＤＣ電源よりもずっと低いＤＣ電圧で動作する。低動作電圧での集積回路動作を容易にするために、外部ＤＣ電源または電池の電圧を集積回路の低電圧に変化するためのスイッチング電圧レギュレータが普通は必要とされる。

スイッチング電圧レギュレータは、電池電圧（ＶＢＡＴ）と集積回路供給電圧（ＶＤＤ）との差が数百ミリボルトよりも大きい時に、最も高い出力効率を提供する。一つの特定の例においては、電池は公称電圧３．６のＬｉイオンセルからなり、そして、集積回路は１．８Ｖで動作する。したがって、電池電圧と集積回路電圧との差は、３．６Ｖ−１．８Ｖ、つまり、１．８Ｖである。この特定の例においては、スイッチング電圧レギュレータは線形レギュレータ上において強く好ましい。線形レギュレータは電池と負荷との間で、まる１．８Ｖの降下を経験するであろう。線形レギュレータで消費される電力は１．８Ｖ*ＩＤＤ（集積回路の負荷電流）である。それ自体としてはスイッチング電圧レギュレータは（負荷電流のワイドレンジ上で）集積回路で使用されるエネルギーのたった１０％を消費し得るが、線形レギュレータは負荷電流にかかわらず集積回路で使用されるエネルギーの１００％を消費するであろう。このような理由のため、スイッチング電圧レギュレータはしばしば無線通信デバイス内に使用される。

スイッチング電圧レギュレータは、高い（higher）外部ＤＣ電源電圧と低い（lower）集積回路電圧との間でエネルギーを伝達するために、エネルギー貯蔵デバイス（インダクタまたはキャパシタ）と連動して一つまたは複数の電子スイッチを用いて、高い（higher）入力電圧と低い（lower）出力電圧との間で変換し得る。

背景として、スイッチング電圧レギュレータ出力電圧（Ｖｏ）とスイッチング電圧レギュレータ入力電圧（Ｖｉ）との間の比は、スイッチング電圧レギュレータのためにデューティサイクル（Ｄ＝Ｖo／Ｖｉ）をセットする。スイッチング電圧レギュレータ周波数は、出力電圧リップル要求、スイッチング電圧レギュレータ内の直列のインダクタおよび負荷フィルタリングキャパシタのサイズ、出力ＤＣ負荷電流、および、スイッチング電圧レギュレータの所望の電力効率によって規定される（dictated）。スイッチング電圧レギュレータが他の無線周波数（ＲＦ）トランシーバ回路に結合される場合、スイッチング電圧レギュレータのスイッチャ周波数は無線通信デバイス内の他のそのようなコンポーネントに干渉をもたらすことができる。この干渉はＶＤＤおよびＲＦトランシーバ回路のアース接続上の電圧リップルとして現れる。この電圧リップルは離散周波数コンポーネント（components）からなる。各周波数コンポーネントはスイッチング電圧レギュレータのスイッチャ周波数の調波（harmonic）である。各調波の電力レベルは、（ｉ）スイッチング電圧レギュレータのスイッチャ周波数のディーティサイクル、（ｉｉ）出力電圧の容量性フィタリングの程度、さらに、（ｉｉｉ）スイッチング電圧レギュレータとＲＦトランシーバ回路との間のカップリングのタイプに依存する。

無線周波数（ＲＦ）電圧制御オシレータ（複数）（ＶＣＯｓ）は一般にはＲＦトランシーバ回路内に組み込まれ、そして、通信信号（複数）をベースバンドから／へ（from/to）ＲＦに／からに（to/from）アップコンバートまたはダウンコンバートするためのローカルオシレータ（複数）（ＬＯｓ）として機能する。ＲＦ ＶＣＯに直接的または間接的に結合されたスイッチング電圧レギュレータを有する典型的なコンフィギュレーションにおいては、スイッチング電圧レギュレータの出力での電圧リップルは、スイッチング電圧レギュレータ周波数の調波に等しいオフセットでＲＦ ＶＣＯ出力上に周波数変調（ＦＭ）を作成するために、ＲＦ ＶＣＯの周波数同調素子電圧（frequency tuning element voltage）にコンバインし得る。スイッチング電圧レギュレータ誘発のＲＦ ＶＣＯ上のＦＭは、調波スプリアス・コンテント（harmonic spurious content）をＲＦ ＶＣＯの基本出力キャリア周波数からのオフセットに出現させる。

スイッチング電圧レギュレータにより誘起された、この（ＲＦ ＶＣＯに直接またはＲＦ ＶＣＯに結合された）調波スプリアス・コンテントは、ある動作条件下では、無線通信デバイスのパフォーマンスに干渉し得る。例えば、弱い受信強度、所望の受信チャンネルからの特定周波数オフセットでの外部ジャマーの存在、および／または、フルデュープレックストランシーバ（full-duplex transceiver）内の受信パスへの送信漏れは全て、スイッチング電圧レギュレータの存在下で、無線周波数（radio frequencies）へまたはから（to or from）、にアップまたはダウン−コンバートされるアナログ信号上でより大きな（greater）干渉の寄与することができる。

無線通信デバイス内のスイッチング電圧レギュレータによって生じたスイッチング周波数スプリアス・コンテントの効果を低減するための周知の方法は、（ｉ）パルス幅変調、パルス密度変調、または、周波数ホッピングを用いて、スイッチング電圧レギュレータの周波数を連続的に調整すること； ｂ）無線通信デバイスの受信オンリーモード（receive only modes）の期間にスイッチング電圧レギュレータと線形レギュレータとを切り替えること（toggling）； および（ｉｉｉ）敏感なＶＣＯおよび他のコンポーネントからできるだけ遠くにスイッチング電圧レギュレータを（改善されたアイソレーションのためにシールディングおよび差動信号パスを用いて）動かすことを含み、これらの全てはあるレベルの設計複雑さ（design complexity）、または、回路ボードまたは周回路エリアの能率的でない利用を導入する。

従来の技術に不利益を与えずに無線通信デバイス内のスイッチング電圧レギュレータから干渉の効果を低減するための改良方法（improved way）が要求される。

スイッチング電圧レギュレータのスイッチャ周波数をインテリジェントに変えることにより、スイッチング電圧レギュレータからの干渉を軽減するための技術が提供される。一態様では、スイッチャ周波数は、プログラマブル・クロック・ディバイダ（programmable clock divider）への周波数セッティング入力を調整することにより設定される。さらなる態様では、プロセッサは、スイッチング電圧レギュレータに対しての所望のスイッチャ周波数を生成するための基準クロック周波数信号を分周するためのディバイディングファクタ（dividing factor）を表す値を受け取るプログラマブル・クロック・ディバイダを駆動する。プログラマブル・クロック・ディバイダの値は、最適なパフォーマンスを達成し、そして、所定の動作状態に対してのスイッチャ周波数スプリアス成分（switcher frequency spurious content）の効果を軽減するために、選択的に変更される。

本開示のさまざまな他の態様および実施形態は以下にさらに詳細に説明される。

前記概要は、全範囲の代表および本開示の範囲であるとの意図もなく、また、そう解釈されるべきでもなく、これらと追加の態様は、詳細な説明から、特に添付した図面と結合された時には、より容易に明確になるであろう。

図１は、無線通信デバイスのブロック図である。 図２は、無線周波数（ＲＦ）トランシーバのブロック図である。 図３は、無線周波数（ＲＦ）ローカルオシレータ（ＬＯ）発生ブロックの図である。 図４は、無線周波数電圧制御オシレータの概略図である。 図５は、ＲＦ ＶＣＯ出力周波数対ＲＦ ＶＣＯチューニング電圧（Ｖｔ）を示すグラフの例証である。 図６は、好ましい実施形態に従うスイッチング電圧レギュレータのブロック図である。 図７は、図２の受信信号処理ブロックのブロック図を示す。 図８は、（ｉ）ＲＦ ＬＯ出力、（ｉｉ）送信ＲＦチャンネル漏れ、および（ｉｉｉ）ジャマー存在下のレシーバ特性の上におけるスイッチング電圧レギュレータからの干渉のインパクトを示すグラフの例証である。 図９は、好ましい実施形態に従うスイッチング電圧レギュレータコントローラを利用したスイッチング電圧レギュレータのためのスイッチャ周波数を選択するプロセスの動作フロー図である。 好ましい実施形態に従うＣＤＭＡモードに対しての異なる動作周波数バンド内におけるスイッチング電圧レギュレータのための最適なスイッチャ周波数，Ｆswを選択するプロセスの動作フロー図である。

理解を容易にするために、図面において共通の同じ要素を示すことが可能の場合、このような要素を区別するために添字が追加されることが適切であるときを除いて、同じ参照数字が用いられる。図面内のイメージは例証のために簡略され、必ずしも縮尺通りに描かれてはない。

添付した図面は本開示の代表的なコンフィギュレーションを例証し、そして、そのようなことで、他の同様に有効なコンフィギュレーションを認め得る本開示の範囲を限定するとはみなされるべきではない。したがって、詳説が無くても、いくつかのコンフィギュレーションの特徴（features）は他のコンフィギュレーション内に有利に組み込まれ得ると考えられる。

本明細書に述べられるデバイスはセルラ（cellular）、ＰＣＳおよびＩＭＴなどのさまざまな無線通信周波数バンドならびにＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡおよびＳＣ−ＦＤＭＡなどの無線インターファースに使用可能である。セルラ、ＰＣＳまたはＩＭＴネットワーク標準および周波数バンドに加えて、このデバイスはローカル-エリアまたはパーソナル-エリアネットワーク標準、ＷＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）およびウルトラ-ワイドバンド（ultra-wideband(UWB)）に使用され得る。

示されるように図１は本実施形態に従う無線通信デバイス１０のブロック図である。無線通信デバイス１０は、ＲＦフロント-エンド１４に接続された無線周波数（ＲＦ）アンテナ１２を含む。ＲＦフロント-エンド１４は、送信および受信ＲＦ信号パス（path）を分離し、そして、増幅および信号分配（signal distribution）を提供する。送信のためのＲＦ信号、ＴＸ＿ＲＦ、および、受信のためのＲＦ信号、ＲＸ＿ＲＦは、トランシーバ２０とＲＦフロント-エンド１４との間を通過する。

トランシーバ２０は、ＲＦからのＲＸ＿ＲＦ信号を、プロセッサ７０によってベースバンドＩ／Ｑ復調のための信号にダウンコンバートするように構成され、それはベースバンドモデム等で構わない。トランシーバ２０は、同様に、プロセッサ７０からの信号を、ベースバンドＩ／Ｑ変調を用いて、ＴＸ＿ＲＦ信号にアップコンバートするように構成されている。ベースバンドＩ／Ｑ変調から／へとアップコンバートおよびダウンコンバートされる信号はトランシーバ２０とプロセッサ７０との間に接続されて示されている。

示されるようにメモリ７５はプロセッサプログラムおよびデータを格納し、そして、単一の集積回路（ＩＣ）として実施され得る。

プロセッサ７０は、入ってくるベースバンド受信Ｉ／Ｑ信号を復調し、ベースバンド送信Ｉ／Ｑ信号をエンコードおよび変調し、そして、メモリ７５などのストレージから、さまざまな回路ブロックを全て既知の方法で作動させるために、データを処理またはデータおよびコマンドを送るための、アプリケーションを実行するように構成されている。

加えて、プロセッサ７０は、データバス、シリアルバス、または、専用の一組の信号を介してトランシーバ２０へのコントロール信号を発生する。このようなコントロール信号は、例えば、トランシーバ２０をオンおよびオフにチューニングすること、受信信号強度を測ること、送信ＲＦ信号電力または受信信号パス利得を設定すること、ＲＦチャンネルを変えること、受信信号ジャマーを検出すること、および、ハイパワーモードと電力セーブモードとの間で送信／受信信号ブロックをスイッチングすることを含み得る。

プロセッサ７０はまたトランシーバ２０の状態を読み、そして、同時にトランシーバ２０から一つまたは複数の割り込み信号（不図示）も受信する。割り込み信号はトランシーバ２０とプロセッサ７０との間でコマンドおよびアルゴリズムを開始させる（initiate）ために用いられる。

プロセッサ７０、トランシーバ２０およびメモリ７５の一般的な動作は、当業者によってよく知られかつ理解され、そして、少数の（fewer）集積回路（ＩＣｓ）または単一のＩＣ内を横断して、機能（functions）を提供または組み合わせることを含む、関連した機能（associated functions）を実行するためのさまざまな方法もまたよく知られていることは理解されるべきである。

図１のプロセッサ７０、トランシーバ２０、メモリ７５およびＲＦフロント-エンド１４は一般に動作するためにＤＣ電力供給を必要とする。ＤＣ電力は慣習的には来はジェネリック（generic）ＤＣ電力源６０から供給される。ＤＣ電力源６０は外部ＤＣ電力供給６１ａ（出力電圧はＶＥＸＴが付されている）またはバッテリ６１ｂ（出力電圧はＶＢＡＴが付されている）の一方で構成され得る。外部ＤＣ電力供給６１ａからの出力電圧ＶＥＸＴまたはバッテリ６１ｂからの出力電圧ＶＢＡＴのどちらも供給電圧をスイッチング電圧レギュレータ４０中にドライブする。スイッチング電圧レギュレータ４０は、ＶＥＸＴまたはＶＢＡＴの出力電圧を、プロセッサ７０（ＢＢ＿ＶＤＤ）、トランシーバ２０（ＴＣＶＲ＿ＶＤＤ）、メモリ７５（ＭＥＭ＿ＶＤＤ）およびＲＦフロント-エンド１４（ＰＡ＿ＶＤＤおよびＶＢＩＡＳ）の個々に電力を供給するための、個々の供給電圧に変換するように構成されている。スイッチング電圧レギュレータ４０はまた他のブロックに必要に応じて供給電圧を提供し得る（不図示）。

スイッチング電圧レギュレータ４０は、高い（higher）入力電圧と低い（lower）出力電圧との間でエネルギーを転送するために、スイッチャ（switcher）周波数（以下、”Ｆsw"）で、エネルギー格納デバイス（インダクタまたはキャパシタ）と併せて一つまたは複数のスイッチをオンおよびオフに切り替えること（toggling）により、高い入力電圧と低い出力電圧との間で変換するように構成されている。

一態様においては、プロセッサ７０は、スイッチング電圧レギュレータ４０のスイッチャ周波数、Ｆswをトランシーバ２０の一つまたは複数の条件に依存してコントロールする。本開示のバックグランドで前述したように、スイッチング電圧レギュレータ４０はトランシーバ２０動作と干渉し得る。

トランシーバ２０条件は、受信信号バンド幅、動作周波数バンド（ＵＳセルラ、ＵＳ ＰＣＳ、ＩＭＴ、・・・）、および受信ジャミング検出回路（ジャマープレゼント（jammer present）、ジャマー電力レベル、所望の受信シグナルからのジャマー周波数オフセット））に関連した動作モード（ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ、ＳＣ−ＦＤＭＡ、ＧＰＳ）を含む。

無線通信デバイス１０内で、スイッチング電圧レギュレータ４０、トランシーバ２０およびプロセッサ７０は、基準クロック発信器８０を共有する。基準クロック発信器８０は、続く図２、３および６に示される、基準クロック周波数信号、ＲＥＦ＿ＣＬＫ、を発生する。

ＲＦフロント-エンド１４、トランシーバ２０、スイッチング電圧レギュレータ４０、メモリ７５および基準クロック発信器８０は、共通シリコン、セパレートパッケージデバイス（separate packaged device）のように共通パッケージ基板上の分かれたシリコン、または、それらの組合せで機能または回路設計の観点から適切なものの上に存在し得る。

示されるように図２は本実施形態に従う図１の無線周波数（ＲＦ）トランシーバ（トランシーバ２０）のブロック図である。トランシーバ２０は、送信信号処理ブロック２２、受信信号処理ブロック２４、ＲＦローカルオシレータ（ＲＦ ＬＯ）発生ブロック２８、ならびに、コントロールおよびステータスブロック２６を含む。コントロールおよびステータスブロック２６は、ジャマー検出信号を含んでいるプロセッサ７０に／から（to/from）デジタルコントロールロジックを提供する。ＲＦ ＬＯ発生ブロック２８中に基準クロック発信器８０からのＲＥＦ＿ＣＬＫが供給される。

トランシーバ２０は一つの送信および受信信号処理ブロックしか示されていないが、多数の（multiple）受信ブロック、多数の送信ブロックのいかなる組合せ、または、可能な送信および受信信号処理ブロック配置（configurations）のいかなる数でもって存在し得る。例えば、送信信号プロセッサブロック２２および受信信処理号ブロック２４は別の機能のブロックとして示されているが、ハーフデュープレックス（half duplex）無線デバイスモード内である程度は結合され（combined）得る。同様に、ＲＦ ＬＯ発生ブロック２８は、送信信号処理ブロック２２と受信信号処理ブロック２４との間に配置された別の普通のブロックとして論理的には示されているが、他の配置（configurations）も考えられる。

示されるように図３は本実施形態に従う図２の無線周波数（ＲＦ）ローカルオシレータ（ＬＯ）発生ブロック２８である。ＲＦ ＬＯ発生ブロック２８は、ＲＸ ＬＯ発生ブロック２９とＴＸ ＬＯ発生器３７とを含む。ＲＸ ＬＯ発生ブロック２９は、ＲＦ ＰＬＬおよびループフィルタを具備するチャンネル選択チューニングブロック３１を含む。チャンネル選択チューニングブロック３１は、基準クロック発信器８０からのＲＥＦ＿ＣＬＫを、ＲＦ ＶＣＯ ３３を所望の周波数にロックするためのＲＦ ＶＣＯ ３３からの出力信号、ＲＸ＿ＶＣＯと比べる。チャンネル選択チューニングブロック３１からの出力、ＶｔはＲＦ ＶＣＯ ３３の出力信号ＲＸ＿ＶＣＯの周波数をチューニングするためのアナログコントロール信号である。

出力信号ＲＸ＿ＶＣＯはさらにＬＯ発信ブロック３５により処理され、そして、周波数は所望の受信ＲＦチャンネル周波数、ＲＸ＿ＬＯに変換される。ＬＯ発信ブロック３５は、さまざまな周波数多重または信号ＲＸ＿ＶＣＯとＲＸ＿ＬＯの分割比を作成するための周波数分割器、周波数ミキサ、スイッチ、または、全ての三つのタイプの要素の組合せを用いて実施され得る。ＲＸ＿ＬＯ信号周波数は、特定の動作周波数バンド（ＵＳセルラ、ＵＳ-ＰＣＳ、ＩＭＴ、ＧＰＳなど）内の所望のＲＸ ＲＦチャンネル周波数に等しい。ＲＸ＿ＬＯ信号は図２の受信信号処理ブロック２４に接続される。

ＴＸ ＬＯ発生器３７に対しての等価ブロックは簡潔のために示されていない。ＬＯ発生ブロック２９に対して示されたのと同様なブロックは、ＴＸ ＬＯ発生器３７、ならびに、ＲＸおよびＴＸの両方またはＲＸのみの多重信号処理ブロッに対して必要されるのと同じ数のＬＯ発信ブロックに対して利用されることは容易に理解されるはずである。

示されるように図４は本実施形態に従う図３の無線周波数電圧制御発信器、ＲＦ ＶＣＯ３３の概略図である。ＲＦ ＶＣＯ３３は、出力信号ＲＸ＿ＶＣＯの周波数をシフトするために二つのバラクタ要素４１（ＶＣＡＰ１およびＶＣＡＰ２）と並列な固定インダクタＬvco４３を含む。この周波数（ラジアン／秒で）は｛１／（Ｌvco*Ｃvcap）｝^1/2に等しく、ここで、Ｃvcapは二つのバラクタ要素４１（ＶＣＡＰ１およびＶＣＡＰ２）のトータルのキャパシタンスである。周波数チューニングは、ＶＣＡＰ１およびＶＣＡＰ２を横切る入力であるチャンネル選択チューニングブロック３１からの出力、Ｖｔを調整することでトータルのキャパシタンスを変えることで成し遂げられる。図３に示すように、ＲＦ ＶＣＯ ３３の出力、ＲＸ＿ＶＣＯは、それから、もとのチャンネル選択チューニングブロック３１へと、そして、ＬＯ発信ブロック３５へと入力される。

図４に示された回路は、ＲＸおよびＴＸの両方の多重パス（multiple paths）のために必要とされるのと同じ数のＲＦ ＶＣＯ（複数）を横切って適用し得る。また、一つのＲＦ ＶＣＯは、多重周波数バンド内の同時動作が要求されない限りは、多重モードおよび動作バンドをカバーし得る。ＲＦ ＶＣＯの出力周波数をシフトできる他の回路トポロジーも知られているが、機能的には同等である。

図５は本実施形態に従うＲＦ ＶＣＯ出力周波数対図４のチューニング電圧（Ｖｔ）のグラフの例証である。この例の設計では、ＲＦ ＶＣＯ ３３の周波数チューニングレンジは、０と．７ボルトＤＣとの間のチューニング電圧，Ｖｔによって連続的に調整できる。Ｖｔチューニングスロープ（Ｋｖ＝ＭＨｚ／Ｖ）および絶対周波数チューニングレンジは回路トポロジーおよび要素値を変えることで変更され得るが、機能的には同等である。

図５から明らかのように、Ｖｔチューニングスロープ（Ｋｖ＝ＭＨｚ／Ｖ）は非常に大きい（約ＫＶ＝５，０００ＭＨｚ／Ｖ）。大きなＶｔチューニングスロープの結果として、ＲＦ ＶＣＯ ３３は、チューニング電圧，Ｖｔ上のノイズに敏感である。例えば、もし、２ＭＨｚ（Ｆsw）で１ｕＶ（一ボルトの百万分の一）の正弦波リップルが０．２Ｖ ＤＣチューニング電圧を連れたＶｔ上に結合されると、ＲＦ ＶＣＯ ３３ 出力は、２ＭＨｚ毎に間隔をあけたスペクトル成分（スプリアス成分（spurious content））を連れた２．５７ＧＨｚの基本周波数からなる。

スプリアス成分の相対振幅（relative amplitude）は、ＲＦ ＶＣＯ ３３の周波数変調（ＦＭ）に対してのベッセル関数Ｊｎ（beta）を用いて計算され得れ、ここで、ｎはスイッチング電圧レギュレータ４０に対してのスイッチャ周波数，Ｆswの調波インデックス（harmonic index）（1, 2, 3...）に等しく、そして、betaは変調インデックス（beta＝Ｋｖ*ripple／Ｆsw）である。Ｋｖ＝５０００ＭＨｚ／Ｖ、電圧リップル＝１ｕＶ、および、Ｆsw＝２ＭＨｚの値に対して、ＲＦ ＶＣＯ 基本周波数から２ＭＨｚオフセットの第１のスペクトル・コンポーネント（ｎ＝１）は５８ｄＢｃとなる。

Ｖｔ上により多くの電圧リップルが結合すると、ＲＦ ＶＣＯ ３３ 出力上で測定されるスプリアス成分の振幅も相対振幅において増大する。次に図７および８において示されるように、スプリアス成分は異なる動作条件下のトランシーバ２０の無線特性（radio performance）を下げ得る。

図６は、図１の好ましい実施形態に従うスイッチング電圧レギュレータ４０の概略図である。スイッチング電圧レギュレータ４０は、図１の電力源６１ｂからの電圧源入力，ＶＢＡＴと、トランシーバ２０に対しての電圧出力ＴＣＶＲ＿ＶＤＤと、ＲＦフロント-エンド１４に対してのＰＡ＿ＶＤＤおよびＶＢＩＡＳと、プロセッサ７０に対してのＢＢ＿ＶＤＤと、図１のメモリ７５に対してのＭＥＭ＿ＶＤＤを含む。図１のスイッチャ４０またはプロセッサ７０のいずれかに選択されたなら、代わりの入力電圧ＶＥＸＴもまた使用され得る。ＰＡ＿ＶＤＤ、ＶＢＩＡＳ、ＢＢ＿ＶＤＤおよびＭＥＭ＿ＶＤＤなどの個々の出力電圧は、異なる供給電圧が必要ならば、追加のスイッチング電圧レギュレータにより別々に発生させれても構わない。

スイッチング電圧レギュレータ４０の入力と出力,ＶＥＸＴとＴＣＶＲ＿ＶＤＤ（ＰＡ＿ＶＤＤ、ＶＢＩＡＳ、ＢＢ＿ＶＤＤおよびＭＥＭ＿ＶＤＤと一緒に）との間は、それぞれ、スイッチング電圧レギュレータ・コントローラ６３、プログラマブル・クロック・ディバイダ（programmable clock divider）６４、直列インダクタＬsw６５およびフィルタリング・キャパシタＣsw６７と一緒にスイッチ６１ａおよび６１ｂである。

スイッチング電圧レギュレータ・コントローラ６３は、基準電圧発生器６２の出力電圧に基づいて、出力電圧ＴＣＶＲ＿ＶＤＤ（ＰＡ＿ＶＤＤ、ＶＢＩＡＳ、ＢＢ＿ＶＤＤおよびＭＥＭ＿ＶＤＤと一緒に）を、プログラマブル電圧セッティング値と比べ、そして、出力電圧，ＴＣＶＲ＿ＶＤＤ（ＰＡ＿ＶＤＤ、ＶＢＩＡＳ、ＢＢ＿ＶＤＤおよびＭＥＭ＿ＶＤＤと一緒に）が、プログラマブル電圧セッティング値に収束するように、Ｓ１およびＳ２のディーティサイクルを調整する。プログラマブル電圧セッティング値は、プロセッサ７０により設定され、または、スイッチング電圧レギュレータ４０の内部で固定値となるハードウエア構成にすることができる。スイッチング電圧レギュレータ・コントローラ４０へのスイッチャ周波数，Ｆｓｗは、プログラマブル・クロック・ディバイダ６４に対してのスイッチャ周波数セッティング値により設定される。

プログラマブル・クロック・ディバイダ６４は、スイッチ６１ａおよび６１ｂをコントロールするために用いられる、ＲＥＦ＿ＣＬＫ（この例では基準クロック発信器８０からの）と、スイッチャ周波数，Ｆｓｗとの間の整数周波数（integer frequency）ディバイダで構わない。一実施形態において、ＲＥＦ＿ＣＬＫ出力周波数は１９．２ＭＨｚであり、そして、プログラマブル・クロック・ディバイダ６４は、次に示す図９のプロセスに依存して異なる三つの周波数設定値（６，７，または８によって分割）の間に設定される。

スイッチング電圧レギュレータ４０は、図１および６に示される供給電圧ＴＣＶＲ＿ＶＤＤを介して直接的にトランシーバ２０に結合される。スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆｓｗは、トランシーバ２０のパフォーマンスに干渉し得る。干渉はＴＣＶＲ＿ＶＤＤ上の電圧リップルとしてあらわれる。電圧リップルは離散的な周波数コンポーネントからなる。各周波数コンポーネントは、スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆｓｗの調波（harmonics）である。各調波のパワーレベルは、（ｉ）スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆｓｗのディーティサイクル、（ｉｉ）出力電圧ＴＣＶＲ＿ＶＤＤの容量的フィルタリング（capacitive filtering）の度合い、他に、（ｉｉｉ）ＴＣＶＲ＿ＶＤＤとトランシーバ２０内の敏感な回路（sensitive circuits）との間の結合の法方に依存する。

図５を参照して前に述べたように、ランシーバ２０内の最も敏感な回路はＲＦ ＶＣＯ ３３である。スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆｓｗの調波に等しい周波数オフセットで、ＲＦ ＶＣＯ ３３出力，ＲＸ＿ＶＣＯの周波数変調（ＦＭ）を生成するために、スイッチング電圧レギュレータ４０の出力での電圧リップルは、ＲＦ ＶＣＯ ３３のチューニング電圧，Ｖｔにコンバインし得る。

スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆｓｗは、（直接的に、または、ＲＦ ＶＣＯ ３３に結合されて）ある動作条件下の無線通信デバイス１０のパフォーマンスに、干渉し得る。現在の好ましい実施形態に従う図１および図６に示されるスイッチング電圧レギュレータ４０に対して動作しているスイッチャ周波数を調整的に選択するための技術が異なる動作条件に対して説明される。

スイッチング電圧レギュレータ４０が図１の無線通信デバイス１０の一部である場合、第１の動作条件は電流動作技術モード（current operating technology mode）（ＧＳＭ（登録商標），ＣＤＭＡ，ＷＣＤＭＡ等）に基づく。各技術モードは予め定められたＲＦチャンネルバンド幅（Ｆch）に関連されている。ＧＳＭ（登録商標）に対しては、ＲＦチャンネルバンド幅（Ｆch_gsm）は１．２３ＭＨｚである。ＣＤＭＡに対しては、ＲＦチャンネルバンド幅（Ｆch_cdma）は１．２３ＭＨｚである。ＷＣＤＭＡに対しては、ＲＦチャンネルバンド幅（Ｆch_wcdma）は３．８４ＭＨｚである、等である。

ここでの一態様は、与えられた技術モードに関連されている、スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆｓｗは、ＲＦチャンネルバンド幅の半分よりも大きくなるように調整される（Ｆsw＞Ｆch／２）。このスイッチャ周波数調整は、トランシーバ２０上のスイッチング電圧レギュレータ４０干渉が、ベースバンドアナログ受信信号（図２のＲＸ＿Ｉ＿ＦＩＬＴおよびＲＸ＿Ｑ＿ＦＩＬＴ）および送信信号（図２のＴＸ＿Ｉ，ＴＸ＿Ｑ）上に現れることを低減または除去する。

フルデュプレックスモード（full duplex mode）で動作している無線通信デバイス１０の場合、スイッチング電圧レギュレータ４０のスイッチャ周波数をＲＦチャンネルバンド幅の半分よりも大きく（Ｆsw＞Ｆch／２）設定することは、特に干渉を緩和するのに役立つ。フル−デュプレックスモードの一例は、送信ＲＦチャンネル（Ｆtxでの）と受信ＲＦチャンネル（Ｆrxでの）との間の周波数分離がＤに等しく（Ｄ＝Ｆrx−Ｆtx）、そして、送信および受信ＲＦチャンネルがともに同時にアクティブの場合である。Ｄは無線通信デバイス１０と関連する動作周波数バンドに基づいて設定される。単一周波数バンドの無線通信デバイス１０においては、ＲＦ動作バンドは、技術モード（ＵＳセルラ、ＵＳ ＰＣＳ、ＩＭＴバンド内のＣＤＭＡなど）に対して重要な一つの周波数バンドのみを含む。マルチ−周波数バンドの無線通信デバイス１０（例えば、ＵＳセルラ、ＵＳ ＰＣＳおよび／またはＣＤＭＡ（ＩＭＴ）能力）においては、動作周波数バンドは、いくつかの可能な周波数バンドの一つである。ＵＳセルラに対して、Ｄ＝４５ＭＨｚ、ＵＳ ＰＣＳに対して、Ｄ＝８０ＭＨｚである。ＩＭＴバンド内のＣＤＭＡに対して、Ｄ＝１９０ＭＨｚである、等である。

理想的な状況では、送信ＲＦチャンネル（Ｆtxでの）はスプリアス成分（スイッチング電圧レギュレータ４０からの）とミックスしてはならない、それは受信ＲＦチャンネル周波数で（Ｆrxで）干渉を生成する可能性があるからである。スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆｓｗは、実際は、Ｄ−Ｆch＜Ｎ*Ｆsw＜Ｄ＋Ｆchとなるような周波数の範囲内に入ってはならない、ここでＮ*ＦswはＤに最も近い整数スイッチャ周波数調波（integer switcher frequency harmonic）の周波数の範囲である。ここでの態様に従いスイッチャ周波数を選択することにより、スイッチング電圧レギュレータ４０から送信ＲＦチャンネルおよび受信ＲＦチャンネルのどちらの上への干渉は緩和される。

示されるように図７は本実施形態に従う図２の受信信号処理ブロック２４のブロック図である。受信信号処理ブロック２４は、ＲＸ ＲＦ Ｉ／Ｑダウンコンバータ５５、一対のベースバンドアナログローパスフィルタ５７ａおよび５７ｂ、ならびに、ジャミング検出ブロック５９を含む。代わりの実施形態は、低ノイズ増幅器、ＲＦフィルタリング、多重ＲＦバンド、および、種々の形態のコントロール回路を含み得る。

Ｉ／Ｑダウンコンバータ５５内のダイレクト変換（ＲＦからベースバンド）ミキサを用いて受信ＲＦ信号をダウンコンバートする前のＲＸバンド外の干渉と同様に、（図１の）ＲＦフロント-エンド１４からのＲＸ＿ＲＦ信号は、Ｉ／Ｑダウンコンバータ５５中に供給される。（トランシーバ２０またはプロセッサ７０上で）アナログで、または、（トランシーバ２０またはプロセッサ７０上でのアナログ−デジタル・コンバータを伴う変換後の）デジタル領域（digital domain）でさらに処理する前に、Ｉ／Ｑダウンコンバータ５５の出力，ＲＸ＿ＩおよびＲＸ＿Ｑは、ローパスフィルタ５７ａおよび５７ｂによってフィルタされる。図７には示されていないが、ローパスフィルタ５７ａおよび５７ｂは、プロセッサ７０内でのアナログ−デジタル変換の前に、ＲＸ＿Ｉ＿ＦＩＬＴおよびＲＸ＿Ｑ＿ＦＩＬＴの振幅を調整するための、固定または可変のゲインを含んでも構わない。

ジャミング検出ブロック５９はジャマー検出信号を送り、選択された受信信号からの周波数オフセットであるジャマーが現れた時に、その値はプロセッサ７０に伝達する。ジャミング検出ブロック５９は、ＲＸ＿Ｉ＿ＦＩＬＴおよびＲＸ＿Ｑ＿ＦＩＬＴからのオフセットのジャマーの出現を周波数内で検出するために、アナログローパスフィルタ５７ａおよび／または５７ｂの前または後で、ベースバンドアナログ領域（baseband analog domain）内で測定を行っても構わない。代わりに、ジャミング検出ブロック５９は、プロセッサ７０内でデジタル領域内で実行されても構わなく、または、トランシーバ２０とプロセッサ７０との間で分けられても構わない。

所望の受信ＲＦチャンネルからの一つまたは二つの異なる周波数オフセットでのＲＸ＿ＲＦ信号経路内での一つまたは二つのジャマーの出現は、（図２−４の）ＲＸ＿ＶＣＯおよびＲＦ＿ＬＯ信号上に現れるスプリアス成分とミックスされた時に、所望のＲＦチャンネルと干渉し得る。この望まないミキシングプロダクト（mixing product）は、ベースバンド受信信号経路（図７のＲＸ＿Ｉ，ＲＸ＿Ｑ，ＲＸ＿Ｉ＿ＦＩＬＴおよびＲＸ＿Ｑ＿ＦＩＬＴ）で測定された受信信号バンド幅内に入り得る。

ここでの他の態様において、スイッチング電圧レギュレータ４０のスイッチャ周波数は、ベースバンド受信信号経路内に一つまたは複数のジャマーが所定よりも上そして検出可能なしきい値で現れた時に、ベースバンド受信信号経路中のこの干渉を、緩和するように設定される。受信信号処理ブロック２４に作用している図２および図８に関連した上述のスプリアス成分問題はグラフィカルに例証することが可能である。

示されるように図８は、図１−７のジャマーの存在下における、（ｉ）ＲＦ＿ＬＯ出力、（ｉｉ）送信ＲＦチャネル漏れ、および（ｉｉｉ）レシーバ特性に対しての、スイッチング電圧レギュレータからの干渉の影響を示している、グラフィカルな例証である。例証９０は（図７の）Ｉ／Ｑダウンコンバータ５５への入力としての、Ｆrxで受信信号、Ｆtxで送信信号漏れ、および、（図７のブロック３５からの）Ｆj1でジャマー信号を持った増幅された／フィルタされたＲＸ＿ＲＦ信号入力を含む。例証９０はまた（図７の）Ｉ／Ｑダウンコンバータ５５への第２の入力としての、Ｎ*Ｆsw（ここでＮ＝−２，−１，＋１，＋２，＋３および＋４）に対応する周波数オフセットにスイッチャ周波数スプリアス成分を持った（図３のブロック３５からの）ＲＸ＿ＬＯ信号を含む。例証９０はまた同相（the in-phase）または図７のＩ／Ｑのダウンコンバータ５５のＩダウンコンバータからのＲＸ＿Ｉ信号を含む。

例証されたＲＸ＿Ｉ信号は、Ｉ／Ｑダウンコンバータ５５ベースバンド出力でのＬＯ ＲＸ＿ＲＦおよびＲＸ＿ＬＯ入力信号のミキシングプロダクト（mixing product）を示している。所望の受信ベースバンドチャンネル、ＲＸ＿Ｉ信号経路中のＲＸ＿ＢＢはＤＣで集中される（centered）。ＲＸ＿ＢＢ信号バンド幅より上の周波数で、Ｊ１周波数でのジャマーに対してのオフセット（offsets）にてスペクトル・コンポーネント（spectral components）があり、および、Ｄtx周波数にてＴＸ信号漏れがある。加えて、受信チャンネル、ＲＸ＿ＢＢ、特に、Ｊ１−３*ＦswおよびＤtx−Ｎ*Ｆs（ここでＮは整数、Ｎ*Ｆsはスイッチング電圧レギュレータ４０のスイッチャ周波数の調波（harmonic））内に入るスプリアス成分がある。受信チャンネルハンド幅内のスプリアス成分は、ＲＸ＿ＢＢ信号を変調する前は、フィルタまたは除去することができず、そして、プロセッサ７０による適切なＲＸ＿ＢＢ復調と干渉する。

ＴＸおよびＲＸ周波数の間の周波数バンドオフセットに依存して、スイッチング電圧レギュレータ４０のスイッチャ周波数（Ｆsw）およびオフセットジャマー周波数（この例ではＪ１）は、Ｉ／Ｑダウンコンバータ５５（ＲＸ＿ＩまたはＲＸ＿Ｑ）のベースバンド出力にて測定されるように受信信号処理干渉の多重のソース（multiple source）があり得る。以下にさらに詳細に説明するように、スイッチング電圧レギュレータ４０のスイッチャ周波数，Ｆswを調整することにより、受信信号処理干渉は異なる動作条件に対して最小化され得る。

図９は、好ましい実施形態に従うスイッチング電圧レギュレータコントローラを利用したスイッチング電圧レギュレータのためのスイッチャ周波数を選択するプロセスの動作フロー図である。動作フロー図１００は、現在の動作条件（例えば、現在の動作バンド、動作モードおよび／またはジャマー検出値）を特定するプロセッサ７０から始まる（ブロック１０１）。プロセッサ７０はそれから現在の動作条件に基づいてスイッチャ周波数セッティング値を生成する（ブロック１０３）。プログラマブル・クロック・ディバイダ６４は、基準周波数クロック信号，ＲＥＦ＿ＣＬＫと一緒にスイッチャ周波数セッティング値を受け取りそして処理して、所望のスイッチング周波数を発生する（ブロック１０５）。スイッチング電圧レギュレータ・コントローラ６３は、スイッチ信号を発生するために、プログラマブル・クロック・ディバイダ６４からスイッチング周波数、例えばプロセッサ７０から電圧セッティング値、および、基準電圧発生器６２から信号を受け取る（ブロック１０７）。スイッチ信号は、スイッチング電圧レギュレータ４０の出力電圧を調整する効果を有するスイッチ（６１ａ，６１ｂ）を切り替える（toggle）ために用いられる（ブロック１０９）。現在の動作条件が変化したなら、いつでも、動作フロー図１００はリスタートしても構わない（ブロック１０１に戻る）。マルチバンドＣＤＭＡ無線通信デバイスに対してのより具体的な動作フロー図を以下にさらに説明する。

図１０は、好ましい実施形態に従うＣＤＭＡモードに対しての異なる動作周波数バンド内におけるスイッチング電圧レギュレータのための最適なスイッチャ周波数，Ｆswを選択するプロセスの動作フロー図である。動作フロー図２００はスタートブロック（ブロック２０１）から始まり、その後、使用される特別な動作バンドのためのトランシーバ２０内の一つまたは複数のレジスタをプログラミングすることが続く（ブロック２０３）。いったん動作バンドが決定されると、スイッチング電圧レギュレータ４０のスイッチャ周波数（Ｆsw）が２．４ＭＨｚ（ＣＤＭＡ ＰＣＳバンド）、２．７４ＭＨｚ（ＣＤＭＡ４５０／８００バンド）または３．２ＭＨｚ（ＣＤＭＡ ＩＭＴバンド）に等しくなるように、１９．２ＭＨｚの基準クロック周波数信号，ＲＥＦ＿ＣＬＫに基づいて、スイッチング電圧レギュレータ４０内の、プログラマブル・クロック・ディバイダ６４は、異なる三つの値６，７または８の一つに設定される（ブロック２０５）。

スイッチャ周波数，Ｆswは、複数（multiple）のパラメータに基づき計算される。第１の基準（criterion）は所望のチャンネルバンド幅（ＣＤＭＡに対してＦch＝１．２３ＭＨｚ）である。図１、２、７、および８に示されるように、スイッチングノイズがベースバンドＩ／Ｏアナログ信号中に直接的に結合しないことを保証するために、Ｆswは、Ｆchの半分よりも大きくなければならない。下の表１は動作モードに対するＦchを示す。追加の動作モードが含まれていても構わない。動作フロー図２００は一つの動作モード、ＣＤＭＡに簡略化されている。レシーバ入力に現れる送信信号漏れおよび／またはジャミングトーン（jamming tones）があるとき、スイッチャ周波数，Ｆswはより高い値に調整されるという追加の基準を必要とするであろう。

第２の基準は（ＣＤＭＡ等のフルデュプレックスシステムにおける）送信ＲＦチャネル漏れが受信ＲＦチャンネルをそこなわない（not corrupt）ことである。前述したように、ＲＦ ＬＯ発生ブロック２８はスイッチャ周波数電圧リップルに汚染され、そして、スイッチング電圧レギュレータ４０からの調波周波数（harmonic frequencies）に対応している。もし、スイッチャ周波数調波（switcher frequency harmonic）が送信ＲＦおよび受信ＲＦチャネル間の周波数分離に近い周波数オフセットであると、特定のスイッチャ調波は、（スイッチャ周波数電圧リップルがＲＦ ＶＣＯ３３（ＲＸ＿ＶＣＯおよびＲＸ＿ＬＯ信号）中に結合した後）Ｉ／Ｑダウンコンバータ５５での送信ＲＦチャネル漏れとミックスし、そして、受信信号処理干渉（receive signal processing interference）を発生させるであろう。同様に、スイッチャ周波数電圧リップルおよび対応する調波周波数はＴＸ ＬＯ発生器３７内のＲＦ ＶＣＯに結合することができ、そして、トランシーバ２０の送信信号処理ブロック２２の出力内にスプリアス成分を生成することができる。この送信スプリアス成分は受信ＲＦチャネル内に入ることができ、そして、受信ＲＦチャネル干渉を生成することができる。

異なる動作バンドに対してＲＦチャネル分離を送るための受信ＲＦチャネルを以下の表２に示す。Ｆswが方方程式ここでは｜Ｎ*Ｆsw−Ｄ｜＞Ｆch／２（ここでＮは整数）を保証することにより、図７−８に示されるように、スイッチャ周波数調波は受信ベースバンドＩ／Ｑアナログ信号，ＲＸ＿Ｉおよび／またはＲＸ＿Ｑ中に直接的に結合しなくなるはずである。

第３の指針は、所望の受信ＲＦチャネルと周波数が近いジャミング干渉の存在に基づく。（ＲＦ ＶＣＯ３３上に結合された）基本のスイッチャ周波数は、ベースバンドチャンネルバンド幅（図８のＲＸ＿ＢＢ）内に干渉を生成するために、フィルタで除去（filter out）または削除（eliminate）できないオフセットジャミングトーン（ＲＦでＦＪ１、図８のベースバンドでＪ１）とミックスすることができる。異なる動作バンドおよびモードに対する受信信号処理ブロック２４ジャミング仕様は、公になった最小特性基準（published minimum performance standards）に応じるように適用し得る。ＣＤＭＡの場合、所望のＲＸ ＲＦチャンネルからのジャマー周波数オフセット（シングルトーンテストに対してはＪ１オフセットまたはツートンテストに対してはＪ１＋Ｊ２オフセット）は、以下の各周波数バンドにつき以下の表３のように明示される。

受信信号処理ブロック２４が（図７の）ジャミング検出回路５９を有するとすると、スイッチャ周波数はＦsw＞（Ｊ１またはＪ２）＋Ｆch／２となるように調整され得る。許可された最大スイッチャ周波数に依存して、Ｊ１またはＪ２周波数オフセットは、上記のＦsw式に対して表３から選ばれ得る。第２または第３の指針の両方を満足するスイッチャ周波数がなければ、ジャミング干渉の存在はＴＸ信号漏れ（第２の指針）に優先する。

１９．２ＭＨｚのクロック周波数信号，ＲＥＦ＿ＣＬＫが（図６の）プログラマブル・クロック・ディバイダ６４に入力されるとして前記三つの制約を適用すると、表４に示されるように、ＣＤＭＡにおける多重の（multiple）動作条件に対して、最適なスイッチャ周波数，Ｆswは計算され得れ、そして、格納され得る。２．４ＭＨｚは１９．２ＭＨｚを８で割ることにより、２．７４ＭＨｚは１９．２ＭＨｚを７で割ることにより、そして、３．２ＭＨｚは１９．２ＭＨｚを６で割ることにより発生させられる。一実施形態では、６，７，および８のスイッチャ周波数値は、ジャマーの有りおよび無しの異なるＣＤＭＡ周波数バンドに対して選択される。

ひとたびＦswがプログラムされると、ジャミング検出回路５９は、ポールされる（polled）か、または、干渉（ブロック１０７）として用いられるかのどちらかである。

（表４に従う）ＣＤＭＡ−ＰＣＳモードにおいてジャマー検出信号がアクティブ（高ロジックレベル）のとき、スイッチャ周波数を８から７に変えることにより、スイッチャ周波数（Ｆsw）は２．４Ｈｚから２．７４Ｈｚ（ブロック１０９）に変えられる。ひとたびジャマーがもはや現れなくなると、ジャマー検出は、低ロジックレベルに遷移し、そして、スイッチャ周波数を８に変えることにより（ブロック１０５が繰り返される）、スイッチャ周波数（Ｆsw）は２．４ＭＨｚに戻り、そして、ジャミング検出回路５９はモニタリングを続ける（ブロック１０７等）。利用できる基準信号周波数信号，ＲＥＦ＿ＣＬＫ、および、前記三つの基準が最適に満たされるようなプログラマブル・クロック・ディバイダ６４に対してのディバイダ比（divider ratios）に依存して、他のスイッチャ周波数は用いられ得る。

信号は、さまざまな異なる技術の任意のものを用いて表され得ることが、当業者に理解されるであろう。例えば、上記記載を全体にわたって言及されるデータ、命令（instructions）は、電圧、電流、電磁波、磁界または光粒子、またはこれらを組み合わせたものによって表され得る。

本書類内の開示に関連して説明されたさまざまな例示的な無線周波数またはアナログ回路ブロックは、本開示で述べられたのと同じ機能を実行するともに、ロジック回路およびシステムと分離または組み合わせられた、さまざまな異なる回路トポロジー、一つまたは複数の集積回路にて実行され得ることが、当業者にさらに理解されるであろう。

本書類内の開示に関連して説明されたさまざまな例示的な論理的なブロック、モジュール、回路およびアルゴリズムステップは、電子的なハードウェア、コンピュータソフトウェア、またはこれらの組み合わせとして実行され得ることが、当業者にさらに理解されるであろう。このハードウェアとソフトウェアとの互換性（interchangeability）を明確に示すために、種々の例示的なコンポーネント、ブロック、モジュール、回路、およびステップは、全般的にそれらの機能性の観点から、上記では説明してきた。そのような機能性がハードウェアで実行されるかソフトウェアで実行されるかは、特定のアプリケーションおよび全体のシステムに課せられた設計の制約に依存する。当業者は、前記記載された機能性を、各特定のアプリケーションにつき種々の方法で実行し得り、しかし、そのような実行の決定は、本開示の範囲からの逸脱を生じさるものとして解釈されるべきではない。

本書類内の開示に関連して述べられたさまざまな例示的な論理的なブロック、モジュール、および回路は、本書類内に述べられた機能を実行するように設計された汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイシグナル（ＦＰＧＡ）、またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア部品、またはこれらを組み合わせたものによって、実装または実行され得る。汎用プロセッサは、マイクロプロセッサであっても良いが、代わりに前記プロセッサは従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンのいずれであっても構わない。プロセッサはまた、コンピューティングデバイスを組み合わせたものとして実装されても構わなく、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと接続された一つ以上のマイクロプロセッサ、またはその他のそのような構成を組み合わせたものである。

本書類内の開示に関連して述べられた方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはこれら２つを組み合わせたものによって、直接的に具体化され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体内に存在してもよい。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合されている。代替法では、記憶媒体は、プロセッサと一体であってよい。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在してもよい。ＡＳＩＣはユーザー端末内に存在してもよい。代替法では、プロセッサおよび記憶媒体は、ユーザー端末内でディスクリートコンポーネントとして存在してもよい。

本開示の先の説明は、任意の当業者が本開示を作製かまたは使用することを可能にするために提供されている。本開示に対する種々の変更は、当業者に容易に明らかになり、そして、本書類で規定される一般的な原理は、本開示の範囲から逸脱することなく、他の変更に適用されてもよい。したがって、本開示は、本書類で説明された例および設計に限定されることを意図されるのではなく、本書類に開示される原理および新規な特徴に一致する最も広い範囲に一致することを意図される。

Claims (27)

1. 出力電圧を発生するためのスイッチング電圧レギュレータを含むデバイスであって、
   スイッチャ周波数を生成するために、基準クロック周波数信号と、少なくとも電流動作状態（current operating condition）を表すスイッチャ周波数セッティング値（switcher frequency setting value）とに応答するプログラマブル・クロック・ディバイダ（programmable clock divider）、および
   前記出力電圧を調整する（regulate）ための、前記スイッチャ周波数と基準電圧とに応答するスイッチング電圧レギュレータ・コントローラ（switching voltage regulator controller）
   を具備するデバイス。
2. 前記スイッチャ周波数セッティング値は、受信チャンネルバンド幅に一部は基づく請求項１のデバイス。
3. 前記スイッチャ周波数セッティング値は、フルデュプレックスモード（full duplex mode）の動作の期間にチャンネル周波数分離（channel frequency separation）を受け取るための送信チャネルに一部は基づく請求項１のデバイス。
4. ジャマー検出値（jammer detect value）を生成するためのジャミング検出回路をさらに具備し、前記スイッチャ周波数セッティング値は、さらに前記ジャマー検出値に一部は基づく請求項１のデバイス。
5. 前記ジャマー検出値は、前記受信チャンネル周波数からのジャマーオフセットの存在を表す請求項４のデバイス。
6. 前記スイッチャ周波数セッティング値を生成するための前記ジャマー検出値に応答するプロセッサをさらに具備する請求項５のデバイス。
7. 前記デバイスは集積回路である請求項１のデバイス。
8. スイッチング電圧レギュレータのための出力電圧を発生するための集積回路（ＩＣ）であって、
   スイッチャ周波数を生成するために、基準クロック周波数信号と、少なくとも電流動作状態（current operating condition）を表すスイッチャ周波数セッティング値（switcher frequency setting value）とに応答する、プログラマブル・クロック・ディバイダ（programmable clock divider）、および
   前記出力電圧を調整する（regulate）ための、前記スイッチャ周波数と基準電圧とに応答するスイッチング電圧レギュレータ・コントローラ（switching voltage regulator controller）
   を具備するＩＣ。
9. 前記スイッチャ周波数セッティング値は、受信チャンネルバンド幅に一部は基づく請求項８のＩＣ。
10. 前記スイッチャ周波数セッティング値は、フルデュプレックスモード（full duplex mode）の動作の期間にチャンネル周波数分離（channel frequency separation）を受け取るための送信チャネルに一部は基づく請求項８のＩＣ。
11. ジャマー検出値を生成するためのジャミング検出回路をさらに具備し、前記スイッチャ周波数セッティング値は、さらに前記ジャマー検出値に一部は基づく請求項８のＩＣ。
12. 前記ジャマー検出値は、前記受信チャンネル周波数からのジャマーオフセットの存在を表す請求項１１のＩＣ。
13. 前記スイッチャ周波数セッティング値を生成するための前記ジャマー検出値に応答するプロセッサをさらに具備する請求項１２のＩＣ。
14. スイッチング電圧レギュレータのための出力電圧を発生するためのデバイスであって、
    スイッチャ周波数を生成するために、基準クロック周波数信号と、少なくとも電流動作状態（current operating condition）を表すスイッチャ周波数セッティング値（switcher frequency setting value）とに応答する手段、および
    前記出力電圧を調整する（regulate）ための、前記スイッチャ周波数と基準電圧とに応答する手段
    を具備するデバイス。
15. 前記スイッチャ周波数セッティング値は、受信チャンネルバンド幅に一部は基づく請求項１４のデバイス。
16. 前記スイッチャ周波数セッティング値は、フルデュプレックスモード（full duplex mode）の動作の期間にチャンネル周波数分離（channel frequency separation）を受け取るための送信チャネルに一部は基づく請求項１４のデバイス。
17. ジャマー検出値を生成するためのジャミング検出回路をさらに具備し、前記スイッチャ周波数セッティング値は、さらに前記ジャマー検出値に一部は基づく請求項１４のデバイス。
18. 前記ジャマー検出値は、前記受信チャンネル周波数からのジャマーオフセットの存在を表す請求項１７のデバイス。
19. 前記スイッチャ周波数セッティング値を生成するための前記ジャマー検出値に応答するプロセッサをさらに具備する請求項１８のデバイス。
20. スイッチング電圧レギュレータの出力電圧を調整すること（regulating）の方法であって、
    電流動作状態（current operating condition）を特定すること（identifying）、
    前記電流動作状態に基づいてスイッチャ周波数セッティング値を生成すること、
    プログラマブル・クロック・ディバイダ（programmable clock divider）を用い、前記スイッチャ周波数セッティング値と基準クロック周波数信号とを用いるスイッチャ周波数を生成すること、
    少なくとも前記スイッチャ周波数に基づき、スイッチング電圧レギュレータ・コントローラ（switching voltage regulator controller）を用いて、スイッチ信号を生成すること、および
    前記出力電圧を調整するために前記スイッチング電圧レギュレータの前記出力に結合されたスイッチをオンおよびオフに切り替えること（toggling）
    を具備する方法。
21. 前記スイッチャ周波数セッティング値は、受信チャンネルバンド幅に一部は基づく請求項２０の方法。
22. 前記スイッチャ周波数セッティング値は、フルデュプレックスモード（full duplex mode）の動作の期間にチャンネル周波数分離（channel frequency separation）を受け取るための送信チャネルに一部は基づく請求項２０の方法。
23. ジャマー検出値を生成するためのジャミング検出回路をさらに具備し、前記スイッチャ周波数セッティング値は、さらに前記ジャマー検出値に一部は基づく請求項２０の方法。
24. 前記ジャマー検出値は、前記受信チャンネル周波数からのジャマーオフセットの存在を表す請求項２３の方法。
25. 前記ジャマー検出値に応えて前記スイッチャ周波数セッティング値を生成することをさらに具備する請求項２４の方法。
26. ジャミング検出回路およびスイッチング電圧レギュレータとともに動作するために構成されたプロセッサであって、
    前記ジャミング検出回路からジャマー検出信号を受け取るための手段、および
    前記スイッチング電圧レギュレータへの動作スイッチング周波数（operating switching frequency）に関連したスイッチャ周波数セッティング値（switcher frequency setting value）を生成するための、前記ジャマー検出信号に応答する手段
    を具備するプロセッサ。
27. ジャマー検出回路およびスイッチング電圧レギュレータとともに動作するために構成されたプロセッサに対して、
    前記ジャマー検出回路からジャマー検出信号を受け取らせ、および
    前記ジャマー検出値および前記電流動作状態に応じて、前記スイッチング電圧レギュレータに関連した出力電圧を調整するための、前記スイッチング電圧レギュレータによる使用のためのスイッチャ周波数セッティング値を生成させるための命令（instructions）を持つコンピュータ読取り可能媒体を含むコンピュータプログラムプロダクト。

Images