JP2012501093A - アルミニウムがドープされた金属炭窒化物ゲート電極の作製方法 - Google Patents

アルミニウムがドープされた金属炭窒化物ゲート電極の作製方法 Download PDF

Info

Publication number
JP2012501093A
JP2012501093A JP2011525115A JP2011525115A JP2012501093A JP 2012501093 A JP2012501093 A JP 2012501093A JP 2011525115 A JP2011525115 A JP 2011525115A JP 2011525115 A JP2011525115 A JP 2011525115A JP 2012501093 A JP2012501093 A JP 2012501093A
Authority
JP
Japan
Prior art keywords
precursor
aluminum
metal carbonitride
substrate
carbonitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011525115A
Other languages
English (en)
Other versions
JP5529134B2 (ja
JP2012501093A5 (ja
Inventor
敏夫 長谷川
ジェイ ルーシンク，ヘリット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2012501093A publication Critical patent/JP2012501093A/ja
Publication of JP2012501093A5 publication Critical patent/JP2012501093A5/ja
Application granted granted Critical
Publication of JP5529134B2 publication Critical patent/JP5529134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体デバイス用のアルミニウムがドープされた金属（タンタル又はチタン）炭窒化物ゲート電極の作製方法が記載されている。当該方法は、上に誘電層を有する基板を供する工程、及びプラズマが存在しない状態で前記誘電層上に前記ゲート電極を作製する工程を有する。前記ゲート電極は、金属炭窒化物を堆積する堆積工程、及び前記金属炭窒化物上にアルミニウム前駆体の原子層を吸着させる吸着工程によって作製される。前記堆積工程及び前記吸着工程は、前記アルミニウムがドープされた金属炭窒化物ゲート電極が所望の厚さを有するまで、必要な回数だけ繰り返されて良い。

Description

本発明の技術分野は概して、半導体デバイスの作製方法の分野に関する。より詳細には本発明の技術分野は、アルミニウム濃度が調節可能な、アルミニウムがドープされた金属炭窒化物ゲート電極の作製方法に関する。
半導体産業において、マイクロエレクトロニクスデバイスの特徴部分の最小サイズは、高速かつ低消費電力のマイクロプロセッサ及びデジタル回路の要求を満たすため、ディープサブミクロン領域に接近している。Siベースのマイクロエレクトロニクス技術は現在、集積回路デバイスのさらなる小型化を実現するため、重大な材料の課題に直面している。数十年にわたって半導体産業へ供されてきたSiO2ゲート誘電層と縮退ドープされた多結晶Siゲート電極を有するゲート積層体は、より大きなキャパシタンスを有するゲート積層体にとって代わられる。
High-k材料として知られている高キャパシタンス材料（ここで”k”とはその材料の誘電率を表す）は、SiO2の誘電率(k〜3.9)よりも大きな誘電率を有することを特徴とする。それに加えて、high-k材料は、基板表面上で成長する金属シリケート又は酸化物（たとえばSiO2、SiOxNy）ではなく、基板上に堆積される金属シリケート又は酸化物（たとえばHfO2、ZrO2）のような誘電材料を指称する。
ゲート電極層に加えて、ゲート電極はまた、マイクロエレクトロニクスデバイスの将来のスケール則の重大な課題をも表す。金属含有ゲート電極を導入することで従来のドープされたpoly-Siゲート電極を置き換えることは、複数の利点をもたらすことができる。これらの利点には、poly-Siゲート劣化効果の排除、シート抵抗の減少、良好な信頼性、及び先端のhigh-k誘電材料上での良好な熱安定性を示す可能性が含まれる。一例では、poly-Siから金属含有ゲート電極への切り換えは、ゲート積層体の実効厚さすなわち電気的厚さを2-3Å改善することができる。このような改善が実現される主な理由は、他の材料との界面でのpoly-Siの問題が全面的に除去されるためである。
仕事関数、抵抗率、及び相補的金属−酸化物−半導体(CMOS)技術との適合性は、新しいゲート電極材料にとって重要なパラメータである。正チャネルの金属−酸化物−半導体(PMOS)及び負チャネルの金属−酸化物−半導体(NMOS)は、許容可能な閾値電圧を実現するのにそれぞれ異なるゲート材料を必要とする。前者はシリコンの価電子帯(E〜4eV)付近のフェルミ準位を有し、後者はシリコンの伝導帯(E〜5.1eV)付近のフェルミ準位を有する。
ゲート電極の仕事関数を制御する従来技術には、特定の仕事関数を有する金属を選ぶバンド端金属法(band-edge metal approach)が含まれる。P型の金属(Re,Co,Ni,Ru,Pt等)は約5eVよりも大きな仕事関数を有し、N型の金属(Ta,Hf,Y,Ir等)は約4.5eVよりも小さな仕事関数を有する。しかしゲート積層体の実効仕事関数はさらに、バルク及び表面の材料特性、結晶方位、並びに、ゲート電極と界面をなすhigh-k膜の誘電率に依存する。特に、後処理−たとえば高温アニーリング−中での層界面での各異なる材料の相互作用及びゲート積層体を介した化学種の拡散は、半導体デバイスの仕事関数及び他の特性に影響を及ぼすことが考えられる。
近年、ゲート電極金属及び誘電体の閾値電圧調節層が、ゲート積層体の仕事関数の制御、並びに、作製された半導体デバイスにおけるNMOS及びPMOSトランジスタ所望の閾値電圧の取得に利用されてきた。典型的な閾値電圧調節層は、NMOSデバイス用であるランタン酸化物(La2O3)及びPMOSデバイス用であるアルミニウム酸化物(Al2O3)を有する。誘電閾値電圧調節層は一般的に、high-kゲート誘電体の上方でかつゲート電極に接した状態で設けられてきた。高温処理中、誘電閾値電圧調節層中の元素は概してhigh-kゲート誘電体を介して、high-kゲート誘電体と基板との間に位置する界面層（たとえば高移動度で低欠陥のSiO2層）へ向かって拡散することで、high-kゲート誘電体と下に存在する界面層の海面付近での閾値電圧を調節する。しかし誘電閾値電圧調節層の（複数の）元素は、high-kゲート誘電体を介して十分に拡散しないので、半導体デバイスの閾値電圧を所望の値に十分に調節することができない。
米国特許出願第11/839410号明細書
よって上述した問題の観点において、金属含有ゲート電極をゲート積層体へ集積する新たな方法が必要である。具体的には、仕事関数を調節することが可能な金属含有ゲート電極の作製を可能にする方法が必要とされている。
本発明の実施例は、アルミニウム濃度が調節可能な、アルミニウムがドープされた金属（タンタル又はチタン）炭窒化物ゲート電極の作製方法を供する。本発明の実施例によると、タンタル炭窒化物(TaCN)又はチタン炭窒化物(TiCN)が、プラズマの存在しない状態で化学気相成長(CVD)法によって堆積され、かつ仕事関数と閾値電圧(Vt)を調節するようにアルミニウムがドープされる。
一の実施例によると、当該方法は、上に誘電層を有する基板を供する工程、及びプラズマが存在しない状態で前記誘電層上に前記ゲート電極を作製する工程を有する。前記ゲート電極は、タンタル、チタン、及びタンタルとチタンの混合物を含む金属炭窒化物前駆体の気体パルスを前記基板へ曝露することにより金属炭窒化物を堆積する堆積工程によって作製される。当該方法はさらに、アルミニウム前駆体の気体パルスを前記基板へ曝露することにより前記金属炭窒化物上に前記アルミニウム前駆体の原子層を吸着させる吸着工程を有する。前記堆積工程及び吸着工程中、前記基板は、前記金属炭窒化物前駆体の熱分解温度よりも高く、かつ前記アルミニウム前駆体の熱分解温度よりも低い温度に維持される。前記堆積工程及び前記吸着工程は、前記アルミニウムがドープされた金属炭窒化物ゲート電極が所望の厚さを有するまで、必要な回数だけ繰り返されて良い。
A-Cは、本発明の実施例によるアルミニウムがドープされた金属炭窒化物ゲート電極を含むゲート積層体の作製方法の概略的断面図を示す。 A-Dは、本発明の実施例による、処理チャンバ内において基板上にアルミニウムがドープされたタンタル炭窒化物膜を堆積するための概略的な気体のフローチャートである。 A-Dは、本発明の実施例によるアルミニウムがドープされたタンタル炭窒化物ゲート電極を含むゲート積層体の概略的断面図を示す。 は、TBTEMTを用いて基板上に堆積されたタンタル炭窒化物膜の実験データを示している。 は、アルミニウムがドープされたタンタル炭窒化物膜のアルミニウム濃度の実験データを、基板温度の関数として示している。 アルミニウムがドープされたタンタル炭窒化物膜のアルミニウム濃度の実験データを、TMAパルスの合計数の関数として示している。 タンタル炭窒化物とアルミニウムがドープされたタンタル炭窒化物膜の組成を、プロセス条件の関数として示している。 本発明の実施例による、アルミニウムがドープされた金属炭窒化物膜を作製する処理システムの概略図を示している。
本発明は、添付図面の図による限定ではない例示によって記載される。
アルミニウムがドープされた金属炭窒化物ゲート電極及び該ゲート電極を有するゲート積層体の形成については様々な実施例において開示されている。アルミニウムがドープされた金属炭窒化物ゲート電極は、アルミニウム(Al)、炭素(C)、窒素(N)、並びに、タンタル(Ta)及び/又はチタン(Ti)を有する。アルミニウムがドープされた金属炭窒化物ゲート電極は、膜堆積プロセス及び/又は該膜堆積プロセス後の大気中での基板搬送に起因すると考えられる不純物−たとえば酸素(O)、塩素(Cl)、及び水素(H)−をさらに含んで良い。一部の例では、アルミニウムがドープされた金属炭窒化物ゲート電極は、1〜50原子%のCと1〜50原子%のNの混合物を含んで良い。一部の実施例では、アルミニウムがドープされた金属炭窒化物ゲート電極は、少なくとも5原子%（実施例によっては少なくとも10,15,20,25,30,35,40,45又は少なくとも50原子%）のアルミニウムを有する。一の実施例によると、アルミニウムがドープされた金属炭窒化物ゲート電極は、5〜50原子%のアルミニウムを有して良い。これにより、0.1電子ボルト(eV)の数倍にわたってアルミニウムがドープされた金属炭窒化物ゲート電極の仕事関数を変化させることが可能となる。
当業者は、様々な実施例が、1つ以上の具体的な詳細が与えられなくても、又は、他の置換物及び/又は追加の方法、材料、若しくは成分を備えても実施可能であることを理解する。他の場合では、周知の構造、材料、又は動作については、本発明の様々な実施例の態様が曖昧になるのを回避するために詳述していない。同様に説明目的で、本発明を完全に理解してもらうために、具体的数値、材料、及び構成が記載されている。とはいえ本発明は、具体的詳細が与えられなくても実施可能である。さらに、図示された様々な実施例は、図による例示であり、必ずしも正しい縮尺ではないことに留意して欲しい。
様々な動作が、多数の独立した動作として、本発明を理解する上で最も助けになるよう順に記載される。しかし記載順序は、これらの動作が必ず順序に依存するように解されてはならない。具体的には、これらの動作は、提示順に実行される必要はない。記載された動作は、記載された実施例とは異なる順序で実行されて良い。追加の実施例において、様々な追加の動作が実行されて良いし、かつ/あるいは、記載された動作が省略されても良い。
図1A-1Cは、本発明の実施例によるアルミニウムがドープされた金属炭窒化物ゲート電極を含むゲート積層体の作製方法の概略的断面図を示す。図1Aは、上に形成されたhigh-k膜102を有する基板100を概略的に図示している。基板100は、如何なるサイズ−たとえば200mm基板、300mm基板、又はさらに大きなサイズの基板−であって良い。一の実施例によると、基板100はSi−たとえば結晶性Si、多結晶Si、又はアモルファスSi−を含んで良い。一例では、基板100は引っ張り歪みを有するSi層であって良い。他の実施例によると、基板100はGe又はSixGe1-x化合物を有して良い。ここで、xはSiの原子比、1-xはGeの原子比で、かつ0<1-x<1である。典型的なSixGe1-x化合物には、Si0.1Ge0.9、Si0.2Ge0.8、Si0.3Ge0.7、Si0.4Ge0.6、Si0.5Ge0.5、Si0.6Ge0.4、Si0.7Ge0.3、Si0.8Ge0.2、及びSi0.9Ge0.1が含まれる。一例では、基板100は、圧縮歪みを有するGe層、又は、緩和したSi0.5Ge0.5バッファ層上に堆積された引っ張り歪みを有するSixGe1-x(x>0.5)であって良い。図示されてはいないが、図1Aの構造は、基板100とhigh-k膜102との間に界面層をさらに有して良い。界面層はたとえば、約5〜15Å−たとえば約8Å−の厚さを有するシリコン酸窒化物(SiON)又は高移動度で低欠陥のSiO2を有して良い。
High-k膜102はたとえばハフニウム及び/又はジルコニウムを有して良い。ハフニウム及び/又はジルコニウムは、酸化ハフニウム(HfO2)、ハフニウム酸窒化物(HfSiON)、酸化ジルコニウム(ZrO2)、ジルコニウム酸窒化物(ZrON)、ジルコニウムシリケート(ZrSiO)、ジルコニウムシリコン酸窒化物(ZrSiON)、ハフニウムジルコニウム酸化物(HfZrO2)、ハフニウムジルコニウム酸窒化物(HfZrON)、ハフニウムジルコニウムシリケート(HfZrSiO)、ハフニウムジルコニウムシリコン酸窒化物(HfZrSiON)、又はこれらの混合物を有して良い。しかし他のhigh-k誘電材料も考えられるし、かつ用いられても良い。
図1Bは、high-k膜102上に形成されたアルミニウムがドープされた金属炭窒化物ゲート電極108aを概略的に図示している。アルミニウムがドープされた金属炭窒化物ゲート電極108aは、high-k膜102上に形成された金属炭窒化物膜104a、及び、該金属炭窒化物膜104a上で吸着したアルミニウム前駆体の原子層106aを有する。金属炭窒化物膜104aは、プラズマが存在しない状態で、high-k膜102上で熱分解する金属炭窒化物前駆体に、high-k膜を曝露することによって、堆積されて良い。前記金属炭窒化物前駆体への曝露に続いて、金属炭窒化物膜104aは、プラズマの存在しない状態でアルミニウム前駆体に曝露されることで、金属炭窒化物膜104a上に原子層106aが形成される。原子層106aは部分的に分解したアルミニウム前駆体を有する。一例では、アルミニウム前駆体はトリメチルアルミニウム(AlMe3,Al(CH3)3,TMA)を有し、かつ、原子層106aはAlMexを含みうることが予想される。
本発明の実施例によると、アルミニウムがドープされた金属炭窒化物ゲート電極108aの形成中、基板100は、金属炭窒化物前駆体の熱分解温度よりも高く、かつアルミニウム前駆体の熱分解温度よりも低い温度に維持される。これにより、金属炭窒化物膜104aの熱化学気相成長(CVD)が可能となる。ここで金属炭窒化物膜104aの厚さは、金属炭窒化物前駆体の曝露時間の長さに比例する。逆に、一旦1原子層以下のアルミニウム前駆体の原子層106aの自己制限飽和が金属炭窒化物膜104a上で実現されると、アルミニウム前駆体への金属炭窒化物膜104aの曝露は曝露時間長に依存しなくなる。金属炭窒化物前駆体とアルミニウム前駆体の熱分解温度は、それぞれ図4及び図5に図示されているように実験によって決定することができる。
金属炭窒化物前駆体とアルミニウム前駆体への交互の曝露は任意の回数繰り返されて良い。図1Cは、金属炭窒化物前駆体とアルミニウム前駆体への交互の曝露を合計でn回実行した後のアルミニウムがドープされた金属炭窒化物ゲート電極108nを概略的に図示している。各交互の曝露では、金属炭窒化物膜104a,104b,104c…104n及び原子層106a,106b,106c…106nが形成される。本発明の一の実施例によると、アルミニウムがドープされた金属炭窒化物ゲート電極108nは、2〜40の金属炭窒化物膜又は5〜20の金属炭窒化物膜を有して良い。アルミニウムがドープされた金属炭窒化物ゲート電極108n中のアルミニウムの量は、各金属炭窒化物膜104a,104b,104c…104nの厚さを制御することによって選ばれて良い。アルミニウムがドープされた金属炭窒化物ゲート電極108nは、さらに金属炭窒化物膜とアルミニウムとを相互に混合させて、所望の電気特性及び材料特性を備えたアモルファスのアルミニウムがドープされた金属炭窒化物ゲート電極108nを形成するため、アニーリングされて良い。一例では、アルミニウムがドープされた金属炭窒化物ゲート電極108nは、300℃〜500℃の温度でアニーリングされて良い。
本発明の一の実施例によると、アルミニウムの量は、アルミニウムがドープされた金属炭窒化物ゲート電極108nの厚さを介して変化して良い。たとえばアルミニウムの量は、アルミニウムがドープされたタンタル炭窒化物ゲート電極108nの厚さを介して徐々に増加又は減少して良い。一例では、アルミニウムの量は、各金属炭窒化物膜104a,104b,104c,…104nの厚さを順次減少させることによって、アルミニウムがドープされたタンタル炭窒化物ゲート電極108nの厚さを介して徐々に減少して良い。一部の実施例では、アルミニウムがドープされたタンタル炭窒化物ゲート電極108n中のアルミニウム濃度は、少なくとも5原子%（実施例によっては少なくとも10,15,20,25,30,35,40,45又は少なくとも50原子%）のアルミニウムであって良い。
多数のタンタル及びチタンの炭窒化物前駆体が、タンタル炭窒化物膜及びチタン炭窒化物膜の堆積に利用されて良い。タンタル炭窒化物前駆体は、Ta、C、及びNを有して良い。しかし追加の窒素源気体（たとえばNH3）が、追加の窒素源として加えられて良い。”Ta-N”分子内結合を有するタンタル炭窒化物前駆体の代表例には、Ta(NMe2)3(NCMe2Et) (TAIMATA),Ta(NEt2)5(PDEAT),Ta(NMe2)5(PDMAT),Ta(NEtMe)5(PEMAT), (tBuN)Ta(NMe2)3(TBTDMT), (tBuN)Ta(NEt2)3(TBTDET),(tBuN)Ta(NEtMe)3 (TBTEMT),及び(iPrN)Ta(NEt2)3(IPTDET)が含まれる。同様にチタン炭窒化物前駆体は、Ti、C、及びNを有して良い。しかし追加の窒素源気体（たとえばNH3）が、追加の窒素源として加えられて良い。”Ti-N”分子内結合を有するチタン炭窒化物前駆体の代表例には、Ti(NEt2)4(TDEAT), Ti(NMeEt)4(TEMAT),及びTi(NMe2)4(TDMAT)が含まれる。
本発明の実施例は広範なアルミニウム前駆体を利用して良い。たとえば多くのアルミニウム前駆体は、AlL1L2L3Dxで表される式を有する。ここで、L1,L2,L3はそれぞれ別個の陰イオン性配位子で、Dは中性ドナー配位子で、xは0,1,又は2であって良い。配位子L1,L2,L3の各々は、アルコキシド、ハロゲン化物、アリロキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、β-ジケトナート、ケトイミネート、シラノエート、及びカルボキシレートの群から個別的に選ばれて良い。配位子Dは、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グリム、及びニトリルからなる群から選ばれて良い。
アルミニウムの他の例には、AlMe3, AlEt3, AIMe2H, [Al(OsBu)3]4, Al(CH3COCHCOCH3)3, AlCl3, AlBr3, AlI3, Al(OiPr)3, [Al(NMe2)3]2, Al(iBu)2Cl, Al(ZBu)3, Al(iBu)2H, AlEt2Cl, Et3Al2(OsBu)3, Al(THD)3, H3AlNMe3, H3AlNEt3, H3AlNMe2Et,及び H3AlMeEt2が含まれる。
図2A-図2Dは、本発明の実施例による、処理チャンバ内において基板上にアルミニウムがドープされたタンタル炭窒化物膜を堆積するための概略的な気体のフローチャートである。各異なるフローチャートは、各異なる元素組成を有するアルミニウムがドープされたタンタル炭窒化物膜又はアルミニウムがドープされたチタン炭窒化物膜を堆積するのに用いられて良い。実施例を例示するのにTBTEMT、NH3、及びTMAが用いられている。しかし他のタンタル又はチタンの炭窒化物前駆体、追加の窒素気体源、及びアルミニウム前駆体が用いられても良い。図2Aは、[TBEEMT→TMA]堆積サイクルとして表記されているTBTEMT気体パルス202とTMA気体パルス204の交互曝露を概略的に図示している。図2A-図2Dには図示されていないが、たとえばアルゴン(Ar)のようなパージガスが、処理チャンバの連続的なパージ又は反応ガス−たとえばTBTEMT,TMA,又はNH3−の気体パルス間での処理チャンバのパージに利用されて良い。
図2Bは、TBTEMT気体パルス212とNH3気体パルス216の重なり曝露と、その後に続くTMA気体パルス214を概略的に図示している。この曝露手順は、[(TBTEMT→NH3)→TMA]堆積サイクルとして表記されている。
図2Cは、TBTEMT気体パルス222とNH3気体パルス226の重なり曝露と、その後に続く一連のTMA気体パルス224と追加のNH3気体パルス226’を概略的に図示している。この曝露手順は[(TBTEMT+NH3)→TMA→NH3]堆積サイクルとして表記される。気体パルス226’と226は別の気体パルスとして図示されているが、気体パルス226’と226は一つのNH3気体パルスとして結合されても良い。
図2Dは、TBTEMT気体パルス232とNH3気体パルス236の重なり曝露と、その後に続く一連の第2TBTEMT気体パルス232’’、 TMA気体パルス224、及び第3TBTEMT気体パルス232’を概略的に図示している。この曝露手順は[(TBTEMT+NH3)→TBTEMT→TMA→TBTEMT]堆積サイクルとして表記される。気体パルス232’,232,及び232’’は別の気体パルスとして図示されているが、気体パルス232’,232,及び232’’は一つのTBTEMT気体パルスとして結合されても良い。
図2A-図2Dでは、各異なる堆積サイクルは、アルミニウムがドープされたタンタル炭窒化物ゲート電極が所望の厚さを有するまで任意の回数だけ繰り返されて良い。
図3A-図3Dは、本発明の実施例によるアルミニウムがドープされたタンタル炭窒化物ゲート電極を含むゲート積層体の概略的断面図を示す。図3Aは、上に形成されたhigh-k膜302と、該high-k膜302上に形成されたアルミニウムがドープされた金属炭窒化物ゲート電極304を有する基板300を概略的に図示している。アルミニウムがドープされた金属炭窒化物ゲート電極304は、図2Aに図示された[TBTEMT→TMA]堆積サイクルを用いて形成される。図3Bは、ハイブリッドのアルミニウムがドープされた金属炭窒化物ゲート電極320を図示している。ハイブリッドのアルミニウムがドープされた金属炭窒化物ゲート電極320は、[TBTEMT→TMA]堆積サイクルを用いてhigh-k膜302上に形成されたアルミニウムがドープされた金属炭窒化物ゲート電極320、及び、(TBTEMT+NH3)曝露を用いてアルミニウムがドープされた金属炭窒化物ゲート電極320上に形成された金属炭窒化物膜310を有する。図3Cは他のハイブリッドのアルミニウムがドープされた金属炭窒化物ゲート電極322を図示している。他のハイブリッドのアルミニウムがドープされた金属炭窒化物ゲート電極322は、(TBTEMT+NH3)曝露を用いてhigh-k膜302上に形成された金属炭窒化物膜310、及び、[TBTEMT→TMA]堆積サイクルを用いて金属炭窒化物膜310上に形成されたアルミニウムがドープされた金属炭窒化物ゲート電極308を有する。図3Dは、さらに他のハイブリッドのアルミニウムがドープされた金属炭窒化物ゲート電極324を図示している。さらに他のハイブリッドのアルミニウムがドープされた金属炭窒化物ゲート電極324は、図3Cに図示されたハイブリッドのアルミニウムがドープされた金属炭窒化物ゲート電極322と似ているが、(TBTEMT+NH3)曝露を用いてアルミニウムがドープされた金属炭窒化物ゲート電極308上に形成された第2金属炭窒化物膜312をさらに有する。
さらに図3A-3Dを参照すると、本発明の他の実施例によると、アルミニウムがドープされた金属炭窒化物ゲート電極304と308は、図2Bに図示された[(TBTEMT+NH3)→TMA]堆積サイクル、図2Cに図示された[(TBTEMT+NH3)→TMA→NH3]堆積サイクル、又は図2Dに図示された[(TBTEMT+NH3)→TBTEMT→TMA→TBTEMT]堆積サイクルを用いて形成されて良い。
図4はTBEEMT前駆体を用いて基板上に堆積されたタンタル炭窒化物膜の実験データを図示している。当該タンタル炭窒化物膜は、プラズマを用いることなく熱分解した。線401は、TBTEMT気体パルスとNH3気体パルスの交互曝露を用いて堆積されたタンタル炭窒化物膜の結果を示している。原子層堆積(ALD)のプロセスウインドウが約300℃未満に特定される。ここでは、TBTEMT気体パルスとNH3気体パルス各々の表面反応は飽和し、かつタンタル炭窒化物膜の厚さは基板温度にほんのわずかしか依存しない。約300℃よりも高い温度では、化学気相成長(CVD)領域が観測される。ここでは、TBTEMT気体曝露の結果、連続的に膜が堆積され、かつ、膜の成長速度は基板温度に強く依存する。線402は、TBTEMT前駆体気体を含むがNH3気体を含まない処理気体に連続的に曝露した場合についてのタンタル炭窒化物膜の成長速度を、基板温度の関数として図示している。線403は、TBTEMT前駆体気体とNH3気体を含む処理気体に連続的に曝露した場合についてのタンタル炭窒化物膜の成長速度を、基板温度の関数として図示している。線402と403は、TBTEMT前駆体の熱分解によるタンタル炭窒化物膜が、約13-15nm/分の供給速度に律速される成長速度によって、約300℃よりも高い基板温度で形成されることを示している。
図5は、アルミニウムがドープされたタンタル炭窒化物膜のアルミニウム濃度の実験データを、基板温度の関数として図示している。アルミニウム含有量はX線蛍光(XRF)分光分析によって測定された。図2Aの気体のフローチャートと図5の線501を参照すると、アルミニウムがドープされたタンタル炭窒化物膜が、32回の[TBTEMT→TMA]堆積サイクルを用いて堆積された。図2Cの気体のフローチャートと図5の線502を参照すると、アルミニウムがドープされたタンタル炭窒化物膜が、32回の[(TBTEMT+NH3)→TMA→NH3]堆積サイクルを用いて堆積された。線501と502では、堆積サイクルあたりのタンタル炭窒化物の平均厚さは約0.4nmで、かつ各TMA気体パルスの間隔は3秒だった。線501と502は、約500℃未満でのTMA曝露の結果、表面反応が飽和して、アルミニウムの原子層が形成されるが、約500℃よりも高温でのTMA曝露の結果、基板上でのTMAの自己熱分解が生じることを示している。
図6は、アルミニウムがドープされたタンタル炭窒化物膜のアルミニウム濃度の実験データを、TMAパルスの合計数の関数として示している。基板温度は450℃及び500℃で、各アルミニウムがドープされたタンタル炭窒化物膜の全厚さは約10nmだった。図6はまた、各堆積サイクルにおいて堆積されるアルミニウムがドープされたタンタル炭窒化物膜の厚さをも図示している。アルミニウムの濃度は、XRF分光分析により測定され、かつ約4原子%〜約35原子%よりも大きな値だった。アルミニウムの濃度は、各堆積サイクルにおいて堆積される様々なタンタル炭窒化物膜の厚さを選択することによって変化させた。たとえば、[(TBTEMT+NH3)→TMA]堆積サイクル、[(TBTEMT+NH3)→TMA→NH3]堆積サイクル、及び[(TBTEMT+NH3)→TBTEMT→TMA→TBTEMT]堆積サイクルの結果、合計で5回のTMA気体パルスを用いたときには約8原子%となり、かつ合計で10回のTMA気体パルスを用いたときには約15原子%となる。他の例では、[TBTEMT→TMA]堆積サイクルの結果、合計で5回のTMA気体パルスを用いたときには約4原子%となり、かつ合計で10回のTMA気体パルスを用いたときには約7原子%となる。よってTBTEMT気体とNH3気体を共に曝露したときのアルミニウムの濃度は、NH3気体なしでTBTEMT気体を曝露したときと比較して約2倍であった。まとめると、アルミニウムがドープされたタンタル炭窒化物膜のアルミニウム濃度は、各サイクルにおいて堆積されるタンタル炭窒化物の厚さの調節、並びに、TBTEMT気体とNH3気体の両方への曝露によって広範囲にわたって調節することができる。
図7は、タンタル炭窒化物とアルミニウムがドープされたタンタル炭窒化物膜の組成を、プロセス条件の関数として示している。TBTEMTタンタル前駆体とTMAアルミニウム前駆体が用いられた。実験データは、基板表面上に吸着したTMA前駆体からのメチル基の脱離が減少することで、AlTaCN膜が、TaCN膜よりも高いCの濃度を有することを示している。さらに[(TBTEMT+NH3)]堆積サイクルの結果、NH3と吸着したTMA前駆体との反応からAlNが生成されるため、[TBTEMT]曝露と比較して、膜中のNの濃度が増大してCの濃度が減少した。膜の堆積後での大気曝露が行われたので、酸素が膜へ入り込んだ。
図8は、本発明の実施例による、アルミニウムがドープされた金属炭窒化物膜を作製する処理システムの概略図を示している。当業者がすぐ理解するように、処理システム1は、熱CVDを含む様々な堆積システムを実行するのに利用されて良い。処理システム1は基板ホルダ20を有する処理チャンバ10を有する。基板ホルダ20は、上にアルミニウムがドープされたタンタル炭窒化物膜が形成される基板25を支持するように備えられている。処理チャンバ10はさらに、第1処理材料供給システム40、第2処理材料供給システム42、第3処理材料供給システム44、及びパージガスシステム46と結合する上部集合体30（たとえばシャワーヘッド）を有する。それに加えて処理システム1は、基板ホルダ20と結合して基板25の温度の昇温及び制御を行うように備えられた基板温度制御システムを有する。
処理システム1は、200mm基板、300mm基板、又はより大きなサイズの基板を処理するように備えられて良い。実際、当業者には明らかなように、当該処理システム1は、基板、ウエハ、フラットパネルディスプレイをそのサイズに関係なく処理するように備えられて良いと考えられる。従って本発明の態様は半導体基板の処理に関連して説明されているが、本発明は半導体基板の処理のみに限定されるわけではない。
第1処理材料供給システム40、第2処理材料供給システム42、及び第3処理材料供給システム44は、第1処理材料、第2処理材料、及び第3処理材料を、交互又は同時に処理チャンバ10へ導入するように備えられている。第1処理材料、第2処理材料、及び第3処理材料の交互の導入は循環型であって良い。あるいは第1処理材料、第2処理材料、及び第3処理材料の交互の導入は、第1処理材料、第2処理材料、及び第3処理材料の導入の間に時間間隔が設けられた非循環型であっても良い。第1処理材料は、タンタル炭窒化物前駆体及び/又はチタン炭窒化物前駆体を有して良い。たとえば、タンタル炭窒化物前駆体又はチタン炭窒化物前駆体は、固相、液相、又は気相を起源として良い。またタンタル炭窒化物前駆体又はチタン炭窒化物前駆体は、キャリア気体（たとえば希ガス又はN2）の利用の有無にかかわらず気相で処理チャンバ10へ供給されて良い。第2処理材料はたとえば追加の窒素気体源を有して良い。第2処理材料はキャリア気体の利用の有無にかかわらず処理チャンバ10へ供給されて良い。第2処理材料は、NH3、NH(CH3)2、N2H4、若しくはN2H3CH3、又はこれらの混合物を有して良い。第3処理材料供給システム44は、アルミニウム前駆体を含む第3処理材料を導入するように備えられて良い。タンタル炭窒化物前駆体、チタン炭窒化物前駆体、及びアルミニウム炭窒化物前駆体の例は上述した。
それに加えて、パージガス供給システム46は、処理チャンバ10へパージガスを導入するように備えられて良い。たとえばパージガスの導入は、処理チャンバ10への第1処理材料の導入と第2処理材料の導入の間に行われるか、又は第2処理材料の導入後に行われて良い。パージガスはたとえば、希ガス（つまりHe、Ne、Ar、Kr、Xe）のような不活性ガス、N2又はH2を有して良い。
さらに図8を参照すると、処理システム1は基板温度制御システム60を有する。基板温度制御システム60は、基板ホルダ20と結合して基板25の温度を昇降させるように備えられている。基板温度制御システム60は温度制御素子を有する。温度制御素子にはたとえば、基板ホルダ20から熱を受け取り、かつ熱を熱交換システム（図示されていない）へ輸送するか又は加熱するときには熱交換システムから熱を輸送する再循環冷却流が含まれる。それに加えて温度制御素子は加熱/冷却素子-たとえば抵抗加熱素子又は熱電ヒーター/クーラーのような-を有して良い。加熱/冷却素子は、基板ホルダ20内だけではなく、処理チャンバ10のチャンバ壁又は当該処理システム1内部の他の構成要素内に含まれても良い。
基板25と基板ホルダ20との間の熱伝達を改善するため、基板ホルダ20は、基板25を基板ホルダ20の上面に固定するため、機械固定システム又は電気固定システム-たとえば静電固定システム-を有して良い。さらに基板ホルダ20は、基板25と基板ホルダ20との間の熱伝導を改善するため、基板25の背面に気体を導入するように備えられている基板背面気体供給システムをさらに有して良い。係るシステムは、基板温度を昇温又は降温させるように制御する必要があるときに利用されて良い。たとえば基板背面気体供給システムは2領域気体分配システムを有して良い。ヘリウムガスギャップ圧は、基板25の中心部と端部との間で独立に変化して良い。

さらに処理チャンバ10はさらに、ダクト38を介して、真空排気システム34とバルブ36を有する圧力制御システム32と結合する。圧力制御システム32は、処理チャンバ10を、基板25上での薄膜作製及び第1処理材料、第2処理材料、及び第3処理材料の使用に適した圧力にまで制御可能なように排気するように備えられている。真空排気システム34は最大5000リットル/秒（以上）の排気能力を有するターボ分子ポンプ(TMP)又はクライオポンプを有して良い。バルブ36はチャンバ圧力を絞るゲートバルブを有して良い。しかもチャンバ圧力を監視する装置（図示されていない）が処理チャンバ10と結合して良い。圧力測定装置は絶対キャパシタンスマノメータであって良い。
処理システム1は、任意の数の処理装置を設定するように用いることが可能な制御装置70を有する。制御装置70は、処理要素からのデータを収集、提供、処理、記憶、及び表示して良い。制御装置70は、1つ以上の処理要素を制御する多数のアプリケーションを有して良い。たとえば制御装置70は、グラフィカルユーザーインターフェース(GUI)構成要素（図示されていない）を有して良い。GUI構成要素は、ユーザーが1つ以上の処理要素を監視及び/又は制御できるようになる使用が容易なインターフェースを供することができる。
制御装置70は、マイクロプロセッサ、メモリ、及びデジタルI/Oポートを有する。デジタルI/Oポートは、処理システム1からの出力を監視するのみならず、処理システム1への入力をやり取りし、かつ起動させるのに十分な制御電圧を発生させる能力を有する。たとえばメモリに記憶されたプログラムは、処理システム1の上記構成部品を、記憶されたプロセスレシピに従って制御するのに利用されて良い。
制御システム70は、メモリ内に格納されている1以上の命令に係る1以上のシーケンスを実行するプロセッサに応答して、マイクロプロセッサに基づいた本発明の処理工程の一部又は全部を実行する汎用コンピュータシステムとして実装されても良い。係る命令は、他のコンピュータによる読み取りが可能な媒体-たとえばハードディスク又は取り外し可能な媒体ドライブ-から制御装置のメモリへ読み込まれて良い。多重処理装置内の1つ以上のプロセッサもまた、主メモリ内に格納された命令のシーケンスを実行する制御装置のマイクロプロセッサとして用いられても良い。代替実施例では、配線回路が、ソフトウエアの代わりに又はそれと一緒に用いられて良い。
制御装置70は、本発明の教示に従ってプログラミングされた命令を保持し、かつ本明細書に記載されたデータ構造、テーブル、レコード又は他のデータを有する少なくとも1つのコンピュータによる読み取りが可能な媒体又はメモリを有する。コンピュータによる読み取りが可能な媒体の例には、コンパクトディスク（たとえばCD-ROM）若しくは他の光学式媒体、ハードディスク、フロッピーディスク、テープ、磁気光学ディスク、PROMs（EPROM、EEPROM、フラッシュEPROM）、DRAM、SRAM、SDRAM若しくは他の磁気媒体、パンチカード、紙テープ若しくは穴のパターンを有する他の物理媒体、又は搬送波（後述）若しくはコンピュータによる読み取りが可能な他の媒体がある。
制御装置70を制御し、装置を駆動し、及び/又は制御装置が人間であるユーザーと相互作用できるようにするソフトウエアは、コンピュータによる読み取りが可能な媒体（の結合）に保存されて良い。係るソフトウエアには、装置のドライバ、OS、開発ツール、及びアプリケーションが含まれて良いが、これらに限定されるわけではない。係るコンピュータによる読み取りが可能な媒体はさらに、上述の処理の一部（プロセスが分配される場合）又は全部を実行するコンピュータプログラム製品をも含む。
コンピュータコード装置は、如何なる解釈可能又は実行可能なコード機構であって良い。コンピュータコード装置には、解釈可能なプログラム、ダイナミックリンクライブラリ(DLLs)、Javaクラス、及び完全に実行可能なプログラムが含まれるが、これらに限定されるわけではない。しかも処理のほとんどは、性能、信頼性、及び/又はコストを向上するために分配されて良い。
本明細書で用いられている“コンピュータによる読み取りが可能な媒体”という語は、実行するための制御装置70のプロセッサへ命令を供することに関与する媒体を意味する。コンピュータによる読み取りが可能な媒体は如何なる形式を取っても良い。コンピュータによる読み取りが可能な媒体には、不揮発性媒体及び透過性媒体が含まれるが、これらに限定されるわけではない。不揮発性媒体にはたとえば、ハードディスクや取り外し可能な媒体ドライブのような、光学ディスク、磁気ディスク、及び磁気光学ディスクが含まれる。揮発性媒体には主メモリのようなダイナミックメモリが含まれる。しかも、実行用の制御装置のプロセッサへ1つ以上の命令を含む1つ以上のシーケンスを実行する際には、様々な形式のコンピュータによる読み取りが可能な媒体が含まれて良い。たとえば命令は最初離れた位置にあるコンピュータの磁気ディスク上で実行されて良い。その離れた位置にあるコンピュータは、離れた場所から命令を読み取ってダイナミックメモリへ送り、ネットワークを介して命令をデータ制御装置70へ送る。
制御装置70は、処理システム1に対して局所的に設置されても良いし、又はインターネット又はイントラネットを介して処理システム1に対して離れた場所に設置されても良い。よって制御装置70は、直接接続、イントラネット、インターネット及びワイヤレス接続のうちの少なくとも1を用いることによって処理システム1とのデータのやり取りをして良い。制御装置70は、たとえば顧客側（つまりデバイスメーカー等）のイントラネットと結合して良いし、又はたとえば売り手側（つまり装置製造者等）のイントラネットと結合しても良い。さらに別なコンピュータ（つまり制御装置、サーバー等）が、たとえば制御装置とアクセスすることで、直接接続、イントラネット及びインターネットのうちの少なくとも1つを介してデータのやり取りをして良い。

Claims (20)

  1. 半導体デバイスの作製方法であって、
    当該方法は：
    上に誘電層を有する基板を供する提供工程；及び
    プラズマが存在しない状態で前記誘電層上にアルミニウムがドープされた金属炭窒化物ゲート電極を作製する作製工程；
    を有し、
    前記作製工程は：
    タンタル炭窒化物膜及び/又はチタン炭窒化物膜を含む金属炭窒化物前駆体の気体パルスへ前記基板を曝露することにより金属炭窒化物膜を堆積する堆積工程；
    アルミニウム前駆体の気体パルスへ前記基板を曝露することにより前記金属炭窒化物上に前記アルミニウム前駆体の原子層を吸着させる吸着工程であって、前記堆積工程及び吸着工程中、前記基板は、前記金属炭窒化物前駆体の熱分解温度よりも高く、かつ前記アルミニウム前駆体の熱分解温度よりも低い温度に維持される、吸着工程；
    前記堆積工程及び前記吸着工程を必要な回数繰り返す繰り返し工程；
    により行われる、
    方法。
  2. 前記堆積工程と前記吸着工程が時間的な重なりを有していない、請求項1に記載の方法。
  3. 前記堆積工程が、追加の窒素気体源を有する気体パルスに前記基板を曝露することなく実行される、請求項1に記載の方法。
  4. 前記堆積工程の前に前記誘電層上に第1の追加金属炭窒化物膜を堆積する第1追加堆積工程及び前記アルミニウムがドープされた金属炭窒化物ゲート電極上に第2の追加金属炭窒化物膜を堆積する第2追加堆積工程をさらに有する請求項3に記載の方法であって、
    前記第1追加堆積工程及び/又は前記第2追加堆積工程は、タンタル、チタン、又は上記の混合物を有する追加の金属炭窒化物前駆体、及び、NH3、NH(CH3)2、N2H4、又はN2H3CH3を有する追加の窒素気体源の気体パルスに、前記基板を曝露する工程を有する、
    方法。
  5. 前記堆積工程が、金属炭窒化物前駆体の気体パルスと少なくとも部分的な時間的重なりを有する、追加の窒素気体源を含む気体パルスに、前記基板を曝露する工程をさらに有する、請求項1に記載の方法。
  6. 前記追加の窒素気体源を含む気体パルスが、NH3、NH(CH3)2、N2H4、又はN2H3CH3を有する、請求項5に記載の方法。
  7. 前記作製工程が、前記追加の窒素気体源の第2気体パルスに前記基板を曝露する工程をさらに有し、
    前記追加の窒素気体源の第2気体パルスは、前記金属炭窒化物前駆体の気体パルス又は前記アルミニウム前駆体の気体パルスとは時間的な重なりを有していない、
    請求項5に記載の方法。
  8. 前記堆積工程が、前記金属炭窒化物前駆体の気体パルス又は前記アルミニウム前駆体の気体パルスとは時間的な重なりを有していない前記金属炭窒化物前駆体の追加気体パルスに前記基板を曝露する工程をさらに有する、請求項5に記載の方法。
  9. 前記アルミニウムがドープされた金属炭窒化物ゲート電極上に追加の金属炭窒化物膜を堆積する工程をさらに有する請求項5に記載の方法であって、
    前記の追加の金属炭窒化物膜を堆積する工程は、タンタル、チタン、又はタンタルとチタンの混合物を有する追加の金属炭窒化物前駆体と追加の窒素気体源に前記基板を曝露する工程を有する、
    方法。
  10. 前記金属炭窒化物前駆体が、Ta-N分子内結合を有するタンタル炭窒化物前駆体を有する、請求項1に記載の方法。
  11. 前記タンタル炭窒化物前駆体が、Ta(NMe2)3(NCMe2Et)(TAIMATA)、Ta(NEt2)5(PDEAT)、Ta(NMe2)5(PDMAT)、Ta(NEtMe)5(PEMAT)、(tBuN)Ta(NMe2)3(TBTDMT)、(tBuN)Ta(NEt2)3(TBTDET)、(tBuN)Ta(NEtMe)3(TBTEMT)、及び(iPrN)Ta(NEt2)3(IPTDET)を有する、請求項10に記載の方法。
  12. 前記金属炭窒化物前駆体が、Ti-N分子内結合を有するチタン炭窒化物前駆体を有する、請求項1に記載の方法。
  13. 前記チタン炭窒化物前駆体が、Ti(NEt2)4(TDEAT)、Ti(NMeEt)4(TEMAT)、又はTi(NMe2)4(TDMAT)を有する、請求項12に記載の方法。
  14. 前記アルミニウム前駆体が、AlMe3、AlEt3、AIMe2H、[Al(OsBu)3]4、 Al(CH3COCHCOCH3)3、AlCl3、AlBr3、AlI3、Al(OiPr)3、[Al(NMe2)3]2、Al(iBu)2Cl、Al(ZBu)3、 Al(iBu)2H、AlEt2Cl、Et3Al2(OsBu)3、Al(THD)3、H3AlNMe3、H3AlNEt3、H3AlNMe2Et、又はH3AlMeEt2を有する、請求項1に記載の方法。
  15. 前記アルミニウムがドープされた金属炭窒化物ゲート電極が、5〜50原子%のアルミニウムを有する、請求項1に記載の方法。
  16. 半導体デバイスの作製方法であって、
    当該方法は：
    上にhigh-k膜を有する基板を供する提供工程；及び
    プラズマが存在しない状態で前記high-k膜上にアルミニウムがドープされた金属炭窒化物ゲート電極を作製する作製工程；
    を有し、
    前記作製工程は：
    Ta-N分子内結合を有するタンタル炭窒化物前駆体又はTi-N分子内結合を有するチタン炭窒化物前駆体を有する金属炭窒化物膜を含む金属炭窒化物前駆体の気体パルスへ前記基板を曝露し、かつ前記金属炭窒化物前駆体の気体パルスとは少なくとも部分的な時間的重なりを有する追加の窒素気体源を有する気体パルスへ前記基板を曝露することにより金属炭窒化物膜を堆積する堆積工程；
    アルミニウム前駆体の気体パルスを前記基板へ曝露することにより前記金属炭窒化物上に前記アルミニウム前駆体の原子層を吸着させる吸着工程であって、前記堆積工程と吸着工程とは時間的な重なりを有さず、前記堆積工程及び吸着工程中、前記基板は、前記金属炭窒化物前駆体の熱分解温度よりも高く、かつ前記アルミニウム前駆体の熱分解温度よりも低い温度に維持される、吸着工程；並びに、
    前記堆積工程及び前記吸着工程を必要な回数繰り返す繰り返し工程；
    を有する、
    方法。
  17. 前記追加の窒素気体源を含む気体パルスが、NH3、NH(CH3)2、N2H4、又はN2H3CH3を有する、請求項16に記載の方法。
  18. 前記タンタル炭窒化物前駆体が、Ta(NMe2)3(NCMe2Et)(TAIMATA)、Ta(NEt2)5(PDEAT)、Ta(NMe2)5(PDMAT)、Ta(NEtMe)5(PEMAT)、(tBuN)Ta(NMe2)3(TBTDMT)、(tBuN)Ta(NEt2)3(TBTDET)、(tBuN)Ta(NEtMe)3(TBTEMT)、及び(iPrN)Ta(NEt2)3(IPTDET)を有し、
    前記アルミニウム前駆体が、AlMe3、AlEt3、AIMe2H、[Al(OsBu)3]4、 Al(CH3COCHCOCH3)3、AlCl3、AlBr3、AlI3、Al(OiPr)3、[Al(NMe2)3]2、Al(iBu)2Cl、Al(ZBu)3、 Al(iBu)2H、AlEt2Cl、Et3Al2(OsBu)3、Al(THD)3、H3AlNMe3、H3AlNEt3、H3AlNMe2Et、又はH3AlMeEt2を有する、
    請求項16に記載の方法。
  19. 前記アルミニウムがドープされた金属炭窒化物ゲート電極が、5〜50原子%のアルミニウムを有する、請求項16に記載の方法。
  20. 半導体デバイスの作製方法であって、
    当該方法は：
    上にhigh-k膜を有する基板を供する提供工程；及び
    プラズマが存在しない状態で前記high-k膜上にアルミニウムがドープされた金属炭窒化物ゲート電極を作製する作製工程；
    を有し、
    前記作製工程は：
    (tBuN)Ta(NEtMe)3(TBTEMT)前駆体の気体パルスへ前記基板を曝露することによりタンタル炭窒化物膜を堆積する堆積工程；
    AlMe3前駆体の気体パルスを前記基板へ曝露することにより前記金属炭窒化物上に前記アルミニウム前駆体の原子層を吸着させる吸着工程であって、前記堆積工程及び吸着工程中、前記基板は、前記(tBuN)Ta(NEtMe)3(TBTEMT)前駆体の熱分解温度よりも高く、かつ前記AlMe3前駆体の熱分解温度よりも低い温度に維持される、吸着工程；並びに、
    前記堆積工程及び前記吸着工程を必要な回数繰り返す繰り返し工程；
    を有し、
    前記アルミニウムがドープされた金属炭窒化物ゲート電極は5〜50%原子%のアルミニウムを有する、
    方法。
JP2011525115A 2008-08-25 2009-08-22 アルミニウムがドープされた金属炭窒化物ゲート電極の作製方法 Expired - Fee Related JP5529134B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/197,756 2008-08-25
US12/197,756 US7985680B2 (en) 2008-08-25 2008-08-25 Method of forming aluminum-doped metal carbonitride gate electrodes
PCT/US2009/054707 WO2010027715A1 (en) 2008-08-25 2009-08-22 Method for forming aluminum-doped metal carbonitride gate electrodes

Publications (3)

Publication Number Publication Date
JP2012501093A true JP2012501093A (ja) 2012-01-12
JP2012501093A5 JP2012501093A5 (ja) 2012-06-21
JP5529134B2 JP5529134B2 (ja) 2014-06-25

Family

ID=41696772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525115A Expired - Fee Related JP5529134B2 (ja) 2008-08-25 2009-08-22 アルミニウムがドープされた金属炭窒化物ゲート電極の作製方法

Country Status (7)

Country Link
US (1) US7985680B2 (ja)
JP (1) JP5529134B2 (ja)
KR (1) KR101503969B1 (ja)
CN (1) CN102132389B (ja)
DE (1) DE112009002118B4 (ja)
TW (1) TWI438832B (ja)
WO (1) WO2010027715A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185086A1 (ja) * 2013-05-14 2014-11-20 独立行政法人産業技術総合研究所 電界効果型半導体装置及びその製造方法
KR20140141521A (ko) * 2013-05-31 2014-12-10 에이에스엠 아이피 홀딩 비.브이. 배치 반응기에서의 순환적 알루미늄 나이트라이드 퇴적

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
US9224594B2 (en) 2013-11-18 2015-12-29 Intermolecular, Inc. Surface preparation with remote plasma
US9607888B2 (en) 2014-02-03 2017-03-28 Tokyo Electron Limited Integration of ALD barrier layer and CVD Ru liner for void-free Cu filling
US10163644B2 (en) * 2014-02-07 2018-12-25 Taiwan Semiconductor Manufacturing Company Interconnect structure including a conductive feature and a barrier layer on sidewalls and a bottom surface of the conductive feature and method of forming the same
TWI556429B (zh) 2014-07-10 2016-11-01 台灣積體電路製造股份有限公司 積體電路裝置與其形成方法
US10002936B2 (en) * 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
CN109285879B (zh) * 2017-07-20 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10665685B2 (en) 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode
US11456177B2 (en) 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766143A (ja) * 1993-08-25 1995-03-10 Sony Corp 半導体装置におけるバリアメタル層の形成方法
JPH11145077A (ja) * 1997-10-31 1999-05-28 Texas Instr Inc <Ti> 膜及びその製法
JP2008172227A (ja) * 2007-01-04 2008-07-24 Interuniv Micro Electronica Centrum Vzw 電子デバイスおよびその製造プロセス
JP2008205012A (ja) * 2007-02-16 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2012517101A (ja) * 2009-02-02 2012-07-26 エーエスエム アメリカ インコーポレイテッド 導電材料の誘電体層上へのプラズマ増強原子層堆積

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116682A (en) * 1976-12-27 1978-09-26 Polk Donald E Amorphous metal alloys and products thereof
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6455421B1 (en) * 2000-07-31 2002-09-24 Applied Materials, Inc. Plasma treatment of tantalum nitride compound films formed by chemical vapor deposition
US6444263B1 (en) * 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
US6630201B2 (en) * 2001-04-05 2003-10-07 Angstron Systems, Inc. Adsorption process for atomic layer deposition
JP3963078B2 (ja) * 2000-12-25 2007-08-22 株式会社高純度化学研究所 ターシャリーアミルイミドトリス（ジメチルアミド）タンタルとその製造方法及びそれを用いたｍｏｃｖｄ用原料溶液並びにそれを用いた窒化タンタル膜の形成方法
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US7098131B2 (en) * 2001-07-19 2006-08-29 Samsung Electronics Co., Ltd. Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
KR100434697B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
JP3556206B2 (ja) * 2002-07-15 2004-08-18 沖電気工業株式会社 金属配線の形成方法
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
JP2004095893A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体記憶装置及びその制御方法と製造方法
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
US7186446B2 (en) * 2003-10-31 2007-03-06 International Business Machines Corporation Plasma enhanced ALD of tantalum nitride and bilayer
US20050221021A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Method and system for performing atomic layer deposition
US20070059929A1 (en) * 2004-06-25 2007-03-15 Hag-Ju Cho Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same
US7453149B2 (en) * 2004-08-04 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Composite barrier layer
US7300869B2 (en) * 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US8486845B2 (en) * 2005-03-21 2013-07-16 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US8974868B2 (en) * 2005-03-21 2015-03-10 Tokyo Electron Limited Post deposition plasma cleaning system and method
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7341959B2 (en) * 2005-03-21 2008-03-11 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7422636B2 (en) * 2005-03-25 2008-09-09 Tokyo Electron Limited Plasma enhanced atomic layer deposition system having reduced contamination
US20060213437A1 (en) * 2005-03-28 2006-09-28 Tokyo Electron Limited Plasma enhanced atomic layer deposition system
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
DE102005023122A1 (de) * 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
CN100565930C (zh) * 2005-10-14 2009-12-02 株式会社东芝 非易失性半导体存储装置
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
US7897217B2 (en) * 2005-11-18 2011-03-01 Tokyo Electron Limited Method and system for performing plasma enhanced atomic layer deposition
US7727912B2 (en) * 2006-03-20 2010-06-01 Tokyo Electron Limited Method of light enhanced atomic layer deposition
US7645484B2 (en) * 2006-03-31 2010-01-12 Tokyo Electron Limited Method of forming a metal carbide or metal carbonitride film having improved adhesion
ATE546032T1 (de) 2006-09-13 2012-03-15 Enthone Artikel mit beschichtung aus elektrisch leitendem polymer und edel-/halbedelmetal sowie herstellungsverfahren dafür
US20080132050A1 (en) * 2006-12-05 2008-06-05 Lavoie Adrien R Deposition process for graded cobalt barrier layers
US20080141937A1 (en) * 2006-12-19 2008-06-19 Tokyo Electron Limited Method and system for controlling a vapor delivery system
US7829158B2 (en) * 2007-05-07 2010-11-09 Tokyo Electron Limited Method for depositing a barrier layer on a low dielectric constant material
JP5513767B2 (ja) * 2008-06-25 2014-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766143A (ja) * 1993-08-25 1995-03-10 Sony Corp 半導体装置におけるバリアメタル層の形成方法
JPH11145077A (ja) * 1997-10-31 1999-05-28 Texas Instr Inc <Ti> 膜及びその製法
JP2008172227A (ja) * 2007-01-04 2008-07-24 Interuniv Micro Electronica Centrum Vzw 電子デバイスおよびその製造プロセス
JP2008205012A (ja) * 2007-02-16 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2012517101A (ja) * 2009-02-02 2012-07-26 エーエスエム アメリカ インコーポレイテッド 導電材料の誘電体層上へのプラズマ増強原子層堆積

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185086A1 (ja) * 2013-05-14 2014-11-20 独立行政法人産業技術総合研究所 電界効果型半導体装置及びその製造方法
KR20140141521A (ko) * 2013-05-31 2014-12-10 에이에스엠 아이피 홀딩 비.브이. 배치 반응기에서의 순환적 알루미늄 나이트라이드 퇴적
JP2014236220A (ja) * 2013-05-31 2014-12-15 エーエスエム アイピー ホールディング ビー．ブイ． バッチ反応器中での環状窒化アルミニウム蒸着
KR102026826B1 (ko) 2013-05-31 2019-11-04 에이에스엠 아이피 홀딩 비.브이. 배치 반응기에서의 순환적 알루미늄 나이트라이드 퇴적

Also Published As

Publication number Publication date
TW201021099A (en) 2010-06-01
US20100048009A1 (en) 2010-02-25
DE112009002118T5 (de) 2011-07-28
WO2010027715A1 (en) 2010-03-11
CN102132389A (zh) 2011-07-20
CN102132389B (zh) 2013-07-10
TWI438832B (zh) 2014-05-21
KR20110069015A (ko) 2011-06-22
KR101503969B1 (ko) 2015-03-24
JP5529134B2 (ja) 2014-06-25
DE112009002118B4 (de) 2013-03-07
US7985680B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
JP5529134B2 (ja) アルミニウムがドープされた金属炭窒化物ゲート電極の作製方法
TWI707983B (zh) 包含金屬碳化物材料之結構、包含該結構之裝置及其形成方法
US7816278B2 (en) In-situ hybrid deposition of high dielectric constant films using atomic layer deposition and chemical vapor deposition
US8563444B2 (en) ALD of metal silicate films
TWI595109B (zh) 在基板上處理氮化物薄膜的方法
US7750379B2 (en) Metal-substituted transistor gates
US11139383B2 (en) Titanium aluminum and tantalum aluminum thin films
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
KR20080025198A (ko) Ｗ계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
US20150380309A1 (en) Metal-insulator-semiconductor (MIS) contact with controlled defect density
TW202124757A (zh) 生長低電阻率含金屬膜之方法
US11359282B2 (en) Methods for forming impurity free metal alloy films
US20230295804A1 (en) Method of forming interconnect structure
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140416

R150 Certificate of patent or registration of utility model

Ref document number: 5529134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees