JP2012248601A - はんだ接合方法およびはんだ接合モジュール - Google Patents

はんだ接合方法およびはんだ接合モジュール Download PDF

Info

Publication number
JP2012248601A
JP2012248601A JP2011117776A JP2011117776A JP2012248601A JP 2012248601 A JP2012248601 A JP 2012248601A JP 2011117776 A JP2011117776 A JP 2011117776A JP 2011117776 A JP2011117776 A JP 2011117776A JP 2012248601 A JP2012248601 A JP 2012248601A
Authority
JP
Japan
Prior art keywords
solder
heating
cooling
temperature
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011117776A
Other languages
English (en)
Inventor
Suguru Kusunoki
卓 楠
Koji Yamazaki
浩次 山▲崎▼
Takeshi Araki
健 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011117776A priority Critical patent/JP2012248601A/ja
Publication of JP2012248601A publication Critical patent/JP2012248601A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】素子表面の凹凸発生を抑制したはんだ接合方法およびはんだ接合モジュールを得る。
【解決手段】Sn−Sb−Cu−Niはんだ、または、Sn−Sb−Cu−Ni−Inはんだを用いて素子と電極を接合するはんだ接合方法であって、素子と電極のはんだ接合プロセスとして、第1の昇温過程、第1の高温保持過程、第1の冷却過程を有する第1の加熱冷却工程と、第2の昇温過程、第2の高温保持過程、第2の冷却過程を有し、第1の加熱冷却工程に続いて行われる第2の加熱冷却工程とを備えており、第1の加熱冷却工程は、第1の高温保持過程における加熱保持温度が、はんだの液相線温度よりも30℃〜50℃高く、第1の冷却過程における冷却速度が、400℃/分以上であり、第2の加熱冷却工程は、第2の高温保持過程における加熱保持温度が、はんだの固相線温度よりも30〜50℃低いものである。
【選択図】図1

Description

本発明は、はんだ接合方法およびはんだ接合モジュールに関し、具体的には、はんだを用いた半導体素子(半導体モジュール)または太陽電池素子(太陽電池モジュール)の接合方法、およびはんだ接合体を有した接合モジュールに関するものである。
パワーモジュールなどの半導体装置では、素子と電極との接合にはんだが使用されている。図5は、パワーモジュール半導体装置の概略図である。図5に示すように、パワーモジュール半導体装置は、チップ(素子)10、チップ接合はんだ20、ワイヤ30、絶縁基板電極40、絶縁基板セラミックス50、絶縁基板接合はんだ60、およびベース板70で構成されている。
また、図6は、従来の加熱冷却工程によるパワーモジュール半導体装置のはんだ接合プロセスを示した図である。この図6に示した従来の加熱冷却工程は、1組の昇温過程、高温保持過程、および冷却過程を備えている。一例として、冷却過程における冷却速度は、250℃/分〜300℃/分であることが示されている(例えば、特許文献1参照)。
特開2003−297860公報
しかしながら、従来のはんだ接合プロセスには、以下のような課題がある。図7は、従来のはんだ接合プロセスで接合された半導体チップのヒートサイクル後のうねりの概念図である。具体的には、チップ10に相当するSiチップ11と、絶縁基板電極40に相当するCu基板41とを、チップ接合はんだ20で接続した際の、Siチップ11のうねりの様子と、チップ接合はんだ20内のはんだ母相21およびはんだ内に析出する化合物(はんだ内析出物)22の様子を示している。
なお、図7中の水平方向の矢印は、ヒートサイクルによりチップ接合はんだ20内に加わる水平方向の応力であり、具体的には、引張応力1aおよび圧縮応力1bを示している。また、はんだ材料にSn−Sb−Cu−Ni系はんだを使用する場合を考える。
この場合、半導体装置または太陽電池モジュールの素子の厚さが100μm以下になると、従来のはんだ接合プロセスでは、図7に示すように、はんだ内析出物22の分散間隔が相対的に広くなる。この結果、ヒートサイクル時に分散間隔に応じたうねりが生じ、Siチップ11の表面に数μmレベルの高さの凹凸が発生する問題があった。
本発明は、前記のような課題を解決するためになされたものであり、素子表面の凹凸発生を抑制したはんだ接合方法およびはんだ接合モジュールを得ることを目的とする。
本発明に係るはんだ接合方法は、Sn−Sb−Cu−Niはんだ、または、Sn−Sb−Cu−Ni−Inはんだを用いて素子と電極を接合するはんだ接合方法であって、素子と電極のはんだ接合プロセスとして、第1の昇温過程、第1の高温保持過程、第1の冷却過程を有する第1の加熱冷却工程と、第2の昇温過程、第2の高温保持過程、第2の冷却過程を有し、第1の加熱冷却工程に続いて行われる第2の加熱冷却工程とを備えており、第1の加熱冷却工程は、第1の高温保持過程における加熱保持温度が、はんだの液相線温度よりも30℃〜50℃高く、第1の冷却過程における冷却速度が、400℃/分以上であり、第2の加熱冷却工程は、第2の高温保持過程における加熱保持温度が、はんだの固相線温度よりも30〜50℃低いものである。
また、本発明に係るはんだ接合モジュールは、厚さが100μm以下の素子と、電極と、Sn−Sb−Cu−NiはんだまたはSn−Sb−Cu−Ni−Inはんだとを備え、本発明に係るはんだ接合方法を適用して素子と電極とがはんだ接合されたはんだ接合モジュールであって、はんだ接合層内部の析出物の大きさが10μm以下であり、析出物の分散間隔が10μm以下のものである。
本発明に係るはんだ接合方法およびはんだ接合モジュールによれば、2組の加熱冷却工程を有し、第1の加熱冷却工程での急冷による析出物の微細化と、続く第2の加熱冷却工程において固相線より低い温度で保持したことによる析出物の安定化を図ることで、数μm大の析出物が数μm間隔で分散した組織形態を形成することにより、素子表面の凹凸発生を抑制したはんだ接合方法およびはんだ接合モジュールを得ることができる。
本発明の実施の形態1における加熱冷却工程によるパワーモジュール半導体装置のはんだ接合プロセスを示した図である。 本発明の実施の形態1のはんだ接合プロセスのヒートサイクルによる引張時の接合部の応力の概念図である。 本発明の実施の形態1のはんだ接合プロセスのヒートサイクルによる圧縮時の接合部の応力の概念図である。 本発明の実施の形態1のはんだ接合プロセスで接合された半導体チップのヒートサイクル後のうねりの概念図である。 パワーモジュール半導体装置の概略図である。 従来の加熱冷却工程によるパワーモジュール半導体装置のはんだ接合プロセスを示した図である。 従来のはんだ接合プロセスで接合された半導体チップのヒートサイクル後のうねりの概念図である。
以下、本発明のはんだ接合方法およびはんだ接合モジュールの好適な実施の形態につき図面を用いて説明する。なお、以下の説明では、はんだ接合モジュールとしてパワーモジュール半導体装置を例に説明するが、本発明は、太陽電池モジュールにも同様に適用できるものである。また、パワーモジュール半導体装置の概略図に関しては、先の図5と同じである。
実施の形態1.
図1は、本発明の実施の形態1における加熱冷却工程によるパワーモジュール半導体装置のはんだ接合プロセスを示した図である。この図1に示した本実施の形態1の加熱冷却工程は、昇温過程、高温保持過程、および冷却過程からなる加熱冷却工程を2組備えている。すなわち、第1の昇温過程、第1の高温保持過程、第1の冷却過程を有する第1の加熱冷却工程と、第2の昇温過程、第2の高温保持過程、第2の冷却過程を有し、前記第1の加熱冷却工程に続いて行われる第2の加熱冷却工程とを備えている。
具体的な検証結果は後述するが、本発明のはんだ接合プロセスは、以下の点を特徴としている。
(特徴1)第1の加熱冷却工程は、第1の高温保持過程における加熱保持温度が、はんだの液相線温度よりも30℃〜50℃高く設定され、第1の冷却過程における冷却速度が、400℃/分以上に設定されている。
(特徴2)第2の加熱冷却工程は、第2の高温保持過程における加熱保持温度が、はんだの固相線温度よりも30〜50℃低く設定されている。
次に、図2は、本発明の実施の形態1のはんだ接合プロセスのヒートサイクルによる引張時の接合部の応力の概念図である。また、図3は、本発明の実施の形態1のはんだ接合プロセスのヒートサイクルによる圧縮時の接合部の応力の概念図である。なお、図2、図3中では、水平方向の応力(符号1a、1b)とともに、垂直方向の応力(符号2a、2b、3a、3b)が図示されており、これらの応力の影響について、以下に説明する。
はんだ層では、水平方向の引張応力とともに、接合厚が小さくなる方向に垂直方向の応力が生ずる。その応力により、析出物22と比較して軟質のはんだ母相21が、垂直方向に変形する。その際、接合界面における析出物22の直上の母相21の部分では、析出物22により変形が拘束される。このため、析出物22の間の母相21の部分と、析出物22の直上の母相21の部分とでは、垂直方向の変形量に差異が生じる。
すなわち、図2における析出物22の間の垂直応力3aは、析出物22の直上の垂直応力2aよりも大きくなる。従って、これらの垂直応力の差異により、接合界面に凹みが生じ、チップ厚が100μm以下になるような薄い場合には、その凹みを拘束できず、チップ表面に凹凸を生じ、うねりとなる。
また、ヒートサイクルによる圧縮応力発生時に接合体が受ける応力の概念図を示した図3でも、図2に示した引張応力発生時と同様に、析出物22の間の垂直応力3bは、析出物22の直上の垂直応力2bよりも大きくなる。この結果、図2の場合とは逆に、図3の場合には、析出物22の間の母相21の部分では、凸を生じることにより、チップ表面に凹凸を生じ、うねりとなる。
このような垂直応力の発生により、チップ表面に凹凸が生じるが、本発明では、上述したように、はんだ接合プロセスとして、特徴1、特徴2を有している。すなわち、第1の加熱冷却工程において特徴1を有することで、はんだが溶融した後の冷却速度を速くすることができる。この結果、はんだ内に析出物22の結晶核が多数生成する結果となる。
さらに、第2の加熱冷却工程において特徴2を有することで、析出物22が安定化し、数μm大の析出物が数μm間隔で分散した組織形態を得ることができる。すなわち、析出物22の分散間隔が、従来よりも狭く微細に分散した組織を得られるようになる。
この結果、ヒートサイクル時に析出物22の分散間隔に応じて発生するはんだのうねりの周期が、素子の厚みに比べて小さくなり、素子がはんだから受けるうねりの影響が大きく低減され、素子表面の凹凸発生が抑制される。
図4は、本発明の実施の形態1のはんだ接合プロセスで接合された半導体チップのヒートサイクル後のうねりの概念図である。具体的には、チップ10に相当するSiチップ11と、絶縁基板電極40に相当するCu基板41とを、チップ接合はんだ20で接続した際の、Siチップ11のうねりの様子と、チップ接合はんだ20内のはんだ母相21およびはんだ内に析出する化合物(はんだ内析出物)22の様子を示している。
なお、図4中の水平方向の矢印は、ヒートサイクルによりチップ接合はんだ20内に加わる水平方向の応力であり、具体的には、引張応力1aおよび圧縮応力1bを示している。また、先の図7に示した従来技術と同様に、はんだ材料にSn−Sb−Cu−Ni系はんだを使用する場合を考える。
図4に示すように、はんだ接合プロセスとして、特徴1、特徴2を有している場合には、従来技術として示した先の図7と比較して明らかなように、はんだ内に析出物22の結晶核が多数生成しており、析出物22の分散間隔が従来よりも狭く微細に分散した組織となっていることがわかる。
以上のように、実施の形態1によれば、素子と電極のはんだ接合プロセスとして、第1の昇温過程、第1の高温保持過程、第1の冷却過程を有する第1の加熱冷却工程と、第2の昇温過程、第2の高温保持過程、第2の冷却過程を有し、第1の加熱冷却工程に続いて行われる第2の加熱冷却工程とを備えている。
さらに、1点目の特徴として、第1の加熱冷却工程は、第1の高温保持過程における加熱保持温度が、はんだの液相線温度よりも30℃〜50℃高く設定され、第1の冷却過程における冷却速度が、400℃/分以上に設定されている。また、2点目の特徴として、第2の加熱冷却工程は、第2の高温保持過程における加熱保持温度が、はんだの固相線温度よりも30〜50℃低く設定されている。
従って、第1の加熱冷却工程においては、はんだが溶融した後の冷却速度が速いので、はんだ内に析出物の結晶核が多数生成する。さらに、第2の加熱冷却工程においては、析出物が安定化し、数μm大の析出物が数μm間隔で分散した組織形態が得られる。その結果、析出物の分散間隔が従来よりも狭く微細に分散した組織が得られるようになる。このため、ヒートサイクル時に析出物の分散間隔に応じて発生するはんだのうねりの周期が、素子の厚みに比べて小さくなり、素子がはんだから受けるうねりの影響が大きく低減され、素子表面の凹凸発生を抑制することが可能となる。
実施の形態2.
本実施の形態2では、具体的な検証結果を、データに基づいて説明する。
本実施の形態2では、Sn−10Ab−1Cu−0.1Ni−1Inはんだを用いて、5mm×5mm×厚さ50μmのSiチップを、10mm×10mm×厚さ1.5mmのCu基板と接合した場合について、詳細に説明する。
このときのはんだ接合プロセスとしては、第1の加熱冷却工程と第2の加熱冷却工程から構成される、以下のような条件を用いて、接合体サンプル(実施例1−1)を作製した。なお、このときのはんだ接合厚は、約100μmであった。
第1の加熱冷却工程:最初に100℃/分の速度で昇温し、はんだの液相線よりも30℃高い310℃で10秒間保持した後、冷却ガスを吹き付けることにより、100℃まで10秒程度で冷却する(冷却速度:約1200℃/分)。
第2の加熱冷却工程:その後、再び100℃/分で加熱して、はんだの固相線よりも30℃低い210℃で2分間程度保持する。
次に、比較例として、第1の加熱冷却工程だけから構成される従来のはんだ接合プロセスを用いて、同様に、5mm×5mm×厚さ50μmのSiチップを10mm×10mm×厚さ1.5mmのCu基板と接合した。具体的には、以下のような条件を用いて、接合体サンプル(比較例1−1)を作製した。なお、このときのはんだ接合厚は、実施例1−1の作製時と同様に、約100μmであった。
第1の加熱冷却工程:接合時の昇温速度は100℃/分とし、高温保持過程については310℃で10秒間、冷却過程については、常温の大気中にさらすことで、250℃/分の冷却速度とした。
2つのサンプルを−40℃から175℃のヒートサイクル試験にかけて、300サイクル後のSiチップの表面凹凸高さを計測した結果を、表1にまとめて示している。
Figure 2012248601
この表1に示すように、比較例1−1のサンプルでは、Siチップの表面凹凸高さが4〜5μmと大きいのに対し、実施例1−1のサンプルでは、Siチップの表面凹凸高さが1μm未満に大きく低減していることがわかる。
さらに、2つのサンプルの断面組織を観察した結果、比較例1−1のサンプルでは、30〜50μm大の析出物22が、100〜160μmの間隔で分散しているのに対し、本実施例1−1のサンプルでは、10μm以下の大きさの析出物22が10μm以下の間隔で細かく分散していることがわかった。
このように、比較例1−1では、大きな析出物22が広い間隔で分散しており、ヒートサイクルによってはんだ母相21が析出物22の間隔に応じて100μm以上の周期でうねることとなる。このため、板厚が50μmと薄いSiチップは、はんだのうねりの影響を強く受けて、μmレベルの表面凹凸が発生したものと考えられる。
一方、本実施の形態2に係る実施例1−1では、第1の加熱冷却工程での急冷による析出物22の微細化と、第2の加熱冷却工程において固相線より低い温度で保持したことによる析出物22の安定化(ヒートサイクル時の析出物22の成長による組織の経過変化を抑制)により、析出物22の分散間隔が狭く、微細に分散した組織が得られた。
この微細組織により、ヒートサイクルに伴うはんだ母相21のうねりの周期が非常に短くなる。そのため、板厚が薄いSiチップを用いる場合にも、うねりの高さがSiチップ厚に対して充分に小さくなり、Siチップの表面凹凸が大幅に抑制され、サブミクロンレベルの小さな凹凸に留まっていると考えられる。
以上のように、実施の形態2によれば、先の実施の形態1で説明したはんだ接合プロセスを用いることで、素子表面の凹凸発生を抑制したはんだ接合方法およびはんだ接合モジュールを実現できることが、実データとして検証できた。
実施の形態3.
本実施の形態3では、先の実施の形態2とは異なる具体的な検証結果を、データに基づいて説明する。
本実施の形態3では、Sn−7Sb−1Cu−0.1Niはんだを用いて、5mm×5mm×60μm厚のSiチップを、10mm×10mm×厚さ0.5mmのSi3N4セラミックス基板と接合した場合について、詳細に説明する。なお、このセラミックス基板は、両面にあらかじめCu基板と厚さ0.3mmの銅箔を圧着処理したものを用いた。
このときのはんだ接合時のプロセスとしては、第1の加熱冷却工程と第2の加熱冷却工程から構成される、以下のような条件を用いて、接合体サンプル(実施例2−1)を作製した。なお、このときのはんだ接合厚は、約100μmであった。
第1の加熱冷却工程:最初に100℃/分の速度で昇温し、はんだの液相線よりも50℃高い330℃で10秒間保持した後、冷却板の上に乗せて放置することにより、100℃まで30秒程度で冷却する(冷却速度:約400℃/分)。
第2の加熱冷却工程:その後、再び100℃/分で加熱して、はんだの固相線よりも50℃低い190℃で5分間保持する。
次に、比較例として、第1の加熱冷却工程だけから構成される従来のはんだ接合プロセスを用いて、同様に、5mm×5mm×厚さ60μmのSiチップを10mm×10mm×厚さ0.5mmのSi3N4セラミックス基板と接合した。具体的には、以下のような条件を用いて、接合体サンプル(比較例2−1)を作製した。なお、実施例2−1の作製時と同様に、このときのはんだ接合厚は、約100μmであり、セラミックス基板は、両面にあらかじめCu基板と厚さ0.3mmの銅箔を圧着処理したものを用いた。
第1の加熱冷却工程:接合時の昇温速度は100℃/分とし、高温保持過程については330℃で10秒間、冷却過程については、常温の大気中にさらすことで、250℃/分の冷却速度とした。
2つのサンプルを−40℃から150℃のヒートサイクル試験にかけて、300サイクル後のSiチップの表面凹凸高さを計測した結果を、表2にまとめて示している。
Figure 2012248601
この表2に示すように、比較例2−1のサンプルでは、Siチップの表面凹凸高さが4〜5μmと大きいのに対し、実施例2−1のサンプルでは、Siチップの表面凹凸高さが1μm未満に大きく低減していることがわかる。
さらに、2つのサンプルの断面組織を観察した結果、比較例2−1のサンプルでは、40〜70μm大の析出物が、120〜200μmの間隔で分散しているのに対し、本実施例2−1のサンプルでは、10μm以下の大きさの析出物22が10μm以下の間隔で細かく分散していることがわかった。
このように、比較例2−1では、大きな析出物22が広い間隔で分散しており、ヒートサイクルによってはんだ母相21が析出物22の間隔に応じて100μm以上の周期でうねることとなる。このため、板厚が60μmと薄いSiチップは、はんだのうねりの影響を強く受けて、μmレベルの高さの表面凹凸が発生したものと考えられる。
一方、本実施の形態3に係る実施例2−1では、第1の加熱冷却工程での急冷による析出物22の微細化と、第2の加熱冷却工程において固相線より低い温度で保持したことによる析出物22の安定化(ヒートサイクル時の析出物22の成長による組織の経過変化を抑制)により、析出物22の分散間隔が狭く、微細に分散した組織が得られた。
この微細組織により、ヒートサイクルに伴うはんだ母相21のうねりの周期が非常に短くなる。そのため、板厚が薄いSiチップを用いる場合にも、うねりの高さがSiチップ厚に対して充分に小さくなり、Siチップの表面凹凸が大幅に抑制され、サブミクロンレベルの小さな凹凸に留まっていると考えられる。
以上のように、実施の形態3によれば、先の実施の形態1で説明したはんだ接合プロセスを用いることで、先の実施の形態2と同様に、素子表面の凹凸発生を抑制したはんだ接合方法およびはんだ接合モジュールを実現できることが、実データとして検証できた。
なお、上述した実施の形態1〜3では、パワーモジュールなどの半導体装置について説明したが、本発明の接合方法は半導体装置に限られるものではなく、太陽電池モジュールにおけるセルと電極配線の接合方法としても適用することができる。このような太陽電池モジュールに適用する場合には、半導体チップが発電素子に対応し、Cu基板、セラミックス基板がタブ線に対応することとなり、このような置き換えにより、同様の効果を得ることが可能である。
1a 引張応力、1b 圧縮応力、2a、2b、3a、3b 垂直応力、10 チップ(素子)、20 チップ接合はんだ(はんだ)、11 Siチップ、21 はんだ母相、22 析出物、30 ワイヤ、40 絶縁基板電極(電極)、41 Cu基板、50 絶縁基板セラミックス、60 絶縁基板接合はんだ、70 ベース板。

Claims (3)

  1. Sn−Sb−Cu−Niはんだ、または、Sn−Sb−Cu−Ni−Inはんだを用いて素子と電極を接合するはんだ接合方法であって、
    前記素子と前記電極のはんだ接合プロセスとして、
    第1の昇温過程、第1の高温保持過程、第1の冷却過程を有する第1の加熱冷却工程と、
    第2の昇温過程、第2の高温保持過程、第2の冷却過程を有し、前記第1の加熱冷却工程に続いて行われる第2の加熱冷却工程と
    を備えており、
    前記第1の加熱冷却工程は、前記第1の高温保持過程における加熱保持温度が、はんだの液相線温度よりも30℃〜50℃高く、前記第1の冷却過程における冷却速度が、400℃/分以上であり、
    前記第2の加熱冷却工程は、前記第2の高温保持過程における加熱保持温度が、はんだの固相線温度よりも30〜50℃低い
    ことを特徴とするはんだ接合方法。
  2. 厚さが100μm以下の素子と、
    電極と、
    Sn−Sb−Cu−NiはんだまたはSn−Sb−Cu−Ni−Inはんだと
    を備え、
    請求項1に記載のはんだ接合方法を適用して前記素子と前記電極とがはんだ接合されたはんだ接合モジュールであって、
    はんだ接合層内部の析出物の大きさが10μm以下であり、前記析出物の分散間隔が10μm以下である
    ことを特徴とするはんだ接合モジュール。
  3. 請求項2に記載のはんだ接合モジュールであって、
    前記はんだ接合モジュールは、前記素子として半導体チップを用いた半導体モジュール、あるいは前記素子として発電素子を用いた太陽電池モジュールである
    ことを特徴とするはんだ接合モジュール。
JP2011117776A 2011-05-26 2011-05-26 はんだ接合方法およびはんだ接合モジュール Withdrawn JP2012248601A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011117776A JP2012248601A (ja) 2011-05-26 2011-05-26 はんだ接合方法およびはんだ接合モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011117776A JP2012248601A (ja) 2011-05-26 2011-05-26 はんだ接合方法およびはんだ接合モジュール

Publications (1)

Publication Number Publication Date
JP2012248601A true JP2012248601A (ja) 2012-12-13

Family

ID=47468819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117776A Withdrawn JP2012248601A (ja) 2011-05-26 2011-05-26 はんだ接合方法およびはんだ接合モジュール

Country Status (1)

Country Link
JP (1) JP2012248601A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216218A (zh) * 2017-07-07 2019-01-15 中芯国际集成电路制造(上海)有限公司 一种凸块回流方法
JP2020096081A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216218A (zh) * 2017-07-07 2019-01-15 中芯国际集成电路制造(上海)有限公司 一种凸块回流方法
JP2020096081A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 半導体モジュール
JP7059914B2 (ja) 2018-12-12 2022-04-26 株式会社デンソー 半導体モジュール

Similar Documents

Publication Publication Date Title
JP4904767B2 (ja) 半導体装置
JP5093235B2 (ja) 電子部品装置およびその製造方法
JP5705506B2 (ja) 絶縁基板用クラッド材
JPH06268015A (ja) 集積回路装置
JP5359644B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2014183119A (ja) パワーモジュール用基板の製造方法
JP5214936B2 (ja) 半導体装置
JP2011077193A (ja) 半導体装置の製造方法
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
TWI642154B (zh) 電源模組用基板及其製造方法、電源模組
JP5252024B2 (ja) 半導体装置
JP2008112806A (ja) 熱電モジュールおよびメタライズ基板
TW201630091A (zh) 打線接合的方法以及封裝結構
JP2012248601A (ja) はんだ接合方法およびはんだ接合モジュール
JP2010109054A (ja) 熱電変換モジュールならびに冷却装置、発電装置および温度調節装置
JP6020496B2 (ja) 接合構造体およびその製造方法
JP2008294390A (ja) モジュール構成
CN202363444U (zh) 无金属底板功率模块
JP2015080812A (ja) 接合方法
JP2020092232A (ja) 半導体装置
JP2016143685A (ja) 半導体モジュール
CN102254877A (zh) 无金属底板功率模块
JP2011210745A (ja) パワーモジュール用基板及びその製造方法
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
TWI415978B (zh) 抑制錫鬚晶生長的方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805