JP2012231129A - Iii−v族トランジスタとiv族ダイオードを含む積層複合デバイス - Google Patents

Iii−v族トランジスタとiv族ダイオードを含む積層複合デバイス Download PDF

Info

Publication number
JP2012231129A
JP2012231129A JP2012087836A JP2012087836A JP2012231129A JP 2012231129 A JP2012231129 A JP 2012231129A JP 2012087836 A JP2012087836 A JP 2012087836A JP 2012087836 A JP2012087836 A JP 2012087836A JP 2012231129 A JP2012231129 A JP 2012231129A
Authority
JP
Japan
Prior art keywords
group
transistor
diode
iii
composite device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012087836A
Other languages
English (en)
Other versions
JP5643783B2 (ja
Inventor
Mcdonald Tim
マクドナルド ティム
Michael A Briere
エイ ブリエール マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2012231129A publication Critical patent/JP2012231129A/ja
Application granted granted Critical
Publication of JP5643783B2 publication Critical patent/JP5643783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】III−V族トランジスタとIV族ダイオードからなる積層複合デバイスを提供する。
【解決手段】積層複合デバイスはIV族ダイオードと該IV族ダイオードの上に積層されたIII−V族トランジスタとを備える。IV族ダイオードのカソードがIII−V族トランジスタのソースと接触され、IV族ダイオードのアノードがIII−V族トランジスタのゲートに結合されて前記複合デバイスパッケージの底面上の複合アノードを与え、III−V族トランジスタのドレインが複合デバイスパッケージの底面に対向する上面上の複合カソードを与える。
【選択図】図1

Description

本出願は、「Group III-Nitride and Group IV Composite Devices」の名称で2011年4月11日に出願された同時継続仮出願第61/473,907号の優先権の利益を主張する。この同時継続仮出願の開示内容は参照することにより本出願に全て組み込まれる。
定義
本明細書で使用される、用語「III−V族」は少なくとも一つのIII族元素と少なくとも一つのV族元素を含む化合物半導体を言う。例えば、III−V族半導体は、III−窒化物半導体の形を取り得る。「III−窒化物」又は「III−N」は窒素とアルミニウム(Al)、ガリウム(Ga)、インジウム(In)及びボロン(B)などの少なくとも一つのIII族元素を含む化合物半導体を言い、これらに限定されないが、例えば窒化アルミニウムガリウム(AlGa(1-x)N、窒化インジウムガリウムInGa(1-y)N、窒化アルミニウムインジウムガリウムAlxInGa(1-x-y)N、窒化ガリウム砒化リン化窒化物(GaAs(1-a-b))、砒化リン化窒化アルミニウムインジウムガリウム(AlInGa(1-x-y)As(1-a-b))などの合金を含む。また、III―窒化物は一般に、これらに限定されないが、Gaポーラ、Nポーラ、セミポーラ又はノンポーラ結晶方位を含む任意の極性に関連して言及される。また、III−窒化物材料はウルツ鉱、閃亜鉛鉱又は混晶ポリタイプも含み、単結晶、単結晶構造、多結晶構造又は非晶質構造を含み得る。
また、本明細書で使用される、用語「IV族」はシリコン(Si)、ゲルマニウム(Ge)及び炭素(C)を含む少なくとも一つのIV族の元素を含み、例えばシリコンゲルマニウム(SiGe)及び炭化シリコン(SiC)などの化合物半導体も含む。また、IV族は歪化されたIV族材料を生成するためにIV族元素の2つ以上の層又はIV族元素のドーピングを含む半導体材料も指し、例えばシリコンオンインシュレータ(SOI)、酸素注入分離基板(SIMOX)及びシリコンオンサファイヤ(SOS)などの複合基板も含み得る。
発明の背景
高電力及び高性能回路の用途には、多くの場合、砒化ガリウム(GaN)電界効果トランジスタ(FET)及び高移動度電子トランジスタ(HEMT)などのIII−窒化物トランジスタが高い効率及び高電圧動作のために望ましい。更に、高性能の複合スイッチングデバイスを生成するために、多くの場合、このようなIII−窒化物トランジスタは低電圧(LV)のシリコンダイオードなどの他の半導体デバイスと組み合わせるのが望ましい。
ノーマリオフ特性のパワーデバイスが望ましい消費電力管理用途においては、デプリーションモード(ノーマリオン)のIII−窒化物トランジスタをLVのIV族ダイオード(例えばシリコンダイオード)に結合してエンハンスメントモード(ノーマリオフ)複合パワーデバイスを生成することができる。しかし、III−窒化物トランジスタをシリコンデバイスと結合する従来のパッケージング技術は多くの場合III−窒化物デバイスにより与えられる効果を相殺する。例えば、従来のパッケージ設計は、ダイレクトボンド銅(DBC)基板又はリードフレーム上のセラミック基板などのセラミックベース基板を用いて実現される共通の支持表面上に個別のコンポーネントを並置することができる。このような並置構成は複合パワーデバイスの電流通路の寄生のインダクタンス及び抵抗を不所望に増大し、パッケージの放熱要件も増大する。更に、共通基板上におけるデバイスの並置はパッケージのフォームファクタ並びに製造コストを不所望に増大する。
本発明は、少なくとも一つの図に示され且つ又少なくとも一つの図と関連して十分に説明され且つ特許請求の範囲に完全に記載されているような、III−V族トランジスタ及びIV族ダイオードを含む積層複合デバイスを目的とするものである。
複合デバイスの一つの模範的な実施形態を表す図を提示する。 Aは、実施形態による積層複合デバイス用に適した模範的なIII−V族トランジスタの前面を示す斜視図を提示する。Bは、図2Aに示す模範的なIII−V族トランジスタの背面を示す斜視図を提示する。 一実施形態による積層複合デバイス用に適した模範的なIV族ダイオードの上面を示す斜視図を提示する。 図3Aに示す模範的なIV族ダイオードの背面を示す斜視図を提示する。 図2A及び2Bに示されるトランジスタ及び図3A及び3Bに示されるダイオードを用いて実装された模範的な積層複合デバイスの上面を示す斜視図を提示する。 Aは、別の実施形態による積層複合デバイス用に適した模範的なIII−V族トランジスタの前面を示す斜視図を提示する。Bは、図5Aに示す模範的なIII−V族トランジスタの背面を示す斜視図を提示する。 図5A及び5Bに示すIII−V族トランジスタと組み合わせてなる積層複合デバイス用に適した模範的なIV族ダイオードの上面を示す斜視図を提示する。 図5A及び5Bに示すトランジスタと図6に示すダイオードを用いて実装された模範的な積層複合デバイスの上面を示す斜視図を提示する。
以下の説明には本発明の実施形態に関連する具体的な情報が含まれる。当業者に明らかなように、本発明は本明細書に具体的に記載される態様と異なる態様で実施することができる。本願の添付図面及びそれらの詳細説明は模範的な実施形態を対象にしているにすぎない。特に断らない限り、図中の同等もしくは対応する構成要素は同等もしくは対応する参照番号で示されている。更に、本願の図面及び説明図は一般に正しい寸法比で示されておらず、実際の相対寸法に対応するものではない。
III−窒化物材料は、例えば砒化ガリウム(GaN)及びその合金、例えば窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)及び窒化アルミニウムインジウムガリウム(AlInGaN)を含む。これらの材料は、比較的広い直接バンドギャップ及び強い圧電分極を有する半導体化合物であり、高い降伏電界、高い飽和速度及び2次元電子ガス(2DEG)の生成を生じ得る。その結果、GaNなどのIII−窒化物材料が、例えばデプリーションモード(例えばノーマリオン)及びエンハンスメントモード(例えばノーマリオフ)のパワー電界効果トランジスタ(FET)及び高電子移動度トランジスタ(HRMT)として多くのマイクロエレクトロニクス応用に使用されている。
ノーマリオフ特性のパワーデバイスを必要とするパワーマネジメント用途においては、デプリーションモードのIII−窒化物又は他のIII−V族デバイスを低電圧(LV)のIV族半導体デバイス、例えば電圧定格が50V以下のLVのシリコンダイオードなど、と結合してエンハンスメントモード複合デバイスを生成することができる。しかし、III−窒化物トランジスタをシリコン又は他のIV族デバイスと結合する従来のパッケージング技術は多くの場合III−窒化物デバイスにより与えられる利点を相殺し得るので、このような複合デバイスの有用性及び信頼性は従来のパッケージング技術により損なわれ得る。例えば、上述したように、従来のパッケージ設計は、ダイレクトボンド銅(DBC)基板又はリードフレーム上のセラミック基板などのセラミックベース基板を用いて実現される共通の支持表面上に個別のコンポーネントを並置することができる。このような並置構成は複合パワーデバイスの電流通路の寄生のインダクタンス及び抵抗を不所望に増大し、パッケージの放熱要件も増大する。更に、共通基板上におけるデバイスの並置はパッケージのフォームファクタのみならず製造コストも不所望に増大する。その結果、III−窒化物又は他のIII−V族トランジスタをIV族ダイオードと一体化するコンパクトでコストエフェクティブなパッケージング解決が必要とされている。
必要とされるパッケージングソリューションをもたらす一つの手法は、2011年3月22日に「III-Nitride Transistor Stacked with Diode in a Package」の名称で出願された米国特許出願番号第13/053,646号及び同様に2011年3月22日に「III-Nitride Transistor Stacked with FET in a Package」の名称で出願された米国特許出願番号第13/053,556号に記載されているように、III−窒化物又は他のIII−V族アクティブダイの上面にシリコン又は他のIV族アクティブダイを垂直に積層することによって実施され、これらの出願は両方とも参照することによりそっくりそのままここに組み込まれる。
本発明は、内部にダイオードが形成されたシリコン又はIV族アクティブダイの上面にIII−V族アクティブダイが積層された積層複合デバイスを目的とする。本発明の手法の動機の一つは、通常より大きなダイサイズが底部ダイに必要とされるということにある。つまり、複合デバイスの底部(大きな)アクティブダイをシリコンなどの安価なIV俗材料を用いて実現し、GaNなどのより高価なIII−V族材料からなる小さなアクティブダイを大きなIV族アクティブダイの上に積層することによって、III−V族トランジスタによって可能になる性能有利性を発揮するコストエフェクティブなパッケージングソリューションが本願明細書に開示される。
本発明の一実施形態によれば、積層複合デバイスはLVのIV族ダイオードと組み合わされたIII−窒化物パワートランジスタを含むことができる。ノーマリオンとし得るIII−窒化物パワートランジスタと例えばLVのIV族ダイオードの組み合わせを実現することによってノーマリオフの複合パワーデバイスを生成することができる。更に、本願により開示される複合デバイスの構成は寄生インダクタンス及び抵抗を十分に低減するとともに、重利アプリケーションの集積パッケージング方法に比べて複合デバイスパッケージによる放熱を高めるように設計されている。
図1につき説明すると、図1は複合デバイスの一つの模範的な実施形態を示す。図1に示すように、複合デバイス101はIV族ダイオード120と結合されたIII−V族トランジスタ110を含む。図1には、さらに、複合デバイス101の複合アノード102及び複合カソード103、III−V族トランジスタ110のソース112、ドレイン114及びゲート116、及びIV族ダイオード120のアノード122及びカソード124が示されている。
III−V族トランジスタ110はIII−窒化物パワートランジスタとすることができ、例えば絶縁ゲートFET(IGFET)として又はヘテロ構造FET(HFET)として実装することができる。一実施形態では、III−V族トランジスタ110は金属−酸化物−半導体FET(MOSFET)などの金属−絶縁体−半導体FET(MISFET)の形態とし得る。或いは、HFETとして実装するときは、III−V族トランジスタ110は2DEGを発生するように構成されたHEMTとすることができる。一実施形態では、例えば、III−V族トランジスタ110は約600Vのドレイン電圧を維持するように構成された、約40Vのゲート定格電圧を有する高電圧(HV)デバイスとすることができる。いくつかの実施形態では、複合デバイス101はパワートランジスタとして、III−V族FET又はHEMTの代わりに絶縁ゲートバイポーラトランジスタ(IGBT)を使用することができる点に留意されたい。更に、複合デバイス101は、III−V族トランジスタ110として、III−N FET又はHEMT以外のIII−V族FET又はHEMT、例えばIII−As、III−P又はIII−As(1-a-b)FET又はHEMTなどを使用することもできる点に留意されたい。
図1に示す実施形態によれば、IV族ダイオード120はLVのIV族ダイオード、例えば約50V未満の降伏電圧を有するシリコンダイオードとすることができる。しかし、他の実施形態では、IV族ダイオード120は任意の適切なIV族材料を含むものとし得る。図1に示すように、III−V族トランジスタ110は複合デバイス101を生成するためにIV族ダイオード120と結合される。つまり、IV族ダイオード120のカソード124はIII−V族トランジスタ110のソース112に結合され、IV族ダイオード120のアノード122は複合デバイス101の複合102を提供し、III−V族トランジスタ110のドレインは複合デバイス101のカソード104を提供し、III−V族トランジスタ110のゲート116はIV族ダイオード120のアノード120に結合される。
III−V族トランジスタ110及びIV族ダイオード120の組み合わせは複合デバイス101を形成し、この複合デバイスは、図1に示す実施形態によれば、IV族ダイオード120により与えられる複合アノード102及びIII−V族トランジスタ110により与えられる複合カソード104を有するダイオードとして事実上機能する複合2端子デバイスをもたらす。更に、以下に詳細に説明するように、複合デバイス101は、寄生インダクタンス及び抵抗が低減され放熱性が向上するように構成されたHV複合デバイスとして実装することができる。
続いて図2A及び図2Bにつき説明すると、図2Aは本発明による積層複合デバイス用に適した模範的なIII−V族トランジスタ210の前面213を示す斜視図を提示し、図2BはIII−V族トランジスタ210の背面215を示す斜視図を提示する。図2Aに示されるように、III−V族トランジスタ210は側面積217を有するアクティブダイ211を含み、アクティブダイ211はその前面上に形成されたドレイン電極214、ゲート電極216及びソースパッド219を含む。アクティブダイ211は例えばIII−窒化物材料で形成し、HEMTパワーデバイスとして実装することができる。更に図2Bに示されるように、ソース電極212がアクティブダイ211の背面215上に形成される。更に、シリコン貫通ビア(TSV)のような基板貫通ビア208a、208b、218のそれぞれの上端及び下端も図2A及び2Bに示されている。基板貫通ビア208a及び208bはアクティブダイ211の背面からIII−V族トランジスタ210の前面213上のゲート電極216への電気的結合をなし、基板貫通ビア218は前面213上のソースパッド219を背面215上のソース電極212に電気的に結合する。
基板貫通ビア218の前面側端は概念を明瞭にするためにソースパッド219を「貫通して見える」ように示されているが、実際には基板貫通ビア218の前面側端はソースパッド219の存在によって覆い隠されるので、図2Aに示す斜視図からは目に見えない点に注意されたい。同様に、基板貫通ビア208a及び208bの前面側端はゲート電極216を「貫通して見える」ように示されているが、実際にはそれらの前面側端はゲート電極216の存在によって覆い隠されるので、図2Aに示す斜視図からは目に見えない。更に、アクティブダイ212の背面215上のソース電極212を「貫通」して見えるように示されている基板貫通ビア218の背面側端は、ソース電極212の存在によって覆い隠されるので、図2Bに示す斜視図からは目に見えない。基板貫通ビア218の上端と接触するソースパッド219、ソース電極212、ドレイン電極214及び基板貫通ビア208a及び208bの上端と接触するゲート電極216を有するIII−V族トランジスタ210は、図1のソース112、ドレイン114及びゲート116を有するIII−V族トランジスタ110に対応し、上記の対応するデバイスに予め帰属する如何なる特性も共有することができる。
図3Aに移り説明すると、図3Aは本発明による積層複合デバイス用に適した模範的なIV族ダイオード320の上面323を示す斜視図を提示する。図3Aに示されるように、IV族ダイオード320は任意の適切なIV族半導体からなるアクティブダイ321を含み、カソード324と、アクティブダイ321の上面323からIV族ダイオード320の底面325上のアノードに電気的に結合する基板貫通ビア308a及び308bの上面側端とを含み(アノードは図3Aの斜視図からは見えない)、これらのビアも例えばシリコン貫通ビア(TSV)とすることができる。更に、図3Aはアクティブダイ321の側面積327を示す。IV族ダイオード320は本実施形態によれば縦型ダイオードとして実装される点に注意されたい。更に、アクティブダイ321の側面積327は図2A及び2Bのアクティブダイ211の側面積217より大きい点に注意されたい。
続いて図3Bにつき説明すると、図3Bは図3Aにより示される実施形態と一致する模範的なIV族ダイオード320の底面325を示す斜視図を提示する。図3Bに示されるように、IV族ダイオード320のアノード322はアクティブダイ321の底面325上に形成される。図3Aに示される上面側端にそれぞれ対応する基板貫通ビア308a及び308bの底面側端も図3Bに示されている。基板貫通ビア308a及び308bの底面側端は概念を明瞭にするためにアノード322を「貫通して見える」ように示されているが、実際には基板貫通ビア308a及び308bの底面側端はアノード322の存在によって覆い隠されるので、図3Bに示す斜視図からは目に見えない点に注意されたい。
次に図4につき説明すると、図4は本発明による模範的な積層複合デバイスを含むパッケージングソリューションの上面を示す斜視図を提示する。図4に示されるように、複合デバイスパッケージ400はIV族ダイオード420の上にIII−V族トランジスタ410を積層してなる積層複合デバイス401を含む。積層複合デバイス401は図1の複合デバイス101に対応する。更に、背面415と、ドレイン電極414、基板貫通ビア408a及び408bの上端と接触するゲート電極416、基板貫通ビア418の上端と接触するソースパッド419を含む前面413とを有するIII−V族デバイス410は図2A及び2BのIII−V族トランジスタ210に対応する。よって、ソースパッド419を「貫通して見える」ように示されている基板貫通ビア418の前面側端及びゲート電極416を「貫通して見える」ように示されている基板貫通ビア408a及び408bの前面側端は実際には図4の斜視図からは見えない。
上面423上にカソード424を及び底面425上にアノード(図4の斜視図からは見えない)を有するIV族ダイオード420は図3A及び3BのIV族ダイオード320に対応する。図4の斜視図からは見えないが、IV族ダイオード420はアクティブダイ421の上面423及び底面425に上面側端及び底面側端をそれぞれ有する基板通過ビア308a及び308bに対応する基板通過ビア及び底面425上のアノード322に対応するアノードを含む点に留意されたい。更に、同様に図4からは見えないが、III−V族トランジスタ410は基板貫通ビア418によりアクティブダイ411の前面413上のソースパッド419に電気的に結合されるアクティブダイ411の背面415上のソース電極を含む点に留意されたい。更に、III−V族トランジスタ410がIII−V族トランジスタ210に対応し、IV族ダイオード420がIV族ダイオード320に対応する限り、IV族ダイオード420のアクティブダイ421は、図4に示されるように、III−V族トランジスタ410のアクティブダイ411の側面積より大きい側面積を有する。
積層複合デバイス401は、図1の複合デバイス101の複合アノード102及び複合カソード104にそれぞれ対応する複合アノード(図4の斜視図からは見えない)及び複合カソード404を含む。図4に示されるように、積層複合デバイス401はIV族ダイオード420とこのIV族ダイオード420上に積層されたIII−V族トランジスタ410を含む。図4に示す実施形態によれば、IV族ダイオード420のカソード424がIII−V族トランジスタ410の背面415上のソース(図2Bのソース電極212に対応する)及び基板貫通ビア418を経てソースパッド419に電気的に結合される。更に、IV族ダイオード420の底面425上のアノード(図3Bのアノード322に対応する)が、積層複合デバイス401の底面405上の複合アノード(図3Bのアノード322によって与えられる)を与えるために、(例えば基板貫通ビア408a及び408b及び図3A及び3Bの基板貫通ビア308a及び308bを経て)III−V族トランジスタ410の前面上のゲート電極416に結合される。更に、III−V族トランジスタ410のドレイン電極414が積層複合デバイス401の背面405に対向する上面403上の複合カソード404を与える。
図4において、積層複合デバイス401は、例えばIII−V族トランジスタ410の背面415をIV族ダイオード420のカソード424の上に直接積層することによって形成できる。この実施形態においては、ソース電極212に対応するIII−V族トランジスタ410のソース電極がIV族ダイオード420のカソード424と直接接触するように、且つIII−V族トランジスタ410のゲート電極416が基板貫通ビア408a及び408b及びアクティブダイ411に形成される基板貫通ビ308a及び308bに対応する基板貫通ビアによりアノード322に対応するIV族ダイオード420のアノードに結合されるように、アクティブダイ411をアライメントさせることができる。更に、積層複合デバイス401の底面405上の複合アノード(図3Bのアノード322に対応する)は複合デバイスパッケージ400のパドル(パドルは図4に示されていない)に直接結合することができる。
IV族ダイオード420の上面へのIII−V族トランジスタ410の積層は、IV族ダイオード420とIII−V族トランジスタ410との間に直接的な機械的接触をもたらす、例えばはんだ、導電性接着剤、導電性テープ、シンタリング又は他の取り付け方法を用いて達成することができる。IV族ダイオード420とIII−V族トランジスタ410のこのような直接装着は寄生インダクタンス及び抵抗を有利に低減し、放熱性を向上し、従来のパッケージングソリューションに比較してフォームファクタを及び製造コストを低減する。放熱性を更に向上させるために、III−V族トランジスタ410のアクティブダイ411及び/又はIV族ダイオード420のアクティブダイ421をダイの厚さが約30ミクロンから約60ミクロンの範囲になるように薄層化して熱伝導率を高めることができる。
図4に示す模範的な積層複合デバイスの実装に関して、特定の例によって代表される特徴及び特性が概念的理解の助けとして詳しく記述されているが、限定として解釈すべきでないことを強調したい。例えば、寸法、デバイスレイアウトなどの実装上の細部は使用する個々のデバイス及び積層複合デバイスの特定の設計目的に大きく依存する。従って、図4に示す特定の例により説明される本発明の原理はここに開示される発明の思想の範囲から逸脱することなく多くの実装上の変更を可能にする。
続いて図5A及び図5Bにつき説明すると、図5Aは本発明による積層複合デバイス用に適した模範的なIII−V族トランジスタ510の前面513を示す斜視図を提示し、図5BはIII−V族トランジスタ510の背面515を示す斜視図を提示する。図5Aに示されるように、III−V族トランジスタ510は側面積517を有するアクティブダイ511を含み、アクティブダイ211はその前面513上に形成されたドレイン電極514、ゲート電極516及びソースパッド519を有する。更に図5Bに示されるように、III−V族トランジスタ510のソース電極512がアクティブダイ511の背面515上に形成される。更に、アクティブダイ511の前面513上のソースパッド519を背面515上のソース電極512に電気的に結合する基板貫通ビア518の前面側端及び背面側端も示されている。ソース電極512、ソースパッド519、ドレイン電極514及びゲートで516を有するIII−V族トランジスタ510は、ソース112、ドレイン114及びゲート116を有する図1のIII−V族トランジスタ110に対応し、前記の対応デバイスに予め帰属する如何なる特性も共有することができる。
図6に移り説明すると、図6は本発明の一実施形態による積層複合デバイス用に適した模範的なIV族ダイオード620の上面623を示す斜視図を提示する。図6に示されるように、IV族ダイオード620は側面積627を有するアクティブダイ621及びアクティブダイ621の上面623上に形成されたカソード624を含む。IV族ダイオード620は、例えばLVシリコンダイオードなどのLVダイオードとして実装することができる。図6には、IV族ダイオード620の上面623に対向する底面625上のアノードに結合された導電性タブ628も示されている(アノードは図6の斜視図からは見えない)。IV族ダイオード620は本例では縦型ダイオードとして実装される点に留意されたい。更に、アクティブダイ621の側面積627は図6A及び6Bのアクティブダイ611の側面積617より大きい点に留意されたい。
次に図7につき説明すると、図7は本発明の一実施形態による模範的な積層複合デバイスを含むパッケージングソリューションの上面を示す斜視図を提示する。図7に示されるように、複合デバイスパッケージ700はIV族ダイオード720の上にIII−V族トランジスタ710を積層してなる積層複合デバイス701を含む。積層複合デバイス701は図1の複合デバイス101に対応する。更に、背面715と、ドレイン電極714、ゲート電極716及び基板貫通ビア718の上端と接触するソースパッド719を含む前面713とを有するIII−V族デバイス710は図5A及び5BのIII−V族トランジスタ510に対応する。よって、ソースパッド719を「貫通して見える」ように示されている基板貫通ビア718の前面側端は実際にはソースパッド719により覆い隠されるために図7の斜視図からは見えない。
上面723上にカソード724を及び底面725上にアノード(図7の斜視図からは見えない)を有するIV族ダイオード720は図6のIV族ダイオード620に対応する。図4に示す実装形態と異なり、図7の実施形態では、ゲート電極716は一つ以上のボンドワイヤ708及び導電性タブ718によってIV族ダイオード720の底面725上のアノードに電気的に結合される点に留意されたい。更に、III−V族トランジスタ710がIII−V族トランジスタ510に対応し、IV族ダイオード720がIV族ダイオード620に対応する限り、IV族ダイオード720のアクティブダイ721は、図7に示されるように、III−V族トランジスタ710のアクティブダイ711の側面積より大きい側面積を有する。
積層複合デバイス701は、図1の複合デバイス101の複合アノード102及び複合カソード104にそれぞれ対応する複合アノード(図7の斜視図からは見えない)及び複合カソード704を含む。図7に示されるように、積層複合デバイス701はIV族ダイオード720とこのIV族ダイオード720上に積層されたIII−V族トランジスタ710を含む。図7に示す実施形態によれば、IV族ダイオード720のカソード724がIII−V族トランジスタ710の背面715上のソース電極(図5Bのソース電極512に対応する)及び基板貫通ビア718を経てソースパッド719に電気的に結合される。更に、IV族ダイオード720の底面725上のアノード(図3Bのアノード322に概略対応し、基板貫通ビアの底面側端は存在しない)が、積層複合デバイスパッケージ700の底面705上の複合アノードを与えるために、III−V族トランジスタ710の前面713上のゲート電極716に結合される。更に、III−V族トランジスタ710のドレイン電極714が積層複合デバイスパッケージ700の背面705に対向する上面703上の複合カソード704を与える。
図7において、積層複合デバイス701は、例えばIII−V族トランジスタ710の背面715をIV族ダイオード720のカソード724の上面に直接積層することによって形成できる。この実施形態においては、アクティブダイ711を、ソース電極512に対応するIII−V族トランジスタ710のソース電極がIV族ダイオード720のカソード724と直接接触するように位置合わせすることができる。更に、この実施形態においては、III−V族トランジスタ710のゲート電極716は一以上のボンドワイヤ708及び導電性タブ728によって複合デバイスパッケージ700の底面705にあるIV族ダイオード720のアノードに結合される。
IV族ダイオード720の上面へのIII−V族トランジスタ710の積層は、図4に示す実施形態について説明したように、IV族ダイオード720とIII−V族トランジスタ710との間に機械的な直接接触を形成する、例えばはんだ、導電性接着剤、導電性テープ、シンタリング又は他の装着方法を用いて達成することができる。IV族ダイオード720とIII−V族トランジスタ710のこのような直接装着は寄生インダクタンス及び抵抗を有利に低減し、放熱性を向上し、従来のパッケージングソリューションに比較してフォームファクタ及び製造コストを低減する。放熱性を更に向上させるために、III−V族トランジスタ710のアクティブダイ711及び/又はIV族ダイオード720のアクティブダイ721をダイの厚さが約30ミクロンから約60ミクロンの範囲になるように薄層化して熱伝導率を高めることができる。更に、本実施形態においては、ゲート電極716は例えば金(Au)又は(Cu)ボンドワイヤなどの銅一以上のボンドワイヤ708によってIV族ダイオード720の底面725上のアノードに結合されるが、他の実施形態では一以上のボンドワイヤ708の代わりにAl,Au,Cu及び/又は他の金属又は複合材料などの導電性材料からなる導電性リボン、導電性金属クリップ、又は他のコネクタを用いることができる。図7に示す特定の実施形態により代表される特徴及び特性が概念的理解の助けとして詳しく記述されているが、これらの特徴及び特性は限定として解釈すべきでないことを再度表明しておきたい。
このように、大きな側面積を有するIV族ダイオードの上にIII−V族トランジスタを積層して積層複合デバイスを形成することによって、本願に開示される実施形態はフォームファクタ及びコストが低減されるパッケージングソリューションをもたらす。更に、IV族横型トランジスタの上にIII−V族トランジスタを積層すると、寄生インダクタンス及び抵抗が有利に低減され、放熱性が向上して積層複合デバイスの性能を向上させることができる。
以上の説明から明らかなように、本願に記載の発明の概念は本発明の概念の範囲を逸脱することなく種々の技術を用いて実施することができる。更に、特に幾つかの実施形態について本発明の概念を説明したが、当業者であれば、それらの形態及び細部に本発明の概念の精神及び範囲を逸脱することなく種々な変更を加えることができることは理解されよう。従って、上述した実施形態はあらゆる点において例示的なものであり、限定的なものではないと考慮されたい。更に、本発明は上述した特定の実施形態に限定されず、本発明の範囲から逸脱することなしに、本発明に多くの再配置、変形及び置換を行い得ることを理解されたい。

Claims (20)

  1. 複合アノード及び複合カソードを有する積層複合デバイスであって、前記積層複合デバイスは、
    IV族ダイオードと、
    前記IV族ダイオードの上に積層されたIII−V族トランジスタを備え、
    前記IV族ダイオードのカソードが前記III−V族トランジスタのソースと接触され、
    前記IV族ダイオードのアノードが前記積層複合デバイスの底面の前記複合アノードを与えるために前記III−V族トランジスタのゲートに結合され、
    前記III−V族トランジスタのドレインが前記積層複合デバイスの前記底面と対向する上面の前記複合カソードを与える、
    積層複合デバイス。
  2. 前記IV族ダイオードの前記アノードが少なくとも一つのシリコン貫通ビア(TSV)を経て前記III−V族トランジスタの前記ゲートに結合されている、請求項1記載の積層複合デバイス。
  3. 前記IV族ダイオードの前記アノードが少なくとも一つのボンドワイヤにより前記III−V族トランジスタの前記ゲートに結合されている、請求項1記載の積層複合デバイス。
  4. 前記III−V族トランジスタがノーマリオンデバイスであり、前記積層複合デバイスがノーマリオフデバイスである、請求項1記載の積層複合デバイス。
  5. 前記III−V族トランジスタが高電圧トランジスタであり、前記IV族ダイオードが低電圧ダイオードである、請求項1記載の積層複合デバイス。
  6. 前記IV族ダイオードのダイ及び前記III−V族トランジスタのダイの少なくとも一つが約60μm未満の厚さを有する、請求項1記載の積層複合デバイス。
  7. 前記IV族ダイオードがシリコンよりなる、請求項1記載の積層複合デバイス。
  8. 複合デバイスパッケージであって、前記複合デバイスパッケージは
    IV族ダイオードを第1のアクティブダイ内に備え、
    前記IV族ダイオードの上に積層されたIII−V族トランジスタを第2のアクティブダイ内に備え、前記第1のアクティブダイの側面積が前記第2のアクティブダイの側面積より大きく、
    前記IV族ダイオードのカソードが前記III−V族トランジスタのソースと接触され、
    前記IV族ダイオードのアノードが前記複合デバイスパッケージの底面の複合アノードを与えるために前記III−V族トランジスタのゲートに結合され、
    前記III−V族トランジスタのドレインが前記複合デバイスパッケージの前記底面に対向する上面の複合カソードを与える、
    複合デバイスパッケージ。
  9. 前記IV族ダイオードの前記アノードが少なくとも一つのシリコン貫通ビア(TSV)を経て前記III−V族トランジスタの前記ゲートに結合されている、請求項8記載の複合デバイスパッケージ。
  10. 前記IV族ダイオードの前記アノードが少なくとも一つのボンドワイヤにより前記III−V族トランジスタの前記ゲートに結合されている、請求項8記載の複合デバイスパッケージ。
  11. 前記III−V族トランジスタがノーマリオンデバイスであり、前記III−V族トランジスタ及び前記IV族ダイオードからなる複合デバイスがノーマリオフデバイスである、請求項8記載の積層複合デバイス。
  12. 前記III−V族トランジスタが高電圧トランジスタであり、前記IV族ダイオードが低電圧ダイオードである、請求項8記載の積層複合デバイス。
  13. 前記第1のアクティブダイ及び前記第2のアクティブダイの少なくとも一つが約60μm未満の厚さを有する、請求項8記載の積層複合デバイス。
  14. 前記IV族ダイオードがシリコンよりなる、請求項8記載の複合デバイスパッケージ。
  15. 複合アノード及び複合カソードを有する積層複合デバイスであって、前記積層複合デバイスは、
    シリコンダイオードと、
    前記シリコンダイオードの上に積層されたIII−窒化物トランジスタを備え、
    前記シリコンダイオードのカソードが前記III−窒化物トランジスタのソースと接触され、
    前記シリコンダイオードのアノードが前記積層複合デバイスの底面の前記複合アノードを与えるために前記III−窒化物トランジスタのゲートに結合され、
    前記III−窒化物トランジスタのドレインが前記積層複合デバイスの前記底面と対向する上面の前記複合カソードを与える、
    積層複合デバイス。
  16. 前記シリコンダイオードの前記アノードが少なくとも一つのシリコン貫通ビア(TSV)を経て前記III−窒化物トランジスタの前記ゲートに結合されている、請求項15記載の積層複合デバイス。
  17. 前記シリコンダイオードの前記アノードが少なくとも一つのボンドワイヤにより前記III−窒化物トランジスタの前記ゲートに結合されている、請求項15記載の積層複合デバイス。
  18. 前記III−V族トランジスタがノーマリオンデバイスであり、前記積層複合デバイスがノーマリオフデバイスである、請求項15記載の積層複合デバイス。
  19. 前記III−窒化物トランジスタが高電圧トランジスタであり、前記シリコンダイオードが低電圧ダイオードである、請求項15記載の積層複合デバイス。
  20. 前記III−窒化物トランジスタが窒化ガリウム(GaN)からなる、請求項15記載の積層複合デバイス。
JP2012087836A 2011-04-11 2012-04-06 Iii−v族トランジスタとiv族ダイオードを含む積層複合デバイス Expired - Fee Related JP5643783B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161473907P 2011-04-11 2011-04-11
US61/473,907 2011-04-11
US13/434,524 US20120256190A1 (en) 2011-04-11 2012-03-29 Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
US13/434,524 2012-03-29

Publications (2)

Publication Number Publication Date
JP2012231129A true JP2012231129A (ja) 2012-11-22
JP5643783B2 JP5643783B2 (ja) 2014-12-17

Family

ID=46000799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012087836A Expired - Fee Related JP5643783B2 (ja) 2011-04-11 2012-04-06 Iii−v族トランジスタとiv族ダイオードを含む積層複合デバイス

Country Status (3)

Country Link
US (1) US20120256190A1 (ja)
EP (1) EP2511954A1 (ja)
JP (1) JP5643783B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160047573A (ko) * 2013-08-30 2016-05-02 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 InGaAlN계 반도체 소자
JPWO2019116868A1 (ja) * 2017-12-11 2020-12-24 ローム株式会社 半導体整流器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US8987833B2 (en) 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US9362267B2 (en) * 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252954A (ja) * 1985-09-02 1987-03-07 Toshiba Corp 半導体装置
JPH09135155A (ja) * 1995-11-07 1997-05-20 Hitachi Ltd 半導体装置
JPH113916A (ja) * 1997-04-16 1999-01-06 Matsushita Electric Ind Co Ltd 高周波半導体装置及びその製造方法
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2009009993A (ja) * 2007-06-26 2009-01-15 Toshiba Corp 半導体装置
JP2009182107A (ja) * 2008-01-30 2009-08-13 Furukawa Electric Co Ltd:The 半導体装置
JP2010283346A (ja) * 2009-05-28 2010-12-16 Internatl Rectifier Corp モノリシック垂直集積複合iii−v族及びiv族半導体デバイス
WO2011011107A2 (en) * 2009-07-21 2011-01-27 Cree, Inc. High speed rectifier circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
US7972902B2 (en) * 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
TWI471977B (zh) * 2009-05-15 2015-02-01 Xintec Inc 功率金氧半場效電晶體封裝體
US8264065B2 (en) * 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
TW201145493A (en) * 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252954A (ja) * 1985-09-02 1987-03-07 Toshiba Corp 半導体装置
JPH09135155A (ja) * 1995-11-07 1997-05-20 Hitachi Ltd 半導体装置
JPH113916A (ja) * 1997-04-16 1999-01-06 Matsushita Electric Ind Co Ltd 高周波半導体装置及びその製造方法
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2009009993A (ja) * 2007-06-26 2009-01-15 Toshiba Corp 半導体装置
JP2009182107A (ja) * 2008-01-30 2009-08-13 Furukawa Electric Co Ltd:The 半導体装置
JP2010283346A (ja) * 2009-05-28 2010-12-16 Internatl Rectifier Corp モノリシック垂直集積複合iii−v族及びiv族半導体デバイス
WO2011011107A2 (en) * 2009-07-21 2011-01-27 Cree, Inc. High speed rectifier circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160047573A (ko) * 2013-08-30 2016-05-02 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 InGaAlN계 반도체 소자
JPWO2015029435A1 (ja) * 2013-08-30 2017-03-02 国立研究開発法人科学技術振興機構 InGaAlN系半導体素子
KR102309747B1 (ko) * 2013-08-30 2021-10-08 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 InGaAlN계 반도체 소자
JPWO2019116868A1 (ja) * 2017-12-11 2020-12-24 ローム株式会社 半導体整流器
JP7509543B2 (ja) 2017-12-11 2024-07-02 ローム株式会社 半導体整流器

Also Published As

Publication number Publication date
EP2511954A1 (en) 2012-10-17
JP5643783B2 (ja) 2014-12-17
US20120256190A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
JP5632416B2 (ja) Iii−v族トランジスタとiv族縦型トランジスタを含む積層複合デバイス
JP5526179B2 (ja) Iii−v族トランジスタとiv族横型トランジスタを含む積層複合デバイス
JP5746245B2 (ja) Iii−v族及びiv族複合スイッチ
JP5856197B2 (ja) 低圧側及び高圧側複合スイッチを備えた集積ハーフブリッジ回路
JP5643783B2 (ja) Iii−v族トランジスタとiv族ダイオードを含む積層複合デバイス
US9142503B2 (en) III-nitride rectifier package
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
JP2015043414A (ja) 高電圧iv族イナーブルスイッチを備えるモノリシック複合iii族窒化物トランジスタ
JP2015056564A (ja) 半導体装置及びその製造方法
US20130175542A1 (en) Group III-V and Group IV Composite Diode
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
US8853706B2 (en) High voltage cascoded III-nitride rectifier package with stamped leadframe
US8853707B2 (en) High voltage cascoded III-nitride rectifier package with etched leadframe
EP2639832A2 (en) Group III-V and group IV composite diode
JP2008177475A (ja) 電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140403

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141031

R150 Certificate of patent or registration of utility model

Ref document number: 5643783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees