JP2012222833A - 揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 - Google Patents
揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 Download PDFInfo
- Publication number
- JP2012222833A JP2012222833A JP2012091767A JP2012091767A JP2012222833A JP 2012222833 A JP2012222833 A JP 2012222833A JP 2012091767 A JP2012091767 A JP 2012091767A JP 2012091767 A JP2012091767 A JP 2012091767A JP 2012222833 A JP2012222833 A JP 2012222833A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- master
- error
- slave
- regenerator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】標準的な高精度時間プロトコル(PTP)の同期メッセージまたは同様の時間同期メッセージに加えて、各クロック再生器ステージは、前のステージからグランドクロック誤差メッセージを受信し、その誤差メッセージを自身のステージクロック誤差で更新した後、更新後のグランドクロック誤差を次のステージに送信する。これにより、同期アルゴリズムは前のステージの誤差を補償して、各クロック再生器ステージを直接グランドマスタクロックに有効にロックすることができる。
【選択図】図3
Description
この出願は、米国特許法第119条(e)に基づき、2011年4月13日に出願された米国仮特許出願第61/475,080号に対する優先権を主張する。同特許出願の主題は、参照により全体が本明細書に組み込まれる。
StageClockError(i)=(s2mDelay(i)−m2sDelay(i))/2; (2)
GrandClockError(i)=GrandClockError(i−1)+StageClockError(i) (3)
ここで、GrandClockError(i−1)は、i番目のバウンダリークロックに受信されるグランドクロック誤差であり、GrandClockError(i)は、i番目のバウンダリークロックによって送出される更新後のグランドクロック誤差信号である。StageClockError(i)は、i番目のバウンダリークロックのステージクロック誤差である。標準的なPTPスレーブアルゴリズムと同様に、s2mDelay(i)は、i番目のバウンダリークロックについて通常の「Delay_Response」メッセージから得られるスレーブ−マスタ方向の経路遅延であり、m2sDelay(i)は、通常の「同期」メッセージから得られるマスタ−スレーブ方向の経路遅延である。
104 スレーブ機器
106 メッセージ
108 パケット
110 パケット
202 グランドマスタクロック
204 バウンダリークロック
206 バウンダリークロック
208 バウンダリークロック
210 バウンダリークロック
302 グランドマスタクロック
304 バウンダリークロック
306 バウンダリークロック
308 バウンダリークロック
309 バウンダリークロック
310 バウンダリークロック
312 グランドクロック誤差信号
314 ステージクロック誤差
318 グランドクロック誤差信号
320 同期アルゴリズム
322 PTPパケット
346 グランドクロック誤差信号
348 PTPパケット
356 グランドクロック誤差
358 PTP同期ループ
360 ステージクロック誤差
362 フィードバック信号
364 PTPメッセージ
Claims (19)
- グランド(grand)マスタクロックと、第1のクロック再生器と、第2のクロック再生器とを備える、ネットワーク内で使用するためのクロック同期システムであって、
前記グランドマスタクロックは、主要(primary)高精度(precision)タイミングソースを含み、
前記第1のクロック再生器は、前記グランドマスタクロックと前記第2のクロック再生器とに動作的に(operatively)接続され、前記第1のクロック再生器は、
第1のローカルクロックと、
前記第1のローカルクロックを前記グランドマスタクロックと同期する第1の同期処理ユニットであって、
第1のマスタからスレーブへの(master-to-slave)メッセージを前記グランドマスタクロックから受信し、
第1のスレーブからマスタへの(slave-to-master)メッセージを前記グランドマスタクロックに送信し、
少なくとも部分的に前記第1のマスタからスレーブへのメッセージおよび前記第1のスレーブからマスタへのメッセージに基づいて第1のマスタ−スレーブ方向の経路遅延(path delay)および第1のスレーブ−マスタ方向の経路遅延を計算し、
前記第1のスレーブ−マスタ方向の経路遅延と前記第1のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第1のステージクロック誤差(stage clock error)を計算し、
前記第1のステージクロック誤差とゼロに等しく設定されるグランドクロック基準(baseline)誤差との和に等しい第1のグランドクロック誤差を計算し、
少なくとも部分的に前記第1のステージクロック誤差および前記グランドクロック基準誤差に基づいて前記第1のローカルクロックを前記グランドマスタクロックと同期させ、
前記第1のグランドクロック誤差を前記第2のクロック再生器に送信する
ように構成された第1の同期処理ユニットと
を含み、
前記第2のクロック再生器は、前記第1のクロック再生器に動作的に接続され、前記第2のクロック再生器は、
第2のローカルクロックと、
前記第2のローカルクロックを前記グランドマスタクロックと同期する第2の同期処理ユニットであって、
前記第1のクロック再生器から第2の同期メッセージを受信し、
前記第1のクロック再生器から第2の遅延応答メッセージを受信し、
前記第1のクロック再生器から前記第1のグランドクロック誤差を受信および格納し、
少なくとも部分的に前記第2の同期メッセージに基づいて第2のマスタ−スレーブ方向の経路遅延を計算し、
少なくとも部分的に前記第2の遅延応答メッセージに基づいて第2のスレーブ−マスタ方向の経路遅延を計算し、
前記第2のスレーブ−マスタ方向の経路遅延と前記第2のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第2のステージクロック誤差を計算し、
前記第1のグランドクロック誤差と前記第2のステージクロック誤差との和に等しい第2のグランドクロック誤差を計算し、
少なくとも部分的に前記第2のステージクロック誤差および前記第1のグランドクロック誤差に基づいて前記第2のローカルクロックを前記グランドマスタクロックと同期する
ように構成された第2の同期処理ユニットと
を含む、クロック同期システム。 - 前記グランドマスタクロックがさらに、前記グランドクロック基準誤差を生成し、前記グランドクロック基準誤差を前記第1のクロック再生器に送信するように構成される、請求項1に記載のクロック同期システム。
- 前記第1のクロック再生器がさらに前記グランドクロック基準誤差を生成するように構成される、請求項1に記載のクロック同期システム。
- 前記第1の同期処理ユニットが前記第1のグランドクロック誤差を格納するためのメモリ要素を含む、請求項1に記載のクロック同期システム。
- 前記第1の同期処理ユニットがさらに前記第1のグランドクロック誤差を32ビット以下に量子化するように構成される、請求項1に記載のクロック同期システム。
- 前記第1のグランドクロック誤差が、前記第2のクロック再生器による受信のために前記第2の遅延応答メッセージと共にパッケージされる、請求項1に記載のクロック同期システム。
- グランドマスタクロックおよびN個(Nは2以上の整数)のクロック再生器を有するネットワーク内で使用するためのクロック同期システムであって、
前記グランドマスタクロックに動作的に接続された第1のクロック再生器と、
k番目(kは1とNとの間の整数)のクロック再生器であって、
(k−1)番目のクロック再生器との動作接続(operative connection)と、
(k+1)番目のクロック再生器との動作接続と、
k番目の処理要素を含む同期処理ユニットであって、前記k番目の処理要素は、
前記(k−1)番目のクロック再生器から、マスタからスレーブへのメッセージを受信し、
前記(k−1)番目のクロック再生器にスレーブからマスタへのメッセージを送信し、
少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいてk番目のマスタ−スレーブ方向の経路遅延およびk番目のスレーブ−マスタ方向の経路遅延を計算し、
k番目のスレーブ−マスタ方向の経路遅延と前記k番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいk番目のステージクロック誤差を計算し、
前記(k−1)番目のクロック再生器から(k−1)番目のグランドクロック誤差を受信し、
前記(k−1)番目のグランドクロック誤差と前記k番目のステージクロック誤差との和に等しいk番目のグランドクロック誤差を計算し、
少なくとも部分的に前記k番目のステージクロック誤差および前記(k−1)番目のグランドクロック誤差に基づいて前記k番目のクロック再生器を前記グランドマスタクロックと同期し、
前記(k+1)番目のクロック再生器に前記k番目のグランドクロック誤差を送信する
ように構成される、同期処理ユニットと
を含むk番目のクロック再生器と、
(N−1)番目のクロック再生器に動作的に接続されたN番目のクロック再生器と
を備えるクロック同期システム。 - 前記k番目の処理要素が前記(k−1)番目のグランドクロック誤差を格納するためのメモリ要素を含む、請求項7に記載のクロック同期システム。
- 前記同期処理ユニットがさらに前記k番目のグランドクロック誤差を32ビット以下に量子化するように構成される、請求項7に記載のクロック同期システム。
- 前記k番目の処理要素がさらに、前記k番目のグランドクロック誤差と前記(k+1)番目のクロック再生器への前記遅延応答メッセージとを、前記(k+1)番目のクロック再生器に共に送信されるように、まとめてパケット化するように構成される、請求項7に記載のクロック同期システム。
- 前記k番目の処理要素がさらに、前記k番目のグランドクロック誤差が前記(k+1)番目のクロック再生器に送信される周波数を選択的に制御するように構成されたレート制御ユニットを含む、請求項7に記載のクロック同期システム。
- 前記k番目の処理要素がさらにタイムアウトユニットを含み、前記タイムアウトユニットは、前記(k−1)番目のグランドクロック誤差を格納するためのメモリと、初期値から減分される(decremented)タイムアウトカウンタとを有し、前記タイムアウトユニットは、前記(k−1)番目のグランドクロック誤差が受信されるたびに、
受信した前記(k−1)番目のグランドクロック誤差を格納するように前記メモリを更新し、
前記タイムアウトカウンタを前記初期値にリセットし、
前記タイムアウトカウンタがゼロに達していない限り、前記k番目のクロック再生器を前記グランドマスタクロックと同期するために前記(k−1)番目のグランドクロック誤差を使用する
ように構成される、請求項7に記載のクロック同期システム。 - グランドマスタクロックおよびN個(Nは2以上の整数)のクロック再生器を有するネットワークにおいて、前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法であって、
前記グランドマスタクロックから第1のクロック再生器にマスタからスレーブへのメッセージを送信するステップと、
前記第1のクロック再生器から前記グランドマスタクロックにスレーブからマスタへのメッセージを送信するステップと、
前記第1のクロック再生器で、
少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいて第1のマスタ−スレーブ方向の経路遅延および第1のスレーブ−マスタ方向の経路遅延を計算するステップ、
前記第1のスレーブ−マスタ方向の経路遅延と前記第1のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第1のステージクロック誤差を計算するステップ、
前記第1のステージクロック誤差とゼロに等しく設定されるグランドクロック基準誤差との和に等しい第1のグランドクロック誤差を生成するステップ、および
少なくとも部分的に前記第1のステージクロック誤差および前記グランドクロック基準誤差に基づいて前記第1のクロック再生器を前記グランドマスタクロックと同期するステップ
を行うステップと、
k番目(kは2以上N未満の整数)のクロック再生器で、
前記(k−1)番目のクロック再生器から、マスタからスレーブへのメッセージを受信するステップ、
前記(k−1)番目のクロック再生器にスレーブからマスタへのメッセージを送信するステップ、
前記(k−1)番目のクロック再生器から(k−1)番目のグランドクロック誤差を受信および格納するステップ、
少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいてk番目のマスタ−スレーブ方向の経路遅延およびk番目のスレーブ−マスタ方向の経路遅延を計算するステップ、
前記k番目のスレーブ−マスタ方向の経路遅延と前記k番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいk番目のステージクロック誤差を計算するステップ、
前記k番目のステージクロック誤差と前記(k−1)番目のグランドクロック誤差との和に等しいk番目のグランドクロック誤差を計算するステップ、および
少なくとも部分的に前記k番目のステージクロック誤差および前記(k−1)番目のグランドクロック誤差に基づいて前記k番目のクロック再生器を前記グランドマスタクロックと同期するステップ
を含む同期プロセスを行うステップと、
前記N番目のクロック再生器で、
前記(N−1)番目のクロック再生器から、マスタからスレーブへのメッセージを受信するステップ、
前記(N−1)番目のクロック再生器にスレーブからマスタへのメッセージを送信するステップ、
前記(N−1)番目のクロック再生器から(N−1)番目のグランドクロック誤差を受信および格納するステップ、
少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいてN番目のマスタ−スレーブ方向の経路遅延およびN番目のマスタ−スレーブ方向の経路遅延を計算するステップ、
前記N番目のスレーブ−マスタ方向の経路遅延と前記N番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいN番目のステージクロック誤差を計算するステップ、および
少なくとも部分的に前記N番目のステージクロック誤差および前記(N−1)番目のグランドクロック誤差に基づいて前記N番目のクロック再生器を前記グランドマスタクロックと同期するステップ
を行うステップと
を含む方法。 - 前記k番目のクロック再生器で、前記k番目のグランドクロック誤差をメッセージにパックし、前記メッセージを前記(k+1)番目のクロック再生器に送信するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
- 前記メッセージを前記(k+1)番目のクロック再生器に送信するステップが固定レートで行われる、請求項14に記載の方法。
- 前記メッセージを前記(k+1)番目のクロック再生器に送信するステップが可変レートで行われる、請求項14に記載の方法。
- 前記グランドクロック基準誤差を生成し、前記グランドクロック基準誤差を前記第1のクロック再生器に送信するように前記グランドマスタクロックを構成するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
- 前記第1のクロック再生器で前記グランドクロック基準誤差を生成するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
- 各クロック再生器で前記グランドクロック誤差を32ビット以下に量子化するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161475080P | 2011-04-13 | 2011-04-13 | |
US61/475,080 | 2011-04-13 | ||
US13/151,872 | 2011-06-02 | ||
US13/151,872 US8949648B2 (en) | 2011-04-13 | 2011-06-02 | System and method to overcome wander accumulation to achieve precision clock distribution over large networks |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012222833A true JP2012222833A (ja) | 2012-11-12 |
Family
ID=44759470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012091767A Pending JP2012222833A (ja) | 2011-04-13 | 2012-04-13 | 揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8949648B2 (ja) |
EP (1) | EP2512048A3 (ja) |
JP (1) | JP2012222833A (ja) |
CN (1) | CN102739386A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022044544A1 (ja) * | 2020-08-27 | 2022-03-03 | ソニーグループ株式会社 | 情報処理装置及び情報処理方法、並びにコンピュータプログラム |
JP7493041B2 (ja) | 2020-01-31 | 2024-05-30 | ヒタチ・エナジー・リミテッド | 異なる変電所のied間の時間同期 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8873588B2 (en) * | 2011-05-11 | 2014-10-28 | Vitesse Semiconductor Corporation | Network distributed packet-based synchronization |
CN103814338A (zh) | 2011-07-20 | 2014-05-21 | 航空网络公司 | 网络同步的系统和方法 |
EP2863576A4 (en) * | 2012-06-19 | 2015-12-30 | Nec Corp | TACT SYNCHRONIZATION DEVICE, TACT SYNCHRONIZATION METHOD AND STORAGE MEDIUM WITH A SAVED TIMING SYNCHRONIZATION PROGRAM |
JP6036179B2 (ja) * | 2012-10-31 | 2016-11-30 | 富士通株式会社 | 通信装置及び同期方法 |
CN103857029B (zh) * | 2012-11-30 | 2017-04-05 | 上海贝尔股份有限公司 | 一种确定上行链路和下行链路的延时差的方法、装置和设备 |
US10168730B2 (en) * | 2013-03-08 | 2019-01-01 | NovaSparks. S.A. | Technique for sub-microsecond latency measurement across a bus |
EP3226504B1 (en) | 2014-12-16 | 2020-11-04 | Huawei Technologies Co., Ltd. | Time synchronization method and apparatus |
CN106455048A (zh) * | 2016-09-13 | 2017-02-22 | 北京捷联微芯科技有限公司 | 确定距离的方法及站点 |
CN113138623A (zh) * | 2020-01-20 | 2021-07-20 | 南京深视光点科技有限公司 | 全局时钟同步传输方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004212119A (ja) * | 2002-12-27 | 2004-07-29 | Seiko Precision Inc | 親子時計システム及びそれに用いられる子時計 |
JP2004320657A (ja) * | 2003-04-18 | 2004-11-11 | Nippon Telegr & Teleph Corp <Ntt> | 時刻同期システム及び時刻同期方法及びマスタ局及びスレーブ局及び中継局 |
US20050207387A1 (en) * | 2004-02-09 | 2005-09-22 | Semtech Corporation | Method and apparatus for aligning time references when separated by an unreliable data packet network |
JP2005331384A (ja) * | 2004-05-20 | 2005-12-02 | Seiko Precision Inc | 時刻同期システム、基準機器、および、時刻同期方法 |
JP2010197320A (ja) * | 2009-02-27 | 2010-09-09 | Sony Corp | スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE50200454D1 (de) * | 2001-06-07 | 2004-06-24 | Siemens Ag | Verfahren zum Übermitteln von Zeitinformation über ein Datenpaketnetz |
US7080274B2 (en) * | 2001-08-23 | 2006-07-18 | Xerox Corporation | System architecture and method for synchronization of real-time clocks in a document processing system |
US6943610B2 (en) * | 2002-04-19 | 2005-09-13 | Intel Corporation | Clock distribution network using feedback for skew compensation and jitter filtering |
US7768931B2 (en) * | 2004-10-07 | 2010-08-03 | Westerngeco L.L.C. | Hardware-based network packet timestamps: improved network clock synchronization |
DE102008010536A1 (de) * | 2008-02-22 | 2009-08-27 | Symeo Gmbh | Schaltungsanordnung und Verfahren zur Synchronisation von Uhren in einem Netz |
TWI411277B (zh) * | 2009-12-23 | 2013-10-01 | Ind Tech Res Inst | 網路從節點與網路系統精確時間同步之方法 |
-
2011
- 2011-06-02 US US13/151,872 patent/US8949648B2/en active Active
- 2011-08-09 CN CN2011102262452A patent/CN102739386A/zh active Pending
- 2011-09-12 EP EP11180849.9A patent/EP2512048A3/en not_active Withdrawn
-
2012
- 2012-04-13 JP JP2012091767A patent/JP2012222833A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004212119A (ja) * | 2002-12-27 | 2004-07-29 | Seiko Precision Inc | 親子時計システム及びそれに用いられる子時計 |
JP2004320657A (ja) * | 2003-04-18 | 2004-11-11 | Nippon Telegr & Teleph Corp <Ntt> | 時刻同期システム及び時刻同期方法及びマスタ局及びスレーブ局及び中継局 |
US20050207387A1 (en) * | 2004-02-09 | 2005-09-22 | Semtech Corporation | Method and apparatus for aligning time references when separated by an unreliable data packet network |
JP2005331384A (ja) * | 2004-05-20 | 2005-12-02 | Seiko Precision Inc | 時刻同期システム、基準機器、および、時刻同期方法 |
JP2010197320A (ja) * | 2009-02-27 | 2010-09-09 | Sony Corp | スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7493041B2 (ja) | 2020-01-31 | 2024-05-30 | ヒタチ・エナジー・リミテッド | 異なる変電所のied間の時間同期 |
US12003087B2 (en) | 2020-01-31 | 2024-06-04 | Hitachi Energy Ltd | Time synchronization between IEDs of different substations |
WO2022044544A1 (ja) * | 2020-08-27 | 2022-03-03 | ソニーグループ株式会社 | 情報処理装置及び情報処理方法、並びにコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
EP2512048A3 (en) | 2014-04-02 |
CN102739386A (zh) | 2012-10-17 |
US8949648B2 (en) | 2015-02-03 |
US20120263264A1 (en) | 2012-10-18 |
EP2512048A2 (en) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8949648B2 (en) | System and method to overcome wander accumulation to achieve precision clock distribution over large networks | |
US10979164B2 (en) | Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks | |
US8576883B2 (en) | Measurement and adjustment of real-time values according to residence time in networking equipment without access to real time | |
US9671822B2 (en) | Method and devices for time transfer using end-to-end transparent clocks | |
JP5811794B2 (ja) | 通信装置 | |
KR102278867B1 (ko) | 네트워크 디바이스들의 클록들을 동기화하는 방법 | |
CN105680973B (zh) | 航空电子设备网络中的自由运转节点的时间同步方法 | |
US20070260906A1 (en) | Clock synchronization method and apparatus | |
JP5378601B2 (ja) | 高精度な同期方法およびシステム | |
US11099599B2 (en) | Communication device, cascaded network and internal synchronization method | |
US11018789B2 (en) | End-to-end transparent clocks and methods of estimating skew in end-to-end transparent clocks | |
EP1256197A2 (en) | Reference time distribution over a network | |
US11456849B2 (en) | Method and apparatus for synchronizing different communication ports | |
JP2007529163A (ja) | ネットワーク・ノード | |
WO2015036721A1 (en) | Method and devices for frequency distribution | |
EP3231110B1 (en) | Method and devices for time transfer using end to end transparent clocks | |
Shrivastav et al. | Globally synchronized time via datacenter networks | |
WO2020164100A1 (zh) | 时钟同步的方法和装置 | |
JP6198075B2 (ja) | 時刻同期装置、時刻同期方法及び時刻同期プログラム | |
CN116566529A (zh) | 一种时间调整方法、网络设备及系统 | |
JP2018125768A (ja) | データ伝送装置及びプログラム | |
Qian et al. | Awakening power of physical layer: High precision time synchronization for industrial Ethernet | |
WO2020015813A1 (en) | Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks | |
KR20120116842A (ko) | 대형 네트워크 상에서 정밀한 클록 분배를 달성하기 위한 원더 누적을 극복하기 위한 시스템 및 방법 | |
JP2024011842A (ja) | 情報通信システム及び情報通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151028 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160803 |