JP2012222833A - 揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 - Google Patents

揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 Download PDF

Info

Publication number
JP2012222833A
JP2012222833A JP2012091767A JP2012091767A JP2012222833A JP 2012222833 A JP2012222833 A JP 2012222833A JP 2012091767 A JP2012091767 A JP 2012091767A JP 2012091767 A JP2012091767 A JP 2012091767A JP 2012222833 A JP2012222833 A JP 2012222833A
Authority
JP
Japan
Prior art keywords
clock
master
error
slave
regenerator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012091767A
Other languages
English (en)
Inventor
Mengkang Peng
メンカン・ペン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semtech Corp
Original Assignee
Semtech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semtech Corp filed Critical Semtech Corp
Publication of JP2012222833A publication Critical patent/JP2012222833A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0673Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】パケット交換ネットワーク全体にわたってクロックを同期するシステムおよび方法は、揺らぎの蓄積を解消して大きなネットワーク全体にわたって高精度のクロック分配を可能にする。
【解決手段】標準的な高精度時間プロトコル(PTP)の同期メッセージまたは同様の時間同期メッセージに加えて、各クロック再生器ステージは、前のステージからグランドクロック誤差メッセージを受信し、その誤差メッセージを自身のステージクロック誤差で更新した後、更新後のグランドクロック誤差を次のステージに送信する。これにより、同期アルゴリズムは前のステージの誤差を補償して、各クロック再生器ステージを直接グランドマスタクロックに有効にロックすることができる。
【選択図】図3

Description

発明の詳細な説明
(関連出願データ)
この出願は、米国特許法第119条(e)に基づき、2011年4月13日に出願された米国仮特許出願第61/475,080号に対する優先権を主張する。同特許出願の主題は、参照により全体が本明細書に組み込まれる。
本発明は、一般には、パケット交換ネットワークを通じたクロック分配の分野に関する。より詳細には、本発明は、大きなネットワーク全体にわたってクロック信号を高精度で分配できるように揺らぎの蓄積を克服するシステムおよび方法に関する。
ネットワークを構成する要素を同期することは、良好なネットワーク性能を実現するために基本的に重要である。これは、特にすべてのノードおよびユーザが相互と良好な同期を維持することを必要とする遠隔通信システムおよび制御システムでそうである。インターネットプロトコル(IP)を用いるシステムが増えるにつれて、高精度の時間分配の必要性は増す一方である。
一般に、ネットワーク上でクロックを同期するには、ネットワーク全体にわたってマスタクロックから複数のスレーブクロックにタイミング情報を配布することが必要になる。しかし、変動する待ち時間およびトラフィック依存性の遅延のために、パケットベースのネットワークに関してはそのような配布方式が難しい。そのため、ネットワーク要素のパケットベースの時間同期に伴う問題の多くに対処する一方式として高精度時間プロトコル(Precision Time Protocol)(PTP)IEEE−1588標準が登場している。PTPは、時間パケットおよびデータパケットのトラフィックがハブ、スイッチ、ケーブル、およびネットワークを構成する他のハードウェアを通過する際に生じる時刻転送待ち時間に対処する。
PTPはマスタ/スレーブの概念を用いて機能する。マスタは、原子時計などの高精度クロックを備える。マスタ機器とスレーブ機器は、スレーブ機器がマスタクロック参照にロックすることを可能にするデータパケットを交換する。例えば、図1に、タイミング情報を転送するための基本的なPTPパケット交換プロセスを示す。マスタユニット102は、定期的に同期メッセージ106を送出する。スレーブ機器104は、タイムスタンプが付された同期メッセージ106を受信し、直ちにDelay_Requestパケット108をマスタ102に送り返すことができる。するとマスタはDelay_Responseパケット110で応答する。同期メッセージを受信することにより、スレーブは、自身のローカルのタイムベースをマスタクロックの周波数に合わせることができ、追加的なDelay_RequestパケットおよびDelay_Responseパケットで、スレーブはさらに自身のローカルクロックの位相をマスタクロックに合わせて同期を完全にすることができる。ネットワーク時間プロトコル(NTP)バージョン4など、他の同期方法も当技術分野で使用される。実装の詳細はPTPと異なるが、NTPも、マスタからスレーブおよびスレーブからマスタへのタイミングメッセージの交換に依拠して同期を達成する。
上記のようにマスタクロックにロックされたスレーブクロックは、オーディナリー(ordinary)クロックと呼ばれる。PTPプロトコルはバウンダリー(boundary)クロックも定義する。バウンダリークロックは、オーディナリークロックとして機能するが、それに加えて、下流にある他のオーディナリークロックまたはバウンダリークロックに対するマスタクロックの役割も果たす。このようなバウンダリークロックのチェーンにより、非常に大きなネットワーク全体にわたってグランドマスタクロック参照を分配する方式が得られる。例えば、図2に、4つのバウンダリークロック204、206、208および210とネットワーク接続されたグランドマスタクロック202を示す。グランドマスタクロック202と1番目のバウンダリークロック204は、1番目のバウンダリークロック204をマスタクロック202に位相ロックするためにPTPパケット212を交換する。バウンダリークロック206は、同様にしてPTPパケットの交換214を介してバウンダリークロック204にロックされる。同様にして、3番目および4番目のバウンダリークロック208および210は、PTPパケット216および218の交換によって前のバウンダリークロックにロックされる。したがって、最後のバウンダリークロック210は、すべての中間バウンダリークロックを介してグランドマスタクロック202にロックされる。
米国仮特許出願第61/475,080号
この方法は、チェーンにあるバウンダリークロックの数が非常に少ない一部の用途には良好に機能するが、多くの他の用途には十分な精度を達成しない。このアーキテクチャの問題は、各バウンダリークロックで一定量のクロック誤差が生じることである。各バウンダリークロックで生じた誤差は、チェーン中の次のバウンダリークロックに渡され、全体の誤差が増大し続ける。分配チェーン中で後の方にあるクロックにとっては、誤差が許容できない大きさまで増大する可能性がある。この問題は、多数のバウンダリークロックステージを含みうる非常に大きなネットワークで特に深刻である。したがって、バウンダリークロック誤差の蓄積を解消して大規模ネットワーク上の精密なクロック分配を可能にするシステムおよび方法を提供すると有利であろう。
本発明は、揺らぎの蓄積を克服するためにクロック再生器を同期するシステムおよび方法を対象とする。クロック再生器の一例は、パケット交換型のインターネットプロトコルネットワークにおけるバウンダリークロックである。ただし、本システムおよび方法は、遠隔通信ネットワークおよび精密な時間分配を必要とする他種のネットワークに等しく適用可能である。
本発明によるネットワークで使用するためのクロック同期システムの一実施形態は、高精度のタイミングソースを有するグランドマスタクロック、および少なくとも第1および第2のクロック再生器を含む。第1のクロック再生器はグランドマスタクロックに結合され、第1のローカルクロックと、第1のローカルクロックをグランドマスタクロックと同期する第1の同期処理ユニットとを含む。第1の同期処理ユニットは、マスタからスレーブへのメッセージをグランドマスタクロックから受信し、スレーブからマスタへのメッセージをマスタクロックに送り返すように構成される。同期処理ユニットは、それらのメッセージを使用して第1のマスタ−スレーブ方向の経路遅延および第1のスレーブ−マスタ方向の経路遅延を計算する。第1の同期処理ユニットはさらに、第1のスレーブ−マスタ方向の経路遅延と第1のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第1のステージクロック誤差を計算するように構成される。第1の同期処理ユニットはさらに、第1のステージクロック誤差とグランドクロック基準誤差との和である第1のグランドクロック誤差を計算するように構成される。グランドクロック基準誤差はゼロに定義される。一部の実施形態では、グランドマスタクロックは、グランドクロック基準誤差を第1のクロック再生器に送信するように構成される。しかし他の実施形態では、グランドクロック基準誤差は第1のクロック再生器自体によって生成される。第1の同期処理ユニットはさらに、第1のステージクロック誤差およびグランドクロック基準誤差を使用して第1のローカルクロックをグランドマスタクロックと同期するように構成される。
同期メッセージおよび遅延応答メッセージについてはPTPプロトコルを参照して述べるが、本発明は、この標準を実装したシステムに限定されないことを理解されたい。本明細書で述べる同期および遅延応答メッセージは、同様にして同期を達成する他のメッセージ形式およびプロトコルを包含するものとする。例えば、本明細書に記載されるシステムおよび方法は、「ネットワーク時間プロトコル」(NTP)バージョン4および他の同様の方法など、時間同期用の同様のプロトコルおよび機構にも等しく適用される。
本実施形態はさらに、第1のクロック再生器に動作的に結合され、第2のローカルクロックおよび第2の同期処理ユニットを含む第2のクロック再生器を含む。第2の同期処理ユニットは、第1のクロック再生器から同期メッセージおよび遅延応答メッセージを受信するように構成される。第2の同期処理ユニットはさらに、第1のクロック再生器から第1のグランドクロック誤差を受信するように構成される。第2の同期処理ユニットはさらに、同期メッセージおよび遅延応答メッセージの情報に基づいて第2のステージクロック誤差を計算するように構成される。第2の同期処理ユニットはさらに、少なくとも部分的に第2のステージクロック誤差および第1のグランドクロック誤差に基づいて第2のローカルクロックをグランドマスタクロックと同期するように構成される。
一部の実施形態では、グランドクロック誤差は、クロック再生器の内部に格納するため、および異なるクロック再生器間で渡すために量子化する必要がある。グランドクロック誤差は、その精度を一定レベルに維持しながらシステム資源を節減するために、64ビット、32ビット、またはそれ以下に量子化することができる。他の実施形態では、各グランドクロック誤差は、PTP標準に定義されるTLV拡張の範囲内で、Delay_Responseメッセージなど、既存のPTPメッセージの1つと共にパッケージし、次のクロック再生器ステージに送信することができ、単一のメッセージの一部として共に送信されるようにする。
一部の実施形態では、クロック再生器ステージ内の処理要素はレート制御ユニットを含む。レート制御ユニットは、そのクロック再生器ステージで計算されたグランドクロック誤差が次のクロック再生器に送信される周波数を選択的に制御する。グランドクロック誤差が送信されるレートは、固定レートでも可変レートでもよい。
別の実施形態では、クロック再生器ステージ内の処理要素はさらにタイムアウトユニットを含む。タイムアウトユニットは、前のステージから受信したグランドクロック誤差を格納するためのメモリおよびタイムアウトカウンタを含むように構成される。タイムアウトカウンタは、前のステージからグランドクロック誤差が受信されるたびに初期値にリセットされる。そして、タイムアウトカウンタは、初期値から固定のレートでカウントダウンする。メモリに保存されたグランドクロック誤差は、タイムアウトカウンタがまだゼロに達していない限り、そのクロック再生器ステージを同期するために使用される。すなわち、タイムアウトユニットは、クロック再生器が、設定可能な特定の時間よりも古くないグランドクロック誤差信号を使用することを保証する。
本発明による、グランドマスタクロックとネットワーク内のN個(Nは2以上の整数)のクロック再生器を同期する方法の一実施形態は下記のステップを含む。方法は、グランドマスタクロックから第1のクロック再生器に同期メッセージを送信するステップ、およびグランドマスタクロックから第1のクロック再生器に遅延応答メッセージを送信するステップを含む。第1のクロック再生器において、方法は、少なくとも部分的に同期メッセージに基づいて第1のマスタ−スレーブ方向の経路遅延を計算するステップ、少なくとも部分的に遅延応答メッセージに基づいて第1のスレーブ−マスタ方向の経路遅延を計算するステップ、第1のスレーブ−マスタ方向の経路遅延と第1のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第1のステージクロック誤差を計算するステップ、第1のステージクロック誤差とゼロに等しく設定されるグランドクロック基準誤差との和に等しい第1のグランドクロック誤差を生成するステップ、および、少なくとも部分的に第1のステージクロック誤差およびグランドクロック基準誤差に基づいて第1のクロック再生器をグランドマスタクロックと同期するステップを含む。
各クロック再生器ステージで同様のプロセスが行われる。例えば、k番目(kは1とNとの間の整数)のクロック再生器では、方法は以下のステップを含む。(k−1)番目のクロック再生器から同期メッセージを受信するステップ、(k−1)番目のクロック再生器から遅延応答メッセージを受信するステップ、(k−1)番目のクロック再生器から(k−1)番目のグランドクロック誤差を受信するステップ、少なくとも部分的に(k−1)番目のクロック再生器からの同期メッセージに基づいてk番目のマスタ−スレーブ方向の経路遅延を計算するステップ、少なくとも部分的に(k−1)番目のクロック再生器からの遅延応答メッセージに基づいてk番目のスレーブ−マスタ方向の経路遅延を計算するステップ、k番目のスレーブ−マスタ方向の経路遅延とk番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいk番目のステージクロック誤差を計算するステップ、k番目のステージクロック誤差と(k−1)番目のグランドクロック誤差との和に等しいk番目のグランドクロック誤差を計算するステップ、および、少なくとも部分的にk番目のステージクロック誤差および(k−1)番目のグランドクロック誤差に基づいてk番目のクロック再生器をグランドマスタクロックと同期するステップ。
そして最後にN番目(最後)のクロック再生器では、方法は、(N−1)番目のクロック再生器から同期メッセージを受信するステップ、(N−1)番目のクロック再生器から遅延応答メッセージを受信するステップ、(N−1)番目のクロック再生器から(N−1)番目のグランドクロック誤差を受信するステップ、少なくとも部分的に(N−1)番目のクロック再生器からの同期メッセージに基づいてN番目のマスタ−スレーブ方向の経路遅延を計算するステップ、少なくとも部分的に(N−1)番目のクロック再生器からの遅延応答メッセージに基づいてN番目のスレーブ−マスタ方向の経路遅延を計算するステップ、N番目のスレーブ−マスタ方向の経路遅延とN番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいN番目のステージクロック誤差を計算するステップ、および、少なくとも部分的にN番目のステージクロック誤差および(N−1)番目のグランドクロック誤差に基づいてN番目のクロック再生器をグランドマスタクロックと同期するステップを含む。この方法により、N個のクロック再生器各々を直接グランドマスタクロックと同期することが可能になる。
本発明によるグランドマスタクロックとN個のクロック再生器を同期する方法の他の実施形態は、グランドクロック基準誤差を生成し、その誤差を第1のクロック再生器に送信するようにグランドマスタクロックを構成するステップを含んでよい。異なる実施形態は、第1のクロック再生器でグランドクロック基準誤差を生成するステップを含んでよい。そして、一部の実施形態は、システム資源を節減するために各クロック再生器でグランドクロック誤差を32ビットまたはそれ以下に量子化するステップを含んでよい。
以下の好ましい実施形態の詳細な説明および添付図面を検討することにより、本発明による他の実施形態および応用例も明らかになろう。初めに図面を簡単に説明する。
PTPプロトコルの実装におけるマスタノードとスレーブノード間の同期パケットの典型的な交換を示す図である。 PTPプロトコルの典型的な実装による、いくつかのクロック再生器のマスタクロックとの同期を示すブロック図である。 本発明によるクロック同期システムの一実施形態のブロック図である。
本発明は、大きなネットワーク全体にわたって精密なクロック分配を可能にするためにネットワーク内の揺らぎの蓄積を解消する装置および方法を提供する。各バウンダリークロックが1つ前のバウンダリークロックと直接同期され、したがってグランドマスタクロックとは間接的に同期される標準的なPTPネットワークと異なり、本発明によるネットワークの実施形態は、ネットワークを通じて追加的な誤差信号を配布することにより各クロック再生器を直接グランドマスタ参照自体に有効に同期する。
図3は、本発明の一実施形態によるクロック同期システムのブロック図である。この実施形態はバウンダリークロックを含むPTPネットワークを参照して説明するが、グランドマスタクロック参照と同期すべきクロック再生器を含む他種のネットワークに広く適用可能である。グランドマスタクロック302は、ネットワークが同期される主要高精度タイミングソースを含む。1番目のバウンダリークロック304は、通常のPTPスレーブ同期アルゴリズム320および標準PTPパケット322の交換を使用してグランドマスタ302にロックされる。1番目のバウンダリークロック304は、1つ前のクロック(この場合はグランドマスタ)に対する自身のクロック誤差を計算し、自身の「ステージクロック誤差」314を生成する。標準的なPTP実装では、このステージクロック誤差を直接使用してこのバウンダリークロックステージの位相ロックループを駆動する。しかし、この場合、バウンダリークロック304は、追加的な「グランドクロック誤差」信号312も受信する。このグランドクロック誤差信号をステージクロック誤差314と合計して、316で位相ロックループを駆動するための複合クロック誤差を生成し、合計は、更新後グランドクロック誤差信号318として次のバウンダリークロック306にも渡される。したがって、次のバウンダリークロック306に供給されるグランドクロック誤差318は、グランドマスタを基準としたバウンダリークロック304の誤差の指標を含んでいる。
定義上、グランドクロック基準誤差信号312は、グランドマスタ302から取られるためゼロの固定値が割り当てられる。後続の各バウンダリークロックは、標準PTPパケットと、前のステージで生じた誤差を有効に表すグランドクロック誤差信号の両方を受信する。例えば、バウンダリークロックi309は、バウンダリークロックi−1 308とPTPパケット348を交換し、バウンダリークロックi−1からグランドクロック誤差信号346を受信する。数学的には、このプロセスは下記のように表すことができる。
GrandClockError(0)=0; (1)
StageClockError(i)=(s2mDelay(i)−m2sDelay(i))/2; (2)
GrandClockError(i)=GrandClockError(i−1)+StageClockError(i) (3)
ここで、GrandClockError(i−1)は、i番目のバウンダリークロックに受信されるグランドクロック誤差であり、GrandClockError(i)は、i番目のバウンダリークロックによって送出される更新後のグランドクロック誤差信号である。StageClockError(i)は、i番目のバウンダリークロックのステージクロック誤差である。標準的なPTPスレーブアルゴリズムと同様に、s2mDelay(i)は、i番目のバウンダリークロックについて通常の「Delay_Response」メッセージから得られるスレーブ−マスタ方向の経路遅延であり、m2sDelay(i)は、通常の「同期」メッセージから得られるマスタ−スレーブ方向の経路遅延である。
同期メッセージおよびDelay_ResponseメッセージについてはPTPプロトコルを参照して論じるが、本発明はこの標準を実装するシステムに限定されないことを理解されたい。本明細書で論じる同期メッセージおよび遅延応答メッセージは、同様にして同期を達成する他のメッセージ形式およびプロトコルを包含するものとする。例えば、本明細書に記載されるシステムおよび方法は、「ネットワーク時間プロトコル」(NTP)バージョン4および他の同様の方法など、時間同期用の同様のプロトコルおよび機構にも等しく適用される。
n番目のバウンダリークロック310は、i番目のバウンダリークロック309からグランドクロック誤差356を受信するとともに、i番目のバウンダリークロックから標準PTPメッセージ364も受信する。グランドクロック誤差356はn番目のステージクロック誤差360に加算され、n番目のPTP同期ループ358へのフィードバック信号362として使用される。グランドクロック誤差信号356は各中間ステージにおいて更新されているので、最後のn番目のバウンダリークロック310は、先行する他のバウンダリークロックと同様に、基本的に直接グランドマスタ302自体にロックされる。
上記の実施形態では、グランドマスタ302は、(1)に示すように最初のグランドクロック誤差信号312を出力する。しかし、異なる製造者によるものなど、他の実施形態では、グランドマスタがグランドクロック誤差信号をサポートしない、またはグランドクロック誤差信号を出力するように構成されない場合がある。その場合、1番目のバウンダリークロックは、メッセージ形式を調べるか、または当技術分野で知られる他の機構を通じてそのことを検出しなければならない。そして、1番目のバウンダリークロックは、単に自身のステージクロック誤差を更新後のグランドクロック誤差318として使用し、2番目のバウンダリークロック306に渡す。そのような実装も本発明の範囲および主旨の範囲内にある。
(2)に示すStageClockError(i)の計算は単純な例に過ぎない。当業者は、パケット遅延の変動の影響を緩和するための他の変更またはアルゴリズムも認識されよう。それらも本発明の範囲および主旨の範囲内にある。
本発明の実施形態によるネットワークの通常動作時には、すべてのバウンダリークロックが(2)および(3)に従ってグランドクロック誤差を受信、更新、および送信する。それにより、各バウンダリークロックで生じた誤差がグランドクロック誤差信号に反映されるという点で、各バウンダリークロックがその他のバウンダリークロックに対して「不可視」になり、グランドクロック誤差信号は、単純なアルゴリズムを通じて以降のオーディナリークロックまたはバウンダリークロックで取得することができる。一部の実施形態では、個々のバウンダリークロックが、自身のステージクロック誤差が何らかの理由で信頼できないとみなす場合がある。その場合、バウンダリークロックは、受信したグランドクロック誤差を自身のステージクロック誤差で更新するのではなく、単に受信したグランドクロック誤差を次に回すことを選択してよい。そのようにする場合、その特定のバウンダリークロックに関連する誤差は、以降のステージ自体がなお相互に不可視であっても以降のバウンダリークロックステージに対して「可視」になる。すなわち、以降のバウンダリークロックは、その可視のバウンダリークロックステージ、かつそのバウンダリークロックステージのみの誤差を受けることになる。可視のバウンダリークロックが通常の動作に戻り、自身のステージクロック誤差を含めた更新後のグランドクロック誤差を渡し始めると、バウンダリークロックは再び不可視になる。そして、下流のクロックはすべて、再びグランドマスタ302にロックされる。このように、ここに開示されるロッキングの構成および方法は効果的で安定している。上記の実施形態はすべてのバウンダリークロックが上記の意味で「不可視」であることを想定するが、一部のバウンダリークロックが「可視」である他の実施形態も可能であり、そのような実施形態も本発明の範囲および主旨の範囲内にある。
詳細には、一実施形態では、バウンダリークロックステージ内の処理要素は、タイムアウトユニットを含む。タイムアウトユニットは、前のステージから受信されたグランドクロック誤差を格納するメモリおよびタイムアウトカウンタを含んで構成される。タイムアウトカウンタは、前のステージからグランドクロック誤差が受信されるたびに初期値にリセットされる。そして、タイムアウトカウンタは、初期値から固定のレートでカウントダウンする。メモリに保存されたグランドクロック誤差は、タイムアウトカウンタがまだゼロに達していない限り、そのバウンダリークロックステージを同期するために使用される。すなわち、タイムアウトユニットは、バウンダリークロックが、設定可能な特定の時間よりも古くないグランドクロック誤差信号を使用することを保証する。
(3)に示すGrandClockError(i)の計算は単純な例に過ぎない。当業者は、グランドマスタ302に対するバウンダリークロックi309のクロック誤差の正確な推定を達成するための他の変更またはアルゴリズムも認識されよう。そのような変更またはアルゴリズムも本発明の範囲および主旨の範囲内にある。
さらに、バウンダリークロック誤差の蓄積を解消または低減するためのバウンダリークロック間の他種のクロック誤差情報の計算および送信も、本発明の範囲および主旨の範囲内にある。
好ましい実施形態では、グランドクロック誤差は、スレーブ・ロッキング・アルゴリズムが有効に機能するのに十分なレートで送信されるべきである。すなわち、1番目のステージバウンダリークロックによって送信された1番目のグランドクロック誤差が最後のステージバウンダリークロックに到達するのに要する時間は、最後のバウンダリークロックが自身のスレーブ追跡アルゴリズムに基づいて正確にグランドマスタにロックし、グランドマスタを追跡できるのに十分な短さでなければならない。一例として、グランドクロック誤差が毎秒30回のレートで各バウンダリークロックから送出される場合、1番目のバウンダリークロックのグランドクロック誤差が30番目のステージに到達するのに要する最も長い時間はおよそ1秒である。この時間差は、位相ロックループに基づく多くのPTPスレーブアルゴリズムには十分に短い。したがって、原則として、グランドクロック誤差信号の好ましい送信レートは、縦続チェーンに含まれるバウンダリークロックの最大数に応じて決まる。上記では30個のステージおよび30Hzのグランドクロック誤差レートの実装について述べたが、他の実施形態が可能であり、同様に本発明の範囲および主旨の範囲内にある。詳細には、最初のステージからn番目のステージまでの遅延が1秒以外の実施形態も可能である。
別の好ましい実施形態では、システム資源を節減するために、グランドクロック誤差を格納および送信するために必要な総ビット数を制限しながらグランドクロック誤差を十分な精度で維持する。一実施形態では、グランドクロック誤差はナノ秒単位で測定され、256が乗算される。それにより、1/256ナノ秒のグランドクロック誤差精度が得られる。グランドクロック誤差を表すために使用される総ビット数は64ビットに設定される。他の実施形態では、ビット数は32ビットまたはそれ以下に減らすことができる。他の精度値を有する実施形態も本発明の範囲および主旨の範囲内にある。
一実施形態では、グランドクロック誤差は、特殊な追加パケットまたはメッセージとしてバウンダリークロック間に配布される。別の実施形態では、グランドクロック誤差は、既存のネットワークメッセージに付加することができる。一例として、PTP標準では、既存の「Delay_Response」メッセージにTLV拡張を追加し、それを使用してグランドクロック誤差メッセージを伝達することができる。さらに、TLV拡張は、すべての「Delay_Response」メッセージで、または帯域幅消費を減らすために数個おきの「Delay_Response」メッセージで送信することができる。グランドクロック誤差情報を固定レートまたは可変レートで分配する他の方法も可能であり、本発明の範囲および主旨の範囲内にある。
ネットワーク内の揺らぎの蓄積を解消するための装置および方法のいくつかの実施形態を上記で説明した。当業者は、分配されるタイミング参照の精度を改善するためのそのようなシステムの他の変更、実施形態、および応用例も認識されよう。それらも本発明の範囲および主旨の範囲内にある。
102 マスタユニット
104 スレーブ機器
106 メッセージ
108 パケット
110 パケット
202 グランドマスタクロック
204 バウンダリークロック
206 バウンダリークロック
208 バウンダリークロック
210 バウンダリークロック
302 グランドマスタクロック
304 バウンダリークロック
306 バウンダリークロック
308 バウンダリークロック
309 バウンダリークロック
310 バウンダリークロック
312 グランドクロック誤差信号
314 ステージクロック誤差
318 グランドクロック誤差信号
320 同期アルゴリズム
322 PTPパケット
346 グランドクロック誤差信号
348 PTPパケット
356 グランドクロック誤差
358 PTP同期ループ
360 ステージクロック誤差
362 フィードバック信号
364 PTPメッセージ

Claims (19)

  1. グランド(grand)マスタクロックと、第1のクロック再生器と、第2のクロック再生器とを備える、ネットワーク内で使用するためのクロック同期システムであって、
    前記グランドマスタクロックは、主要(primary)高精度(precision)タイミングソースを含み、
    前記第1のクロック再生器は、前記グランドマスタクロックと前記第2のクロック再生器とに動作的に(operatively)接続され、前記第1のクロック再生器は、
    第1のローカルクロックと、
    前記第1のローカルクロックを前記グランドマスタクロックと同期する第1の同期処理ユニットであって、
    第1のマスタからスレーブへの(master-to-slave)メッセージを前記グランドマスタクロックから受信し、
    第1のスレーブからマスタへの(slave-to-master)メッセージを前記グランドマスタクロックに送信し、
    少なくとも部分的に前記第1のマスタからスレーブへのメッセージおよび前記第1のスレーブからマスタへのメッセージに基づいて第1のマスタ−スレーブ方向の経路遅延(path delay)および第1のスレーブ−マスタ方向の経路遅延を計算し、
    前記第1のスレーブ−マスタ方向の経路遅延と前記第1のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第1のステージクロック誤差(stage clock error)を計算し、
    前記第1のステージクロック誤差とゼロに等しく設定されるグランドクロック基準(baseline)誤差との和に等しい第1のグランドクロック誤差を計算し、
    少なくとも部分的に前記第1のステージクロック誤差および前記グランドクロック基準誤差に基づいて前記第1のローカルクロックを前記グランドマスタクロックと同期させ、
    前記第1のグランドクロック誤差を前記第2のクロック再生器に送信する
    ように構成された第1の同期処理ユニットと
    を含み、
    前記第2のクロック再生器は、前記第1のクロック再生器に動作的に接続され、前記第2のクロック再生器は、
    第2のローカルクロックと、
    前記第2のローカルクロックを前記グランドマスタクロックと同期する第2の同期処理ユニットであって、
    前記第1のクロック再生器から第2の同期メッセージを受信し、
    前記第1のクロック再生器から第2の遅延応答メッセージを受信し、
    前記第1のクロック再生器から前記第1のグランドクロック誤差を受信および格納し、
    少なくとも部分的に前記第2の同期メッセージに基づいて第2のマスタ−スレーブ方向の経路遅延を計算し、
    少なくとも部分的に前記第2の遅延応答メッセージに基づいて第2のスレーブ−マスタ方向の経路遅延を計算し、
    前記第2のスレーブ−マスタ方向の経路遅延と前記第2のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第2のステージクロック誤差を計算し、
    前記第1のグランドクロック誤差と前記第2のステージクロック誤差との和に等しい第2のグランドクロック誤差を計算し、
    少なくとも部分的に前記第2のステージクロック誤差および前記第1のグランドクロック誤差に基づいて前記第2のローカルクロックを前記グランドマスタクロックと同期する
    ように構成された第2の同期処理ユニットと
    を含む、クロック同期システム。
  2. 前記グランドマスタクロックがさらに、前記グランドクロック基準誤差を生成し、前記グランドクロック基準誤差を前記第1のクロック再生器に送信するように構成される、請求項1に記載のクロック同期システム。
  3. 前記第1のクロック再生器がさらに前記グランドクロック基準誤差を生成するように構成される、請求項1に記載のクロック同期システム。
  4. 前記第1の同期処理ユニットが前記第1のグランドクロック誤差を格納するためのメモリ要素を含む、請求項1に記載のクロック同期システム。
  5. 前記第1の同期処理ユニットがさらに前記第1のグランドクロック誤差を32ビット以下に量子化するように構成される、請求項1に記載のクロック同期システム。
  6. 前記第1のグランドクロック誤差が、前記第2のクロック再生器による受信のために前記第2の遅延応答メッセージと共にパッケージされる、請求項1に記載のクロック同期システム。
  7. グランドマスタクロックおよびN個(Nは2以上の整数)のクロック再生器を有するネットワーク内で使用するためのクロック同期システムであって、
    前記グランドマスタクロックに動作的に接続された第1のクロック再生器と、
    k番目(kは1とNとの間の整数)のクロック再生器であって、
    (k−1)番目のクロック再生器との動作接続(operative connection)と、
    (k+1)番目のクロック再生器との動作接続と、
    k番目の処理要素を含む同期処理ユニットであって、前記k番目の処理要素は、
    前記(k−1)番目のクロック再生器から、マスタからスレーブへのメッセージを受信し、
    前記(k−1)番目のクロック再生器にスレーブからマスタへのメッセージを送信し、
    少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいてk番目のマスタ−スレーブ方向の経路遅延およびk番目のスレーブ−マスタ方向の経路遅延を計算し、
    k番目のスレーブ−マスタ方向の経路遅延と前記k番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいk番目のステージクロック誤差を計算し、
    前記(k−1)番目のクロック再生器から(k−1)番目のグランドクロック誤差を受信し、
    前記(k−1)番目のグランドクロック誤差と前記k番目のステージクロック誤差との和に等しいk番目のグランドクロック誤差を計算し、
    少なくとも部分的に前記k番目のステージクロック誤差および前記(k−1)番目のグランドクロック誤差に基づいて前記k番目のクロック再生器を前記グランドマスタクロックと同期し、
    前記(k+1)番目のクロック再生器に前記k番目のグランドクロック誤差を送信する
    ように構成される、同期処理ユニットと
    を含むk番目のクロック再生器と、
    (N−1)番目のクロック再生器に動作的に接続されたN番目のクロック再生器と
    を備えるクロック同期システム。
  8. 前記k番目の処理要素が前記(k−1)番目のグランドクロック誤差を格納するためのメモリ要素を含む、請求項7に記載のクロック同期システム。
  9. 前記同期処理ユニットがさらに前記k番目のグランドクロック誤差を32ビット以下に量子化するように構成される、請求項7に記載のクロック同期システム。
  10. 前記k番目の処理要素がさらに、前記k番目のグランドクロック誤差と前記(k+1)番目のクロック再生器への前記遅延応答メッセージとを、前記(k+1)番目のクロック再生器に共に送信されるように、まとめてパケット化するように構成される、請求項7に記載のクロック同期システム。
  11. 前記k番目の処理要素がさらに、前記k番目のグランドクロック誤差が前記(k+1)番目のクロック再生器に送信される周波数を選択的に制御するように構成されたレート制御ユニットを含む、請求項7に記載のクロック同期システム。
  12. 前記k番目の処理要素がさらにタイムアウトユニットを含み、前記タイムアウトユニットは、前記(k−1)番目のグランドクロック誤差を格納するためのメモリと、初期値から減分される(decremented)タイムアウトカウンタとを有し、前記タイムアウトユニットは、前記(k−1)番目のグランドクロック誤差が受信されるたびに、
    受信した前記(k−1)番目のグランドクロック誤差を格納するように前記メモリを更新し、
    前記タイムアウトカウンタを前記初期値にリセットし、
    前記タイムアウトカウンタがゼロに達していない限り、前記k番目のクロック再生器を前記グランドマスタクロックと同期するために前記(k−1)番目のグランドクロック誤差を使用する
    ように構成される、請求項7に記載のクロック同期システム。
  13. グランドマスタクロックおよびN個(Nは2以上の整数)のクロック再生器を有するネットワークにおいて、前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法であって、
    前記グランドマスタクロックから第1のクロック再生器にマスタからスレーブへのメッセージを送信するステップと、
    前記第1のクロック再生器から前記グランドマスタクロックにスレーブからマスタへのメッセージを送信するステップと、
    前記第1のクロック再生器で、
    少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいて第1のマスタ−スレーブ方向の経路遅延および第1のスレーブ−マスタ方向の経路遅延を計算するステップ、
    前記第1のスレーブ−マスタ方向の経路遅延と前記第1のマスタ−スレーブ方向の経路遅延との差の2分の1に等しい第1のステージクロック誤差を計算するステップ、
    前記第1のステージクロック誤差とゼロに等しく設定されるグランドクロック基準誤差との和に等しい第1のグランドクロック誤差を生成するステップ、および
    少なくとも部分的に前記第1のステージクロック誤差および前記グランドクロック基準誤差に基づいて前記第1のクロック再生器を前記グランドマスタクロックと同期するステップ
    を行うステップと、
    k番目(kは2以上N未満の整数)のクロック再生器で、
    前記(k−1)番目のクロック再生器から、マスタからスレーブへのメッセージを受信するステップ、
    前記(k−1)番目のクロック再生器にスレーブからマスタへのメッセージを送信するステップ、
    前記(k−1)番目のクロック再生器から(k−1)番目のグランドクロック誤差を受信および格納するステップ、
    少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいてk番目のマスタ−スレーブ方向の経路遅延およびk番目のスレーブ−マスタ方向の経路遅延を計算するステップ、
    前記k番目のスレーブ−マスタ方向の経路遅延と前記k番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいk番目のステージクロック誤差を計算するステップ、
    前記k番目のステージクロック誤差と前記(k−1)番目のグランドクロック誤差との和に等しいk番目のグランドクロック誤差を計算するステップ、および
    少なくとも部分的に前記k番目のステージクロック誤差および前記(k−1)番目のグランドクロック誤差に基づいて前記k番目のクロック再生器を前記グランドマスタクロックと同期するステップ
    を含む同期プロセスを行うステップと、
    前記N番目のクロック再生器で、
    前記(N−1)番目のクロック再生器から、マスタからスレーブへのメッセージを受信するステップ、
    前記(N−1)番目のクロック再生器にスレーブからマスタへのメッセージを送信するステップ、
    前記(N−1)番目のクロック再生器から(N−1)番目のグランドクロック誤差を受信および格納するステップ、
    少なくとも部分的に前記マスタからスレーブへのメッセージおよび前記スレーブからマスタへのメッセージに基づいてN番目のマスタ−スレーブ方向の経路遅延およびN番目のマスタ−スレーブ方向の経路遅延を計算するステップ、
    前記N番目のスレーブ−マスタ方向の経路遅延と前記N番目のマスタ−スレーブ方向の経路遅延との差の2分の1に等しいN番目のステージクロック誤差を計算するステップ、および
    少なくとも部分的に前記N番目のステージクロック誤差および前記(N−1)番目のグランドクロック誤差に基づいて前記N番目のクロック再生器を前記グランドマスタクロックと同期するステップ
    を行うステップと
    を含む方法。
  14. 前記k番目のクロック再生器で、前記k番目のグランドクロック誤差をメッセージにパックし、前記メッセージを前記(k+1)番目のクロック再生器に送信するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
  15. 前記メッセージを前記(k+1)番目のクロック再生器に送信するステップが固定レートで行われる、請求項14に記載の方法。
  16. 前記メッセージを前記(k+1)番目のクロック再生器に送信するステップが可変レートで行われる、請求項14に記載の方法。
  17. 前記グランドクロック基準誤差を生成し、前記グランドクロック基準誤差を前記第1のクロック再生器に送信するように前記グランドマスタクロックを構成するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
  18. 前記第1のクロック再生器で前記グランドクロック基準誤差を生成するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
  19. 各クロック再生器で前記グランドクロック誤差を32ビット以下に量子化するステップをさらに含む、請求項13に記載の前記N個のクロック再生器各々を前記グランドマスタクロックと同期する方法。
JP2012091767A 2011-04-13 2012-04-13 揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 Pending JP2012222833A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161475080P 2011-04-13 2011-04-13
US61/475,080 2011-04-13
US13/151,872 2011-06-02
US13/151,872 US8949648B2 (en) 2011-04-13 2011-06-02 System and method to overcome wander accumulation to achieve precision clock distribution over large networks

Publications (1)

Publication Number Publication Date
JP2012222833A true JP2012222833A (ja) 2012-11-12

Family

ID=44759470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012091767A Pending JP2012222833A (ja) 2011-04-13 2012-04-13 揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法

Country Status (4)

Country Link
US (1) US8949648B2 (ja)
EP (1) EP2512048A3 (ja)
JP (1) JP2012222833A (ja)
CN (1) CN102739386A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044544A1 (ja) * 2020-08-27 2022-03-03 ソニーグループ株式会社 情報処理装置及び情報処理方法、並びにコンピュータプログラム
JP7493041B2 (ja) 2020-01-31 2024-05-30 ヒタチ・エナジー・リミテッド 異なる変電所のied間の時間同期

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873588B2 (en) * 2011-05-11 2014-10-28 Vitesse Semiconductor Corporation Network distributed packet-based synchronization
CN103814338A (zh) 2011-07-20 2014-05-21 航空网络公司 网络同步的系统和方法
EP2863576A4 (en) * 2012-06-19 2015-12-30 Nec Corp TACT SYNCHRONIZATION DEVICE, TACT SYNCHRONIZATION METHOD AND STORAGE MEDIUM WITH A SAVED TIMING SYNCHRONIZATION PROGRAM
JP6036179B2 (ja) * 2012-10-31 2016-11-30 富士通株式会社 通信装置及び同期方法
CN103857029B (zh) * 2012-11-30 2017-04-05 上海贝尔股份有限公司 一种确定上行链路和下行链路的延时差的方法、装置和设备
US10168730B2 (en) * 2013-03-08 2019-01-01 NovaSparks. S.A. Technique for sub-microsecond latency measurement across a bus
EP3226504B1 (en) 2014-12-16 2020-11-04 Huawei Technologies Co., Ltd. Time synchronization method and apparatus
CN106455048A (zh) * 2016-09-13 2017-02-22 北京捷联微芯科技有限公司 确定距离的方法及站点
CN113138623A (zh) * 2020-01-20 2021-07-20 南京深视光点科技有限公司 全局时钟同步传输方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004212119A (ja) * 2002-12-27 2004-07-29 Seiko Precision Inc 親子時計システム及びそれに用いられる子時計
JP2004320657A (ja) * 2003-04-18 2004-11-11 Nippon Telegr & Teleph Corp <Ntt> 時刻同期システム及び時刻同期方法及びマスタ局及びスレーブ局及び中継局
US20050207387A1 (en) * 2004-02-09 2005-09-22 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
JP2005331384A (ja) * 2004-05-20 2005-12-02 Seiko Precision Inc 時刻同期システム、基準機器、および、時刻同期方法
JP2010197320A (ja) * 2009-02-27 2010-09-09 Sony Corp スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50200454D1 (de) * 2001-06-07 2004-06-24 Siemens Ag Verfahren zum Übermitteln von Zeitinformation über ein Datenpaketnetz
US7080274B2 (en) * 2001-08-23 2006-07-18 Xerox Corporation System architecture and method for synchronization of real-time clocks in a document processing system
US6943610B2 (en) * 2002-04-19 2005-09-13 Intel Corporation Clock distribution network using feedback for skew compensation and jitter filtering
US7768931B2 (en) * 2004-10-07 2010-08-03 Westerngeco L.L.C. Hardware-based network packet timestamps: improved network clock synchronization
DE102008010536A1 (de) * 2008-02-22 2009-08-27 Symeo Gmbh Schaltungsanordnung und Verfahren zur Synchronisation von Uhren in einem Netz
TWI411277B (zh) * 2009-12-23 2013-10-01 Ind Tech Res Inst 網路從節點與網路系統精確時間同步之方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004212119A (ja) * 2002-12-27 2004-07-29 Seiko Precision Inc 親子時計システム及びそれに用いられる子時計
JP2004320657A (ja) * 2003-04-18 2004-11-11 Nippon Telegr & Teleph Corp <Ntt> 時刻同期システム及び時刻同期方法及びマスタ局及びスレーブ局及び中継局
US20050207387A1 (en) * 2004-02-09 2005-09-22 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
JP2005331384A (ja) * 2004-05-20 2005-12-02 Seiko Precision Inc 時刻同期システム、基準機器、および、時刻同期方法
JP2010197320A (ja) * 2009-02-27 2010-09-09 Sony Corp スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7493041B2 (ja) 2020-01-31 2024-05-30 ヒタチ・エナジー・リミテッド 異なる変電所のied間の時間同期
US12003087B2 (en) 2020-01-31 2024-06-04 Hitachi Energy Ltd Time synchronization between IEDs of different substations
WO2022044544A1 (ja) * 2020-08-27 2022-03-03 ソニーグループ株式会社 情報処理装置及び情報処理方法、並びにコンピュータプログラム

Also Published As

Publication number Publication date
EP2512048A3 (en) 2014-04-02
CN102739386A (zh) 2012-10-17
US8949648B2 (en) 2015-02-03
US20120263264A1 (en) 2012-10-18
EP2512048A2 (en) 2012-10-17

Similar Documents

Publication Publication Date Title
US8949648B2 (en) System and method to overcome wander accumulation to achieve precision clock distribution over large networks
US10979164B2 (en) Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks
US8576883B2 (en) Measurement and adjustment of real-time values according to residence time in networking equipment without access to real time
US9671822B2 (en) Method and devices for time transfer using end-to-end transparent clocks
JP5811794B2 (ja) 通信装置
KR102278867B1 (ko) 네트워크 디바이스들의 클록들을 동기화하는 방법
CN105680973B (zh) 航空电子设备网络中的自由运转节点的时间同步方法
US20070260906A1 (en) Clock synchronization method and apparatus
JP5378601B2 (ja) 高精度な同期方法およびシステム
US11099599B2 (en) Communication device, cascaded network and internal synchronization method
US11018789B2 (en) End-to-end transparent clocks and methods of estimating skew in end-to-end transparent clocks
EP1256197A2 (en) Reference time distribution over a network
US11456849B2 (en) Method and apparatus for synchronizing different communication ports
JP2007529163A (ja) ネットワーク・ノード
WO2015036721A1 (en) Method and devices for frequency distribution
EP3231110B1 (en) Method and devices for time transfer using end to end transparent clocks
Shrivastav et al. Globally synchronized time via datacenter networks
WO2020164100A1 (zh) 时钟同步的方法和装置
JP6198075B2 (ja) 時刻同期装置、時刻同期方法及び時刻同期プログラム
CN116566529A (zh) 一种时间调整方法、网络设备及系统
JP2018125768A (ja) データ伝送装置及びプログラム
Qian et al. Awakening power of physical layer: High precision time synchronization for industrial Ethernet
WO2020015813A1 (en) Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks
KR20120116842A (ko) 대형 네트워크 상에서 정밀한 클록 분배를 달성하기 위한 원더 누적을 극복하기 위한 시스템 및 방법
JP2024011842A (ja) 情報通信システム及び情報通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160803