JP5378601B2 - 高精度な同期方法およびシステム - Google Patents

高精度な同期方法およびシステム Download PDF

Info

Publication number
JP5378601B2
JP5378601B2 JP2012520986A JP2012520986A JP5378601B2 JP 5378601 B2 JP5378601 B2 JP 5378601B2 JP 2012520986 A JP2012520986 A JP 2012520986A JP 2012520986 A JP2012520986 A JP 2012520986A JP 5378601 B2 JP5378601 B2 JP 5378601B2
Authority
JP
Japan
Prior art keywords
clock
common
reference clock
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012520986A
Other languages
English (en)
Other versions
JP2013500614A (ja
Inventor
ブロンデル,トマ
デイ・シモーネ,シモナ
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2013500614A publication Critical patent/JP2013500614A/ja
Application granted granted Critical
Publication of JP5378601B2 publication Critical patent/JP5378601B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、時間データ管理、より詳細には、クロック同期の技術分野に関する。
同期は、分散システム内のリアルタイムアプリケーションの正確な動作に不可欠な重要な課題の1つである。「分散システム」は、通信ネットワーク(有線またはモバイル)、コンピュータネットワークまたはマルチプロセッサハードウェアアーキテクチャなどの、このネットワークを介して通信する任意のネットワーク接続されたエンティティのセットである。さらに、以下において、「エンティティ」は、任意のプロセッサ、アプリケーション、ノード、またはより一般的には、時間情報を必要とする方法もしくはシステムを指す。
通常、分散システムでは、共通の時間概念を必要とする複数のエンティティが区別される。これを達成するための第1のステップは:
− 全てのエンティティに単一の共有グローバルクロックを参照させること、または
− 全てのこれらのエンティティに完全同期式クロックを備えること
である。
しかし、空間におけるこれらのエンティティの分散は、エンティティによって異なる送信時間をもたらし、これは、共有クロックが瞬時に全体を把握する可能性を危うくする。さらに、同期して開始する2つのクロックは、決して同期状態を維持しない。環境要因(例えば、温度、気圧、高度、ドップラー効果による移動度、電源電圧)における短期的変化、またはあるクロックの別のクロックに対するエージングなどの長期的変化は、多かれ少なかれ、かなりのドリフト(1日当たり最大数秒)を引き起こし、第2の選択肢を不正確なものにする。
したがって、分散システムのエンティティ間での同期化のための方法を使用することが不可欠である。
分散システム内のノードのセットの同期化のための2つの手法が区別される。第1の手法は外部同期と呼ばれ、外部基準クロックの使用に基づく。第2の手法は内部同期と呼ばれ、一群のクロックを同期状態に維持することを目的とする。
内部同期方法は、分散システムにおける全てのクロックを同じ時間に合わせることを目的とする。これは実時間ではない。これは、全てのクロック間でいくつかの妥協点を満たす時間である。
外部同期方法では、分散システムの様々なエンティティのクロックは、できるだけ共通クロック(システムクロック、またはシステムの外部のクロック)に近づこうと試みる。共通クロックは、例えば、GPS(Global Positioning System:全地球測位システム)時間またはLORAN(LOng RAnge Navigation:長距離航法)時間に設定され得る。
クロックは主に、発振器とカウンタとを備える。発振器は、カウンタが1単位ずつ増加されるときに、クロック「チック」を規則正しく生成する。その結果として、時間を示すためには、カウンタによって出力される数を因数分解する必要がある(例えば、100回のチックが1秒に相当するということが知られている場合、秒単位で時間を求めるには、カウンタを100で除算するだけでよい)。発振器は、発振周波数によって特徴付けられ、通常、その後に整形が続いて矩形の周期信号を得る。この場合、クロックチックは、例えば、矩形の信号の立ち上がり面または立ち下がり面に対応し得る。
より一般的には、同期化問題の標準的な場合を考え、2つの通信エンティティに属する2つのクロックの同期化を考えるが、2つのクロックのうちの1つは、第2のエンティティのための基準クロックである。
基準クロックが共通クロックであるとき、2つの遠隔のクロックは、共通クロックの時間窓において記録された通りの数のチックを基準クロックから第2のクロックに送信することによって同期する。この数は、タイムスタンプとして知られている。したがって、受信側のクロックは、受信されたタイムスタンプおよび共通クロックを使用して、その周期性を調整する。
しかし、送信されたタイムスタンプは基準クロック発振サイクルの自然数であり、したがって、基準クロック信号の周期の任意の部分を無視する。その結果として、最大の同期精度は、基準クロックの1周期程度である。
知られているシステムおよび方法は、特にその低い精度のため、不完全である。これらは、基準クロックの周期より小さくすることができない時間分解能を有する。これらは、共通クロックの時間窓において観測される基準クロックのパルス数の詳細な記述を使用可能にすることができない。
本発明の1つの目的は、2つのクロック間の同期の精度を改善することである。
本発明の別の目的は、分散ネットワークにおける2つのエンティティ間の時間ドリフトを低減することである。
本発明の別の目的は、基準クロックの1サイクルの持続時間以下の分解能を得ることである。
本発明の別の目的は、基準クロックパルスの周期の部分に対する同期精度を改善することである。
本発明の別の目的は、同期メッセージを搬送する通信ネットワークにおけるジッタを低減することである。
本発明の別の目的は、基準クロックから第2のクロックに送信される少数のタイムスタンプによって高い同期精度を保証することである。
本発明の別の目的は、有限の観測時間窓によって高い同期精度を保証することである。
本発明の別の目的は、同期方法の精度が共通クロックの周波数に依存する程度を低減することである。
本発明の別の目的は、同期調整関数を定義することである。
本発明の別の目的は、同期方法に影響を与える不確定性の原因を排除し、いくつかのタイムスタンプの平均をとる必要をなくすことである。
第1の態様によれば、本発明は、第1の基準クロックと、基準クロックの周波数に従属されるべき第2のクロックとの間でクロックを同期させる方法を開示し、これらの2つのクロックは共通クロックを共有し、本方法は以下のステップ:
− 基準クロックおよび共通クロックを使用した、タイムスタンプの整数部の計算と、
− 基準クロックに対してローカルなシステムクロックの生成と、
− システムクロック信号と基準クロック信号との間の位相シフトの計算と、
− システムクロック信号と共通クロック信号との間の位相シフトの計算と、
− タイムスタンプの小数部の計算と、
− 第2のクロックへの小数のタイムスタンプの送信と、
− 共通クロックおよび受信されたタイムスタンプを使用した、第2のクロックを従属化することと
を含む。
第2の態様によれば、本発明は、第1の基準クロックと、基準クロックの周波数に従属されるべき第2のクロックとの間のクロック同期システムを開示し、これらの2つのクロックは共通クロックを共有し、本システムは:
− 基準クロックに対してローカルなシステムクロックと、
− 基準クロックに対してローカルな数値制御発振器と
を備える。
添付の図面を参照しながらなされる、好ましい実施形態の以下の説明を読めば、本発明の他の特徴および利点がより明確にかつ完全に明らかとなろう。
現況技術を図式的に示す図である。 現況技術を図式的に示す図である。 本発明による、タイムスタンプを計算する方法を図式的に示す図である。
高精度なクロック同期方法およびシステムの以下の説明では、分散システムは少なくとも
− そのクロック11が、クロック12を備える少なくとも1つの第2のエンティティ2のための基準として使用される、第1のエンティティ1と、
− 共通クロック3と
を備えるものと仮定される。共通クロックの例としては、GPS(Global Positioning System:全地球測位システム)時間、LORAN(LOng RAnge Navigation:長距離航法)時間、ならびに正確であってエンティティ1および2にアクセス可能であるとみなされる任意の他の時間が挙げられる。
2つのエンティティ間の関係は通常、第2のエンティティ2のクロック12が第1のエンティティ1のクロック11に従属する、クライアント−サーバ関係またはマスタ−従属関係と呼ばれる。エンティティは同時にマスタであり、従属であってもよいことに留意されたい。
同期は、第1のエンティティ1から第2のエンティティ2へのタイムスタンプ4の規則的な送信に基づく。タイムスタンプは、共通クロック3の観測時間窓における基準クロック11によって作成されたクロックチックの整数を反映する自然数の表示を含む。
例えば、図2は、
− 所与の周波数を有する基準クロック11、
− 好ましくは基準クロックの周波数より高い周波数を有する共通クロック3、および
− 共通クロック3の時間間隔での基準クロック11からの信号のサンプリング5
を示す。サンプリング5は、タイムスタンプ4の内容を決定する。
この例では、
− クロックチックは、クロック信号の任意の立ち上がり面に対応し、
− 共通クロック3の時間の観測時間窓は、共通クロック3からの信号の周期の3倍に等しい
ことに留意されたい。
その結果として、タイムスタンプは、共通クロック3からの信号の3周期毎に、第2のエンティティ2に送信される。サンプリング時間51および52で差し引かれるタイムスタンプ4はそれぞれ、2および4に等しい。タイムスタンプ4は、共通クロック3の周期の数として表される、観測窓において識別された基準クロック11からの信号における立ち上がり面の数に対応する。
一変形形態では、タイムスタンプ4は、最新のタイムスタンプ送信以後に検出された立ち上がり面の数を含む。この場合、サンプリング時間51および52でのタイムスタンプの値はそれぞれ、2および2に等しい。
サンプリング時間でのE1およびE2の不正確さの記録された値はそれぞれ、51および52であることに留意されたい。これらの不正確さは、基準クロック11からの信号の周期の部分である。
E1およびE2はそれぞれ、サンプリング時間51および52での基準クロック11からの信号と共通クロック3からの信号との間の位相シフトを表す。
したがって、Eは、観測窓におけるタイムスタンプ4によって考慮されない基準クロックからの信号の周期の部分の合計である。この合計は代数的であり、言い換えれば、観測窓の端部で、基準クロック11からの信号の周期の部分のプラスマイナス分が存在し得ることに留意されたい。
基準クロック11に対してローカルなシステムクロック6は、図3に示されるように、基準クロック11からの信号の周期の部分Eを考慮するために使用される。
システムクロック6の周波数は、基準クロック11以上である。そのようなクロックは、好ましくは共通クロック3および基準クロック11から非同期化されたローカルクロックで提供されるFPGA(Field−Programmable Gate Array:フィールドプログラマブルゲートアレイ)によって容易に管理され得る。
システムクロック6は、共通クロック3の時間窓において観測された基準クロック11の周期によって部分Eを定量化する。
このため、NCO(Numerically−Controlled oscillator:数値制御発振器)は:
− システムクロック6と基準クロック11との間の位相シフトと、
− システムクロック6と共通クロック3との間の位相シフトと
を計算するために使用される。
このようにNCOを使用することで、立ち上がり面に加えて、クロックの発振の位相が考慮される。
カウンタは、それぞれの位相シフトの計算と関連付けられる。第1のカウンタは、システムクロック6からの信号の周期と基準クロック11からの信号の周期との比に等しいステップだけ、システムクロック6のそれぞれの立ち上がり面で増分される。第2のカウンタは、システムクロック6からの信号の周期と共通クロック3からの信号の周期との比に等しいステップだけ、システムクロック6のそれぞれの立ち上がり面で増分される。
それぞれのサンプリング時間51、52で、送信されるタイムスタンプの小数部は、システムクロック6とシステムクロック11との間、およびシステムクロック6と共通クロック3との間のこれらの位相シフトから、それぞれ差し引かれる。
送信されるタイムスタンプの小数部は、
− サンプリング時間での第1のカウンタの値から、
− 「基準クロック11の周波数と共通クロック3の周波数との比」で乗算した「第1のカウンタの増分ステップ」
を減算することによって得られる数の小数部に等しい。
基準クロック11の周波数に従属されるべき第2のクロック12に送信されるタイムスタンプは、
− 共通クロックの時間窓における立ち上がり面の数によって与えられる第1の整数部と、
− システムクロック6と基準クロック11からの信号間の位相シフト、およびシステムクロック6と共通クロック3との間の位相シフトから差し引かれた小数部と
からなる。
一変形形態として、タイムスタンプの値は、第1のカウンタおよび第2のカウンタの値を使用して、2つの連続するサンプリング時間において計算されたこれらの値の間の差によって与えられる。
システムクロックにより、基準クロック11からの信号および共通クロック3からの信号のオーバーサンプリングが可能になり、その結果、より良い記述、したがって、同期方法のより良い精度がもたらされることに留意されたい。
有限の観測時間窓における基準クロック11のチックのより詳細な定量化は、小数の値を有するタイムスタンプを使用して行われる。
そのようなさらなる精度は、小数部を符号化するのに利用可能なビット数に依存することに留意されたい。
受信時に、第2の受信側エンティティ2は、PLL(Phase−Locked Loop:位相ロックループ)を使用して基準クロック11の発振周波数を見出す。このPLLは、第2のエンティティ2におけるクロック12の周波数を基準クロック11の周波数に従属させる。
パケット遅延の変動またはパケットロスなどの、送信チャネルによる妨害を考慮するために、他の処理がこの同期方法に追加され得ることに留意されたい。

Claims (9)

  1. 第1の基準クロック(11)と、基準クロック周波数に従属されるべき第2のクロック(12)との間のクロック同期のための方法であって、これらの2つのクロックが共通クロック(3)を共有する方法において、以下のステップ、
    基準クロック(11)および共通クロック(3)を使用した、タイムスタンプの整数部の計算と、
    基準クロック(11)に対してローカルなシステムクロックの生成と、
    システムクロック信号(6)と基準クロック信号(11)との間の位相シフトの計算と、
    システムクロック信号(6)と共通クロック信号()との間の位相シフトの計算と、
    タイムスタンプ(4)の小数部の計算と
    通クロック(3)および受信されたタイムスタンプを使用した、第2のクロック(12)を従属化することと
    を含むことを特徴とする、方法。
  2. システムクロック(6)が、基準クロック(11)および共通クロック(3)から非同期化されることを特徴とする、請求項1に記載の方法。
  3. システムクロック(6)の周波数が、基準クロック(11)以上であることを特徴とする、請求項1または2に記載の方法。
  4. システムクロックの信号と、基準クロックの信号または共通クロックの信号との間の位相シフトが、数値制御発振器を使用して計算されることを特徴とする、請求項1に記載の方法。
  5. システムクロック(6)が、フィールドプログラマブルゲートアレイによって管理されることを特徴とする、請求項1に記載の方法。
  6. 第1の基準クロック(11)と、基準クロックの周波数に従属されるべき第2のクロック(12)との間のクロック同期システムであって、これらの2つのクロックが共通クロック(3)を共有するシステムにおいて、
    基準クロック(11)および共通クロック(3)を使用して、タイムスタンプの整数部を計算する手段と、
    基準クロックに対してローカルなシステムクロック(6)と、
    システムクロック信号(6)と基準クロック信号(11)との間の位相シフトおよびシステムクロック信号(6)と共通クロック信号(3)との間の位相シフトに基づいてタイムスタンプ(4)の小数部を計算する手段と、
    共通クロック(3)およびタイムスタンプを使用して、第2のクロック(12)を従属化する手段と
    を備えることを特徴とする、システム。
  7. システムクロック(6)が、フィールドプログラマブルゲートアレイによって管理されることを特徴とする、請求項6に記載のシステム。
  8. タイムスタンプ(4)の小数部を計算する手段が、システムクロック信号(6)と基準クロック信号(11)との間の位相シフトを計算する数値制御発振器を備える、ことを特徴とする、請求項6に記載のシステム。
  9. タイムスタンプ(4)の小数部を計算する手段が、システムクロック信号(6)と共通クロック信号(3)との間の位相シフトを計算する数値制御発振器を備える、ことを特徴とする、請求項6に記載のシステム。
JP2012520986A 2009-07-24 2010-07-02 高精度な同期方法およびシステム Expired - Fee Related JP5378601B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0903673 2009-07-24
FR0903673A FR2948515A1 (fr) 2009-07-24 2009-07-24 Procede et systeme de synchronisation de haute precision
PCT/EP2010/059485 WO2011009707A1 (fr) 2009-07-24 2010-07-02 Procede et systeme de synchronisation de haute precision

Publications (2)

Publication Number Publication Date
JP2013500614A JP2013500614A (ja) 2013-01-07
JP5378601B2 true JP5378601B2 (ja) 2013-12-25

Family

ID=41413891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012520986A Expired - Fee Related JP5378601B2 (ja) 2009-07-24 2010-07-02 高精度な同期方法およびシステム

Country Status (7)

Country Link
US (1) US8698530B2 (ja)
EP (1) EP2457343B1 (ja)
JP (1) JP5378601B2 (ja)
KR (1) KR101340752B1 (ja)
CN (1) CN102474410B (ja)
FR (1) FR2948515A1 (ja)
WO (1) WO2011009707A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5549513B2 (ja) * 2010-10-01 2014-07-16 富士通株式会社 伝送システム、スレーブ伝送装置及びクロック同期方法
US9996105B1 (en) * 2013-03-14 2018-06-12 Marvell Israel (M.I.S.L) Ltd High precision event timing in network devices
CN105306159A (zh) * 2014-06-30 2016-02-03 中兴通讯股份有限公司 一种时钟的时间戳补偿方法及装置
TW201715860A (zh) * 2015-10-27 2017-05-01 智邦科技股份有限公司 網路設備、時間同步方法及其網路系統
CN106301656B (zh) * 2016-08-30 2018-04-13 北京飞利信电子技术有限公司 一种提高时间戳测量精度的方法及装置
CA3040295A1 (en) 2016-10-17 2018-04-26 Zomojo Pty Ltd Precision time stamping method and system
CN106656393B (zh) * 2016-12-28 2018-10-19 深圳市英特瑞半导体科技有限公司 时钟同步方法及装置
CN106817184B (zh) * 2017-01-19 2018-10-23 重庆重邮汇测通信技术有限公司 网络测量中本地时钟与gps时钟的时间同步方法及装置
US10334544B2 (en) * 2017-04-28 2019-06-25 The Boeing Company Precision relative positioning and free space time transfer between moving platforms
US10749534B2 (en) 2017-06-28 2020-08-18 Analog Devices, Inc. Apparatus and methods for system clock compensation
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
AU2020251395A1 (en) 2019-04-01 2021-09-16 Zomojo Pty Ltd A method and apparatus for network time syncing
AU2020302325A1 (en) 2019-06-25 2022-01-20 Zomojo Pty Ltd A method and apparatus for high precision time stamping
US11048289B1 (en) 2020-01-10 2021-06-29 Rockwell Collins, Inc. Monitoring delay across clock domains using constant phase shift
US11157036B2 (en) 2020-01-10 2021-10-26 Rockwell Collins, Inc. Monitoring delay across clock domains using dynamic phase shift
CN112817371B (zh) * 2021-03-02 2022-03-15 北京深思数盾科技股份有限公司 一种虚拟时钟的时间计算方法及电子设备
EP4113871A1 (de) 2021-07-01 2023-01-04 B&R Industrial Automation GmbH Signalempfang mit hoher auflösung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861515B2 (ja) * 1991-07-29 1999-02-24 日本電気株式会社 パケット網における送受信間クロック同期方式及びクロック同期装置
JPH07264214A (ja) * 1994-02-07 1995-10-13 Fujitsu Ltd インターフェース装置
US5742649A (en) * 1995-12-15 1998-04-21 Cisco Technology, Inc. SRTS clock recovery system for use in a highly stressed network environment
US6122337A (en) * 1998-01-06 2000-09-19 Maker Communications, Inc. Modular circuitry architecture for residual time stamp service clock regenerator phase locked loop
JP4712233B2 (ja) * 2001-07-03 2011-06-29 富士通株式会社 伝送装置
ATE279056T1 (de) * 2002-05-02 2004-10-15 Cit Alcatel Verfahren zur phasenkontrolle eines datensignales,schaltungsanordnung für gegenläufigem takt und interface-vorrichtung
JP4061210B2 (ja) * 2003-02-18 2008-03-12 富士通株式会社 Srtsクロック再生用pll引込み時間短縮方法及び装置
GB2413043B (en) * 2004-04-06 2006-11-15 Wolfson Ltd Clock synchroniser and clock and data recovery apparatus and method
US7903560B2 (en) * 2004-12-30 2011-03-08 Intel Corporation Correlation technique for determining relative times of arrival/departure of core input/output packets within a multiple link-based computing system
US8416812B2 (en) * 2008-09-22 2013-04-09 Codrut Radu Radulescu Network timing synchronization systems
US8284888B2 (en) * 2010-01-14 2012-10-09 Ian Kyles Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock

Also Published As

Publication number Publication date
KR101340752B1 (ko) 2013-12-12
EP2457343B1 (fr) 2017-05-17
JP2013500614A (ja) 2013-01-07
CN102474410B (zh) 2015-01-21
US8698530B2 (en) 2014-04-15
CN102474410A (zh) 2012-05-23
EP2457343A1 (fr) 2012-05-30
US20120139597A1 (en) 2012-06-07
KR20120036374A (ko) 2012-04-17
WO2011009707A1 (fr) 2011-01-27
FR2948515A1 (fr) 2011-01-28

Similar Documents

Publication Publication Date Title
JP5378601B2 (ja) 高精度な同期方法およびシステム
US9671761B2 (en) Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock
KR101242419B1 (ko) 병렬처리 기반의 시각 동기화 장치
CN106160914B (zh) 一种基于干扰观测反馈控制技术的ieee1588时钟同步方法
US8949648B2 (en) System and method to overcome wander accumulation to achieve precision clock distribution over large networks
WO2015049479A1 (en) Method and devices for time and frequency synchronization using a phase locked loop
CN102013970A (zh) 时钟同步方法、装置及基站时钟设备
WO2021077289A1 (zh) 一种同步方法及设备
WO2015049480A1 (en) Method and devices for time and frequency synchronization
CN115801175A (zh) 时间频率同步方法、系统、存储介质及电子设备
US8767898B2 (en) Method and system of synchronizing data to reference time signal with data resampling
WO2016092243A1 (en) Method and devices for time transfer using end to end transparent clocks
Kovácsházy Towards a quantization based accuracy and precision characterization of packet-based time synchronization
JP6196765B2 (ja) 通信装置、時刻制御方法、及びプログラム
CN112953673B (zh) 频标信号远程恢复方法、装置和频标信号远程传输方法
RU2637872C1 (ru) Генератор шкалы времени
Shukui et al. FPGA-based high-precision network time synchronization research and implementation
JP2024011842A (ja) 情報通信システム及び情報通信装置
CN117716644A (zh) 一种时钟同步方法、装置、系统及芯片
EP3732806A1 (en) Method, device and system for estimating offset skew and drift
Lu et al. A New Approach to Time Sync for Telemetry System
Cho et al. Multi-Phase Correlator-based Realistic Clock Synchronization for Wireless Networks on IEEE 802.15. 4

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130925

R150 Certificate of patent or registration of utility model

Ref document number: 5378601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees