CN113138623A - 全局时钟同步传输方法 - Google Patents

全局时钟同步传输方法 Download PDF

Info

Publication number
CN113138623A
CN113138623A CN202010066410.1A CN202010066410A CN113138623A CN 113138623 A CN113138623 A CN 113138623A CN 202010066410 A CN202010066410 A CN 202010066410A CN 113138623 A CN113138623 A CN 113138623A
Authority
CN
China
Prior art keywords
clock
slave device
data
count
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010066410.1A
Other languages
English (en)
Inventor
王非
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Shenshi Optical Point Technology Co ltd
Original Assignee
Nanjing Shenshi Optical Point Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Shenshi Optical Point Technology Co ltd filed Critical Nanjing Shenshi Optical Point Technology Co ltd
Priority to CN202010066410.1A priority Critical patent/CN113138623A/zh
Publication of CN113138623A publication Critical patent/CN113138623A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明是一种全局时钟同步传输方法，其中，全局时钟同步传输方法应用于一个数字硬件系统中，数字硬件系统包含有一个主设备及至少一个从设备，实施时，主设备将一时钟计数数据包传送给各个从设备，所述的时钟计数数据包只带有一个高位计数数据，各个从设备可基于高位计数数据自行计算出一个低位计数数据，使各从设备储存全部(高位和低位)计数数据后开始计数作业，当各从设备再次收到时钟计数数据包后，从设备即可比对全部(高位和低位)计数数据，判断从设备是否与主设备达到时钟同步，因此，主设备仅需传送高位计数数据给从设备，以大幅减少数据的发送量。

Description

全局时钟同步传输方法
技术领域
本发明涉及一种全局时钟同步传输方法，所述的全局时钟同步传输方法主要是通过主设备只发送高位计数数据，使从设备可基于高位计数数据计算出低位计数数据，据此判断是否达成时钟同步。
背景技术
全局时钟应用领域繁多，全局时钟可确保系统中各硬件设备(芯片模块或电路板)之间有完全相同的时间基准。
当多个硬件设备协同工作时，设备之间的数据通讯需要通过发送和接收数据包来完成。为了方便同步不同类型数据包和分辨同类型数据包的先后顺序，数据包发送设备通常会将数据包打上时间戳。
每个数据发送设备都要有自己单独的计数器，当多个设备协同工作时，通常每个设备即要发送数据包，又要接收数据包。
由于每个设备使用自己单独的计数器，使得每个设备发送数据包的时间戳和接收到的数据包时间戳没有关联性，同时每个设备收到不同发送端发送的数据包时间戳也没有关联性，很容易造成数据包发送和接收的混乱。
在实际应用中，通常通过时钟同步算法同步各协同工作设备的计数器，使得各设备计数时钟在同一时间相同，或者时钟计数误差在一个可以接受的范围内，所述的时钟同步算法实施时，时钟同步算法主要通过主设备统一发送时钟计数数据包给各个从设备，使各个从设备所收到的时钟计数达到一致，达到时钟同步目的。
以目前时钟同步算法为例，主设备每隔一段间隔时间发布数据包，所述的数据包包含有主设备计数器所产生的时钟计数数据，从设备获取数据包中时钟计数数据，判断是否达到时钟同步，然而，由于数据包包含整个时钟计数数据，主设备与从设备之间需耗费较多的数据发送量，而数据通讯功耗也会随之增加。
目前电子产品设计上都以节省功耗做为设计重点。有些做法是减少数据发送次数，但这将会延长从设备确认时钟同步的时机，可能造成主设备与从设备误差更严重，这并不是设计者所希望看到的状况，所以，如何以较小的数据发送量达成时钟同步，这是急需解决的问题。
发明内容
有鉴于上述的问题，本发明人依据多年来从事相关行业的经验，针对全局时钟同步传输方法进行研究及改进，本发明的主要目的在于提供一种主设备仅需发送部分时钟计数数据至从设备，就能达成全局时钟同步传输的方法。
为达到上述目的，本发明的全局时钟同步传输方法，其应用于一个数字硬件系统，所述的数字硬件系统包含有一个主设备及至少一个从设备，实施时，主设备将一个时钟计数数据包传送给各个从设备，所述的时钟计数数据包只带有一个高位计数数据，各个从设备可基于高位计数数据自行计算出一个低位计数数据，使各从设备储存全部 (高位和低位)计数数据后开始计数作业，当各从设备再次收到时钟计数数据包后，从设备即可比对全部(高位和低位)计数数据，判断从设备是否与主设备达到时钟同步，因此，主设备仅需传送高位计数数据给从设备，以大幅减少数据的发送量及减少数据通讯功耗。
为使贵审查委员得以清楚了解本发明的的目的、技术特征及其实施后的功效，兹以下列说明搭配图示进行说明，敬请参阅。
附图说明
图1为本发明的硬件系统架构图。
图2为本发明的实施流程图。
图3为本发明时钟计数数据包结构的实施例(一)。
图4为本发明时钟计数数据包结构的实施例(二)。
图5为本发明数据包间隔周期设定的实施例(一)。
图6为本发明数据包间隔周期设定的实施例(二)。
具体实施方式
请参阅「图1」，图中所示为本发明的硬件系统架构图，如图，本发明的数字硬件系统10，其主要具有一个主设备101及至少一个从设备(102、102’、102”)，其中，主设备101及各从设备(102、102’、 102”)分别具有一个计数器，所述的计数器可供执行计数任务及比对计数数据，主设备和从设备可为同一电路板上的芯片，或以数据线连接安装有芯片的不同电路板。
主设备101和各从设备(102、102’、102”)的间通过数据线完成信息连接，所述的数据线可以差分线或单端线，主设备101通过数据线定时将主设备的一个时钟计数数据包发送给所有从设备(102、102’、 102”)。
各从设备(102、102’、102”)接收主设备101的时钟计数数据包后，各个从设备(102、102’、102”)可触发计数器进行计数、以及各从设备 (102、102’、102”)比对时钟计数数据包的数据调整从设备计数器的计数数据，使各从设备(102、102’、102”)的时钟计数数据与主设备101 的时钟计数数据误差在一个极小的误差范围内，即各从设备(102、102’、102”)的计数器锁定主设备101的时钟计数器，从设备(102、102’、102”) 可以将这个锁定信息，通过发送计数时钟的数据线传送，也可以建立专属的锁定数据线发送给主设备101，或者，从设备(102、102’、102”) 可以不发送锁定信息给主设备101以简化全局时钟同步程序。
在全局时钟同步传输过程中，主设备101需要定时将完整的时钟计数数据通过数据线以数据包的形式发送给从设备(102、102’、102”)，数据线可以是专门用于全局时钟同步的专用数据线，也可以是设备间通讯的通用数据线，本发明的数据线使用专门用于全局时钟同步的专用数据线，使主设备101与从设备(102、102’、102”)间传输其它数据时，不会因为传输其它数据而影响到主设备101精准发送时钟计数数据的时间。
请参阅「图2」，图中所示为本发明的实施流程图。本发明的硬件全局时钟同步传输方法S如图，其包含:
(1)主设备发送第一笔时钟计数数据包S1:设备初始化后，主设备的计数器基于一个时钟计数周期进行计数，历经一个时钟计数周期后，主设备计数器将一个时钟计数数据包通过数据线发布到至少一个从设备；所述的时钟计数周期是介于2的16次方纳秒(ns)～2的32次方纳秒，最佳为2的24次方纳秒，时钟计数周期可以依据需求设定，选择以低位为零的数值作为时钟计数周期，例如65,536纳秒(即2的 16次方纳秒)，时钟计数周期的设定以节省功耗作为考虑，时钟同步传输中，如果时钟计数周期很短，从设备可以经常接收到主设备的时钟计数数据包调整从设备的时钟计数数据，可以确保从设备的时钟计数数据与主设备的时钟计数数据同步或接近于同步，然而主设备通讯功耗也相对提高，如果时钟计数周期很长，主设备需等待很长一段时间才能发送一次时钟计数数据包给从设备，如此，主设备可以节省通讯功耗，但从设备接收数据包的间隔时间较长，可能会造成较大的同步误差；
(2)因此，本实施例中以16,777,216纳秒(约16ms)为最佳实施例，可满足多数应用在100纳秒左右的主设备与从设备计数误差要求，所述的时钟计数数据包包含有一个包头、一个高位计数数据和一个数据包包尾，其中，高位计数数据可以依据需求设定，可以选用8位(bit，亦可称比特)、24位或40位等，另外，主计数器进一步对低位计数数据补0，例如，当主设备计数到16,777,216纳秒时，主设备的计数十六进制表示为0x1000000，即高位为0x1、低位为0x0，如果主设备时钟计数器设定为32位时，主设备发给从设备的高位计数数据应为8 位(8’b00000001)，低位部分全部为 0(24’b000000000000000000000000(24’h0))(主设备仅发送高位计数数据)；
(3)从设备接收时钟计数数据包后开始时钟计数S2:在从设备初始化完成后，各个从设备收到主设备发来的时钟计数数据包后，各从设备可分别取出数据包中的高位计数数据，各个从设备计数器可进一步基于数据包中的高位计数数据，经补零计算出低位计数数据，储存全部数据(即高位计数数据和低位计数数据)并开始计数作业；
(4)主设备更新时钟计数数据包S3:主设备计数器再次计数至指定的时钟计数周期(例如16,777,216纳秒)时，主设备计数器更新时钟计数数据包中高位计数数据，并且将更新后的时钟计数数据包再次发布至各个从设备，例如，主设备计数器计数到33,554,432纳秒(即下一次16,777,216纳秒)时，主设备计数器以十六进制表示为”0x2000000”，即高位为”0x2”、低位为”0x0”，如果主设备为32位计数，主设备发给从设备的计数应为高位为8位，即为8’b00000010，低位全部为0，即为24’b000000000000000000000000(24’h0)(主设备仅发送高位计数数据)；
(5)从设备比对主设备时钟计数数据包S4:从设备再次收到主设备的时钟计数数据包后，从设备以数据包中经过低位补零的计数数据，比对从设备计数器的时钟计数数据，若主设备的时钟计数数据和从设备的时钟计数数据之间误差在一误差允许范围内，从设备即可判断从设备的时钟计数数据与主设备的时钟计数数据达到同步，并等待主设备下一笔发送的时钟计数数据包进行下一次比对，若主设备的时钟计数数据与从设备的时钟计数数据未在误差允许范围内(即误差过大)，则进行下一步骤，所述的误差允许范围可依据主设备与从设备的应用进行设定，例如，视频电子标准协会(VESA)制定的数字式视频接口标准(DisplayPort)中，全局时间码(Global Time Code,GTC)用于Video和 Audio之间的同步，标准要求，在GTC保持阶段(maintenance phase)， GTC master和GTC slave的时钟计数数据误差在平均+-50纳秒，最大误差不能超过+-100纳秒；
(6)从设备将时钟计数调整至同步S5:若主设备的时钟计数数据与从设备的时钟计数数据之间差值未在误差允许范围内，则从设备调整从设备计数时钟的频率或调整从设备每个时钟周期的计数增加值，然后重复上述步骤「主设备更新时钟计数数据包S3」和「从设备比对主设备时钟计数数据包S4」，直到从设备的时钟计数数据值再次与主设备的时钟计数数据值同步，即主设备的时钟计数数据和从设备的时钟计数数据误差维持在误差允许范围内。
承上，主设备每个时钟周期计数器增加2的整数次幂，例如主设备时钟使用125MHz，每个时钟周期计数器计数增加为8，每个时钟周期为8纳秒，如果主设备时钟使用62.5MHz，则每个时钟周期计数器计数增加为16，代表每个时钟周期为16纳秒，为了尽量减少主设备发给从设备的计数数据量(bit，位/比特)，同时维持主设备与从设备之间数据包发送时间在合适区间内，主设备优先选择以16,777,216纳秒作为数据包发送时间的间隔周期，但不以此为限，其中，16,777,216 为2的24次方，所以每次主设备为从设备发送时钟计数数据时，主设备只需发送时钟计数数据中高位计数数据(数据不为0的部分)至从设备，而不发送低位(24位)数据，从而减少主设备的数据发送量。
请参阅「图3」，图中所示为本发明时钟计数数据包结构的实施例(一)，如图，实施例(一)中，主设备计数器以24位作为低位计数数据，当主设备时钟计数器采用32位计数规格时，每次只需发送高位计数数据给从设备102，即，主设备时钟计数数据获取高位计数数据的部分，即32位-24位＝8位。
请参阅「图4」，图中所示为本发明时钟计数数据包结构的实施例(二)，如图，主设备计数器以24位作为低位计数数据，当主设备时钟计数器采用64位计数规格时，每次只需发送高位计数数据给从设备102，即，主设备时钟计数数据获取高位计数数据的部分，即64位-24位＝40位。
请参阅「图5」，图中所示为本发明数据包间隔周期设定的实施例(一)，图中所示为主设备发送时钟计数数据包D及下一笔时钟计数数据包D’的间隔时间，当主设备计数器使用16,777,216纳秒作为时钟计数周期，且主设备时钟采用125MHz计数时，每个主时钟周期时钟计数增加8，则主设备时钟计数数据包(D、D’)发送的间隔周期为 16,777,216÷8＝2,097,152个主设备时钟计数周期。
请参阅「图6」，图中所示为本发明数据包间隔周期设定的实施例(二)，图中所示为主设备发送时钟计数数据包D及下一笔时钟计数数据包D’的间隔时间，当主设备计数器使用了16,777,216纳秒作为时钟计数周期，且主设备时钟采用62.5MHz计数时，每个主时钟周期时钟计数增加16，则主设备数据包发送的间隔周期为16777216÷ 16＝1,048,576个主设备时钟计数周期。
综上可知，本发明的用于数字硬件系统的全局时钟同步传输方法，主要通过主设备向多个从设备发送时钟计数数据包，使从设备接收到数据包后可开始计数或确认是否达到时钟同步，其中，主设备所发送的时钟计数数据包中只保留高位计数数据，当从设备收到时钟计数数据包后，从设备可基于高位计数数据，经补零计算出低位计数数据，使从设备计数器可以比对全部计数数据(即高位计数数据和低位计数数据)，进而确认从设备计数器是否与主设备计数器形成同步，并进行修正至同步。
本发明其据以实施后，确实可达到提供一种主设备仅需发送部分时钟计数数据至从设备，达到全局时钟同步传输的目的。
以上所述者，仅为本发明的较佳的实施例而已，并非用以限定本发明实施的范围；任何熟悉此技术者，在不脱离本发明的精神与范围下所作的均等变化与修饰，皆应涵盖于本发明的专利范围内。
【符号说明】
10数字硬件系统
101主设备 102从设备
102’从设备 102”从设备
D时钟计数数据包
D’时钟计数数据包
S硬件全局时钟同步传输方法
S1主设备发送第一笔时钟计数数据包
S2从设备接收时钟计数数据包后开始计数时钟
S3主设备更新时钟计数数据包
S4从设备比对主设备时钟计数数据包
S5从设备将时钟计数调整至同步。

Claims (5)

1.一种全局时钟同步传输方法，其特征在于，包含:
一主设备发送第一笔时钟计数数据包步骤:一主设备初始化后，一主设备计数器基于一时钟计数周期进行计数，计数至所述时钟计数周期后，所述主设备计数器将带有一高位计数数据的一时钟计数数据包通过数据线发布到至少一从设备，且所述时钟计数数据包不具有一低位计数数据；
一从设备接收时钟计数数据包后开始计数时钟步骤:各所述从设备初始化后，各所述从设备分别收到所述主设备发来的所述时钟计数数据包后，各所述从设备基于所述时钟计数数据包计算出一低位计数数据，所述从设备计数器储存所述高位计数数据和所述低位计数数据并开始计数作业；
一主设备更新时钟计数数据包步骤:所述主设备计数器再次计数至指定的所述时钟计数周期时，所述主设备计数器更新所述时钟计数数据包，并将更新后的所述时钟计数数据包发布至各所述从设备；
一从设备比对主设备时钟计数数据包步骤:各所述从设备再次收到所述时钟计数数据包后，各所述从设备以所述时钟计数数据包中经过低位补零的计数数据，比对各所述从设备计数器的一时钟计数数据，当比对误差在一误差允许范围之中，所述从设备判断与所述主设备达到时钟同步，当比对误差大于所述误差允许范围，则进行下一步骤；以及
一从设备将时钟计数调整至同步步骤:所述从设备调整计数时钟的频率或调整每个时钟周期的计数增加值，然后重复「主设备更新时钟计数数据包步骤」及「从设备比对主设备时钟计数数据包步骤」，直到所述从设备的所述时钟计数数据再次与所述主设备的所述时钟计数数据同步。
2.如权利要求1所述的全局时钟同步传输方法，其特征在于，所述主设备将所述高位计数数据汇入于所述时钟计数数据包，将所述时钟计数数据包发送至各所述从设备。
3.如权利要求2所述的全局时钟同步传输方法，其特征在于，所述从设备接收时钟计数数据包后开始计数时钟步骤执行时，各所述从设备分别收到所述时钟计数数据包后，各所述从设备基于所述时钟计数数据包的所述高位计数数据，经过低位补零后计算出所述低位计数数据。
4.如权利要求1所述的全局时钟同步传输方法，其特征在于，所述从设备将所述时钟计数数据调整至同步步骤执行时，所述从设备调整各所述时钟的计数频率，或调整各所述时钟周期的计数增加值，使误差在所述误差允许范围内。
5.如权利要求1所述的全局时钟同步传输方法，其特征在于，所述时钟计数周期设计为2的n次方纳秒。
CN202010066410.1A 2020-01-20 2020-01-20 全局时钟同步传输方法 Pending CN113138623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010066410.1A CN113138623A (zh) 2020-01-20 2020-01-20 全局时钟同步传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010066410.1A CN113138623A (zh) 2020-01-20 2020-01-20 全局时钟同步传输方法

Publications (1)

Publication Number Publication Date
CN113138623A true CN113138623A (zh) 2021-07-20

Family

ID=76809181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010066410.1A Pending CN113138623A (zh) 2020-01-20 2020-01-20 全局时钟同步传输方法

Country Status (1)

Country Link
CN (1) CN113138623A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739500A (zh) * 2010-02-10 2010-06-16 北京龙芯中科技术服务中心有限公司 一种多时钟数字系统及其时钟确定装置和方法
US20100169704A1 (en) * 2008-12-03 2010-07-01 Ting-Fa Yu Ethernet System and Related Clock Synchronization Method
CN101977104A (zh) * 2010-11-13 2011-02-16 上海交通大学 基于ieee1588精确时钟同步协议系统及其同步方法
CN102023945A (zh) * 2009-09-22 2011-04-20 鸿富锦精密工业（深圳）有限公司 基于串行外围设备接口总线的设备及其数据传输方法
CN102739386A (zh) * 2011-04-13 2012-10-17 Sem技术公司 大型网络上克服偏离累积实现精确时钟分配的系统和方法
CN103703716A (zh) * 2011-05-20 2014-04-02 德克萨斯仪器股份有限公司 串行通信协议
CN104144023A (zh) * 2013-05-10 2014-11-12 中国电信股份有限公司 用于时钟同步的方法、装置和系统
CN104541473A (zh) * 2012-06-01 2015-04-22 黑莓有限公司 基于概率方法的用于保证多格式音频系统中的锁定的通用同步引擎
JP2015158824A (ja) * 2014-02-25 2015-09-03 新日本無線株式会社 同期式シリアル通信方法およびスレーブ装置
CN106487467A (zh) * 2015-08-26 2017-03-08 中兴通讯股份有限公司 一种时间同步偏差检测方法和装置
CN206759421U (zh) * 2016-12-26 2017-12-15 航天信息股份有限公司 一种频率补偿电路
CN108605056A (zh) * 2016-02-01 2018-09-28 高通股份有限公司 高速串行链路中的单向时钟信令
CN109001970A (zh) * 2017-06-07 2018-12-14 精工爱普生株式会社 计时装置、电子设备以及移动体
CN109151987A (zh) * 2018-07-03 2019-01-04 珠海全志科技股份有限公司 一种无线局域网内多房间音频组同步播放的方法
CN109525968A (zh) * 2017-09-18 2019-03-26 苹果公司 离网无线电服务系统设计
CN110325929A (zh) * 2016-12-07 2019-10-11 阿瑞路资讯安全科技股份有限公司 用于检测有线网络变化的信号波形分析的系统和方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169704A1 (en) * 2008-12-03 2010-07-01 Ting-Fa Yu Ethernet System and Related Clock Synchronization Method
CN102023945A (zh) * 2009-09-22 2011-04-20 鸿富锦精密工业（深圳）有限公司 基于串行外围设备接口总线的设备及其数据传输方法
CN101739500A (zh) * 2010-02-10 2010-06-16 北京龙芯中科技术服务中心有限公司 一种多时钟数字系统及其时钟确定装置和方法
CN101977104A (zh) * 2010-11-13 2011-02-16 上海交通大学 基于ieee1588精确时钟同步协议系统及其同步方法
CN102739386A (zh) * 2011-04-13 2012-10-17 Sem技术公司 大型网络上克服偏离累积实现精确时钟分配的系统和方法
CN103703716A (zh) * 2011-05-20 2014-04-02 德克萨斯仪器股份有限公司 串行通信协议
CN104541473A (zh) * 2012-06-01 2015-04-22 黑莓有限公司 基于概率方法的用于保证多格式音频系统中的锁定的通用同步引擎
CN104144023A (zh) * 2013-05-10 2014-11-12 中国电信股份有限公司 用于时钟同步的方法、装置和系统
JP2015158824A (ja) * 2014-02-25 2015-09-03 新日本無線株式会社 同期式シリアル通信方法およびスレーブ装置
CN106487467A (zh) * 2015-08-26 2017-03-08 中兴通讯股份有限公司 一种时间同步偏差检测方法和装置
CN108605056A (zh) * 2016-02-01 2018-09-28 高通股份有限公司 高速串行链路中的单向时钟信令
CN110325929A (zh) * 2016-12-07 2019-10-11 阿瑞路资讯安全科技股份有限公司 用于检测有线网络变化的信号波形分析的系统和方法
CN206759421U (zh) * 2016-12-26 2017-12-15 航天信息股份有限公司 一种频率补偿电路
CN109001970A (zh) * 2017-06-07 2018-12-14 精工爱普生株式会社 计时装置、电子设备以及移动体
CN109525968A (zh) * 2017-09-18 2019-03-26 苹果公司 离网无线电服务系统设计
CN109151987A (zh) * 2018-07-03 2019-01-04 珠海全志科技股份有限公司 一种无线局域网内多房间音频组同步播放的方法

Similar Documents

Publication Publication Date Title
EP1525693B1 (en) Clock synchronizing method over fault-tolerant etherent
CN101431795B (zh) 时间同步方法和装置
US11552871B2 (en) Receive-side timestamp accuracy
US20080031283A1 (en) Time synchronization for network aware devices
CN110224775A (zh) 一种时间信息确定的方法、装置及设备
KR20150143801A (ko) 타임스탬프를 생성하는 방법, 장치, 그리고 시스템
EP3163786A1 (en) Clock synchronization method and apparatus
CN110995388B (zh) 一种分布式的共享时钟触发调延系统
TW201530155A (zh) 用於分散式電力系統測量之通訊系統與方法
US10855387B2 (en) Time synchronization method and device
CN105027489B (zh) 精确时钟协议同步方法和节点
CN109217852A (zh) 用于脉宽调制时钟信号的解调器
Dong et al. The design and implementation of ieee 1588v2 clock synchronization system by generating hardware timestamps in mac layer
US5202904A (en) Pulse stuffing apparatus and method
CN101399653B (zh) 一种时钟同步的实现方法
CN107636627B (zh) 时刻同步装置、时刻同步系统及时刻同步方法
CN113138623A (zh) 全局时钟同步传输方法
CN111464255B (zh) 一种基于cpld的数据同步方法和数据采集装置
JP6818845B1 (ja) 時刻同期システム、時刻同期回路、及び時刻同期方法
CN102571253B (zh) 实现精确时间同步的方法和设备
TWI720791B (zh) 全域時鐘同步傳輸方法
US9442511B2 (en) Method and a device for maintaining a synchronized local timer using a periodic signal
WO2023213080A1 (zh) 基于fpga实现网络节点时间同步的方法
Buhr et al. A real-time fast ethernet transceiver achieving sub-ns time synchronization
US12040812B2 (en) Method for synchronising analogue data at the output of a plurality of digital/analogue converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination