JP2012222114A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012222114A JP2012222114A JP2011085635A JP2011085635A JP2012222114A JP 2012222114 A JP2012222114 A JP 2012222114A JP 2011085635 A JP2011085635 A JP 2011085635A JP 2011085635 A JP2011085635 A JP 2011085635A JP 2012222114 A JP2012222114 A JP 2012222114A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 5
- 239000011229 interlayer Substances 0.000 description 59
- 230000008569 process Effects 0.000 description 18
- 238000002955 isolation Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000008859 change Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 Ta 3 O 5 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】従来のReRAMを有する半導体装置では、メモリ素子特性にばらつきが生ずるおそれがあった。
【解決手段】基板11を覆う第1の絶縁膜23を形成する工程と、第1の絶縁膜23を貫通する導電プラグ24を形成する工程と、導電プラグ24の上部を一部除去して、導電プラグ24の上面を底面として有し、かつ、一部除去した導電プラグ24に覆われていた部分の第1の絶縁膜23を側壁として有する孔部を形成する工程と、孔部の側壁を覆い、孔部の底面の一部を露出させる側壁絶縁膜25を形成する工程と、孔部の側壁絶縁膜25および底面を覆う可変抵抗膜26を形成する工程と、可変抵抗膜26を覆う導電膜27を形成する工程と、を有する。
【選択図】図1
【解決手段】基板11を覆う第1の絶縁膜23を形成する工程と、第1の絶縁膜23を貫通する導電プラグ24を形成する工程と、導電プラグ24の上部を一部除去して、導電プラグ24の上面を底面として有し、かつ、一部除去した導電プラグ24に覆われていた部分の第1の絶縁膜23を側壁として有する孔部を形成する工程と、孔部の側壁を覆い、孔部の底面の一部を露出させる側壁絶縁膜25を形成する工程と、孔部の側壁絶縁膜25および底面を覆う可変抵抗膜26を形成する工程と、可変抵抗膜26を覆う導電膜27を形成する工程と、を有する。
【選択図】図1
Description
本発明は、ReRAM(Resistance Random Access Memory)を有する半導体装置及びその製造方法に関し、特に、半導体装置及びその製造方法に関する。
近年、次世代の不揮発性メモリ素子として、図9に示すようなReRAMが注目されている(非特許文献1参照)。ReRAMは、素子構造が金属膜101/可変抵抗膜102/金属膜103の積層構造であり、電圧印加による電気抵抗の大きな変化(電界誘起巨大抵抗変化;CER(Colossal Electro Resistance)効果)を利用した半導体メモリである。低抵抗状態の抵抗をセット抵抗と呼び、高抵抗状態の抵抗をリセット抵抗と呼ぶ。
ReRAMの動作方法について図10を用いて説明する(非特許文献1参照)。まず、可変抵抗膜102において電流経路が形成されていない初期状態(Initial state)のときに、金属膜101、103間に高い電圧印加を行うことで、可変抵抗膜102において金属膜101、103間が繋がった電流経路121を形成し、低抵抗状態にする(フォーミング;Forming)。この後、低抵抗状態から高抵抗状態へのスイッチング(リセット;Reset)や、高抵抗状態から低抵抗状態へのスイッチング(セット;Set)は、電圧印加の大きさで制御する。セット電圧は、リセット電圧よりも高い電圧である。低抵抗状態から高抵抗状態になるときは、電流経路121において金属膜103近傍の部分で開裂した開裂部122が形成される。高抵抗状態から低抵抗状態になるときは、金属膜103近傍の部分で開裂した開裂部122がなくなり、金属膜101、103間が繋がった電流経路121が形成される。
フォーミング時の電流経路は、図11(A)に示すように、理想的には一つの電流経路121が好ましい。ところが、実際に形成される電流経路は、図11(B)に示すように、不完全な電流経路123も含めて可変抵抗膜102中の様々な場所で形成され、特に、エッチングダメージの入っている可変抵抗膜102の側壁付近で形成されやすい(側壁付近の電流経路124参照)。フォーミング後のスイッチング動作において、不完全な電流経路123が導通した場合、抵抗値が急激に下がり、誤動作の原因となる。また、ダメージの入った可変抵抗膜102の側壁付近の電流経路124のスイッチング特性は、ダメージの入っていない中心付近の電流経路121と異なるため、メモリ素子性能のバラツキの大幅な増大や信頼性の大幅な劣化の原因となっている。
この問題の対策として、下部電極、可変抵抗膜、及び上部電極が積層したMIM構造を形成する際に用いるハードマスクを残したまま、下部電極及び上部電極を側方から酸化させて側壁絶縁体を形成することで、電流経路形成(フォーミング)時に抵抗変化膜(可変抵抗膜)において形成される電流経路を絞る構造が提案されている(特許文献1の図7E、図7F参照)。これにより、電流経路形成時に可変抵抗膜において電流経路が分散して形成されるのを防ぐことができ、安定したセット/リセット動作を実現できるとしている。特に、エッチングダメージを含む下部電極及び上部電極の側壁部分の酸化により不活性にしていることが効果的であるとしている。
Akihito Sawa, "Resistive switching in transition metal oxides", Materials Today, Volume 11, Number 6, 28-36 (June 2008).
しかしながら、特許文献1の構造の場合、エッチングダメージによる側壁付近の電流経路(図11の124に相当)の形成は防げるが、酸化させて下部電極及び上部電極の一部を絶縁体(側壁絶縁体)としているために、酸化量の制御バラツキがメモリ素子性能のバラツキとなってしまう。別の言い方をすると、酸化量の制御バラツキにより不完全な電流経路(図11の123に相当)が形成される可能性がある。つまり、酸化膜の膜厚のばらつきが電流経路形成(フォーミング)に影響し、メモリ素子特性のばらつきの原因となる。
従来のReRAMを有する半導体装置では、メモリ素子特性にばらつきが生ずるおそれがあった。
本発明の第1の視点においては、半導体装置の製造方法において、基板を覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜を貫通する導電プラグを形成する工程と、前記導電プラグの上部を一部除去して、前記導電プラグの上面を底面として有し、かつ、前記一部除去した前記導電プラグに覆われていた部分の前記第1の絶縁膜を側壁として有する孔部を形成する工程と、前記孔部の側壁を覆い、前記孔部の底面の一部を露出させる側壁絶縁膜を形成する工程と、前記孔部の前記側壁絶縁膜および前記底面を覆う可変抵抗膜を形成する工程と、前記可変抵抗膜を覆う導電膜を形成する工程と、を有することを特徴とする。
本発明の第2の視点においては、半導体装置において、基板を覆う第1の絶縁膜と、前記第1の絶縁膜の所定の領域において前記第1の絶縁膜の底面と前記第1の絶縁膜の上面から所定の深さの位置との間に埋め込まれた導電プラグと、前記導電プラグが配された領域において、前記導電プラグの上面を底面として有し、かつ、前記第1の絶縁膜を側壁として有する孔部と、前記孔部の側壁を覆い、前記孔部の底面の一部を覆う側壁絶縁膜と、前記孔部の前記側壁絶縁膜および前記底面を覆う可変抵抗膜と、前記可変抵抗膜を覆う導電膜と、を備えることを特徴とする。
本発明によれば、フォトレジストを用いたエッチングによる加工工程によらずに下部電極となる導電プラグ上に孔部および側壁絶縁膜を形成することで、電極間(下部電極となる導電プラグと上部電極となる導電膜との間)に挟まれる部分の可変抵抗膜の面積を下部電極に対して自己整合的に狭められ、可変抵抗膜に対して局所的に電圧を印加する構造を形成することができる。その結果、フォーミング時の電流経路の分散が生じにくくなり、素子特性のばらつきを回避することができ、ReRAMのセット/リセット動作を安定化させることができる。
本発明者の視点によれば、ReRAMを有する半導体装置においてメモリ素子特性のばらつきを回避するためには、下部電極及び上部電極の側壁部分を酸化させずに電極間に挟まれる可変抵抗膜の面積を小さく(狭く)する必要がある。この観点から、本発明者は図12〜図16を用いて以下で説明する構造の可変抵抗素子を検討した。
図12に示す可変抵抗素子303では、下部電極となるプラグ324上の層間絶縁膜330においてプラグ324に通ずるテーパ形状(プラグ324に近づくにしたがい幅が小さくなった形状)の下穴330aを形成し、下穴330aから表れたプラグ324、及び、下穴330aの壁面を含む層間絶縁膜330上に、下穴330aを完全に満たさないように可変抵抗膜326を形成し、可変抵抗膜326上に上部電極となるビット線配線327を形成している。可変抵抗摸326の一部は、下穴330aに埋設された構成をしている。上部電極となるビット線配線327は、下穴330aにおける可変抵抗膜326上に埋設されている。
図12のような構造の可変抵抗素子303は、以下のようにして形成することができる。まず、公知の手法で、半導体基板311上に素子分離領域314、トランジスタ302、層間絶縁膜319、ソース/ドレインプラグ320、321、ソース配線322、層間絶縁膜323、及びプラグ324を形成したものを用意する。その後、プラグ324を含む層間絶縁膜323上に層間絶縁膜330を堆積し(図13(A)参照)、フォトレジスト及びエッチング(ここでは、等方性エッチング)により層間絶縁膜330においてプラグ324に通ずるテーパ形状の下穴330aを形成し(図13(B)参照)、下穴330aから表れたプラグ324、及び、下穴330aの壁面を含む層間絶縁膜330上に、下穴330aを完全に埋め込まないように可変抵抗膜326を堆積し、可変抵抗膜326上に上部電極となるビット線配線327を堆積し、フォトレジスト及びエッチングにより不要なビット線配線327及び可変抵抗膜326を除去し(図13(C)参照)、その後、ビット線配線327及び可変抵抗膜326を含む層間絶縁膜330上に層間絶縁膜328を堆積する(図12参照)。
また、下部電極及び上部電極の側壁部分を酸化させずに電極間に挟まれる可変抵抗膜の面積を小さくするために、図14に示す可変抵抗素子303も検討した。すなわち、下部電極となるプラグ324上の層間絶縁膜330においてプラグ324に通ずる下穴(テーパ形状でない下穴)を形成し、当該下穴から表れたプラグ324の一部、及び、下穴の壁面を覆う環状の側壁絶縁膜325aを形成し、側壁絶縁膜325aの内側から表れたプラグ324、及び、側壁絶縁膜325aを含む層間絶縁膜330上に、側壁絶縁膜325aの内側を完全に満たさないように可変抵抗膜326を形成し、可変抵抗膜326上に上部電極となるビット線配線327を形成している。可変抵抗摸326の一部は、側壁絶縁膜325aの内側に埋設された構成をしている。上部電極となるビット線配線327は、下穴330aにおける可変抵抗膜326上に埋設されている。
図14のような構造の可変抵抗素子303は、以下のようにして形成することができる。まず、公知の手法で、半導体基板311上に素子分離領域314、トランジスタ302、層間絶縁膜319、ソース/ドレインプラグ320、321、ソース配線322、層間絶縁膜323、及びプラグ324を形成したものを用意する。その後、プラグ324を含む層間絶縁膜323上に層間絶縁膜330を堆積し(図15(A)参照)、フォトレジスト及びエッチング(ここでは、異方性エッチング)により層間絶縁膜330においてプラグ324に通ずる下穴330bを形成し(図15(B)参照)、下穴330bから表れたプラグ324、及び、下穴330bの壁面を含む層間絶縁膜330上に、層間絶縁膜330に対してエッチング選択比の高い絶縁膜325を堆積し(図15(C)参照)、絶縁膜325をエッチバックすることによりプラグ324の一部、及び、下穴330bの壁面を覆う環状の側壁絶縁膜325aを形成し(図16(A)参照)、側壁絶縁膜325aの内側を完全に埋め込まないように可変抵抗膜326を堆積し、可変抵抗膜326上に上部電極となるビット線配線327を堆積し、フォトレジスト及びエッチングにより不要なビット線配線327及び可変抵抗膜326を除去し(図16(B)参照)、その後、ビット線配線327及び可変抵抗膜326を含む層間絶縁膜330上に層間絶縁膜328を堆積する(図14参照)。
上記図14〜図18を用いて説明した構造の可変抵抗素子303によれば、下部電極となるプラグ324と可変抵抗膜326とが接触する面積を小さく(狭く)することができるので、可変抵抗素子303において電極間(下部電極となるプラグ324と上部電極となるビット線配線327との間)に挟まれる可変抵抗膜326の面積を小さく(狭く)した構造を、電極の酸化工程によらずに実現できる。従って、電界集中を局所的に起こさせ、電流経路の分散を低減し得る構造において、工程ばらつきの影響を低減できる。これにより、ReRAMのセット/リセット特性を安定化させることができる。
しかしながら、上記構造の可変抵抗素子303の形成工程では、下部電極となるプラグ324上の層間絶縁膜330においてフォトレジスト及びエッチングによって形成した下穴(図13(B)の330a、図15(B)の330b)内に可変抵抗膜326、及び、上部電極となるビット線配線327を堆積している。そのため、下穴(図13(B)の330a、図15(B)の330b)の形成が下部電極となるプラグ324に対して自己整合的でない。換言すれば、電極間(下部電極となるプラグ324と上部電極となるビット線配線327との間)に挟まれる可変抵抗膜326の面積を小さく(狭く)するという有意な構造を形成する工程が、下部電極となるプラグ324に対して自己整合的な工程ではない。
従って、メモリ素子の微細化に伴う合わせずれ(プラグ324に対する下穴の合わせずれ)の影響を低減する、または、ReRAMを有する半導体装置の製造工程を簡略化する、という観点で改善の余地がある。以下では、本発明を適用した実施形態について図面を用いて説明する。図1は、本発明の実施形態に係る半導体装置の構成を模式的に示した(A)平面図、(B)X−X´間の断面図である。
図1の半導体装置1は、ReRAMを有する半導体装置である。半導体装置1は、電圧印加による電気抵抗の大きな変化を利用した可変抵抗素子3と、可変抵抗素子3のスイッチングを制御するトランジスタ2と、を有する。
半導体装置1は、半導体基板11(例えば、シリコン基板)上に素子(トランジスタ2)間を電気的に分離する素子分離領域14(例えば、LOCOS、トレンチアイソレーション)が形成されている。半導体装置1は、トランジスタ2として、素子分離領域14で囲まれた領域の半導体基板11におけるチャネル上にゲート絶縁膜15(例えば、シリコン酸化膜)、ゲート電極16(例えば、ポリシリコン)、絶縁膜17(例えば、シリコン酸化膜)が順次積層しており、ゲート絶縁膜15、ゲート電極16、及び絶縁膜17の積層体の両側の側壁面を覆う側壁絶縁膜18(例えば、シリコン窒化膜)が形成されており、チャネルの両側の半導体基板11上に不純物が拡散したソース/ドレイン領域12、13が形成されている。ゲート電極16は、ワード線の電圧を制御するワード線ドライバ(図示せず)に電気的に接続される。
半導体装置1は、トランジスタ2及び素子分離領域14を含む半導体基板11上に層間絶縁膜19(例えば、シリコン酸化膜)が形成されている。半導体装置1は、層間絶縁膜19においてソース/ドレイン領域12、13に通ずる下穴が形成されており、ソース/ドレイン領域12に通ずる下穴にソース/ドレインプラグ20(例えば、タングステン)が埋設されており、ソース/ドレイン領域13に通ずる下穴にソース/ドレインプラグ21(例えば、タングステン)が埋設されている。半導体装置1は、層間絶縁膜19上の所定の領域に、ソース/ドレインプラグ20と接続されたソース配線22(例えば、銅)が形成されている。ソース配線22は、ソース/ドレインプラグ20を介してトランジスタ2のソース/ドレイン領域12に電気的に接続され、ソース配線22の電圧を制御するソース線ドライバ(図示せず)に電気的に接続される。
半導体装置1は、ソース配線22及びソース/ドレインプラグ21を含む層間絶縁膜19上に層間絶縁膜23(第1の絶縁膜;例えば、シリコン酸化膜)が形成されている。層間絶縁膜23は、継ぎ目を有さない一体の絶縁材料よりなる。半導体装置1は、層間絶縁膜23においてソース/ドレインプラグ21に通ずる下穴(図5の23a)を有し、当該下穴(図5の23a)において層間絶縁膜23の上面から所定の深さまでプラグ24(導電プラグ;例えば、Hf)が埋設されている。つまり、プラグ24は、所定の領域(下穴23aが配された領域)において層間絶縁膜23の底面と層間絶縁膜23の上面から所定の深さの位置との間に埋め込まれている。プラグ24は、可変抵抗素子3の下部電極となり、ソース/ドレインプラグ21を介してトランジスタ2のソース/ドレイン領域13に電気的に接続される。半導体装置1は、プラグ24が配された領域において、プラグ24の上面を底面として有し、かつ、層間絶縁膜23を側壁(下穴23aの壁面)として有するリセス(孔部;図5の29)を有する。半導体装置1は、当該リセス(図5の29)の側壁(下穴23aの壁面)を覆い、当該リセス(図5の29)の底面(プラグ24)の一部を露出する環状の側壁絶縁膜25a(例えば、シリコン窒化膜)が形成されている。半導体装置1は、当該リセス(図5の29)におけるプラグ24及び側壁絶縁膜25aを含む層間絶縁膜23上の所定の位置に、リセス29の側壁絶縁膜25aおよび底面を覆う可変抵抗膜26(例えば、HfO2)、ビット線配線27(導電膜;例えば、Hf)が順次積層している。半導体装置1は、当該リセス(図5の29)内には可変抵抗膜26が完全に満たされておらず、当該リセス(図5の29)の領域にできた可変抵抗膜26の先鋭構造の窪みの上にビット線配線27が形成される。可変抵抗膜26は、側壁絶縁膜25aによって下部電極となるプラグ24と接触する面積が小さく(狭く)なる。ビット線配線27は、可変抵抗素子3の上部電極となり、電圧を増幅するセンスアンプ(図示せず)と電気的に接続される。半導体装置1は、ビット線配線27及び可変抵抗膜26を含む層間絶縁膜23上に層間絶縁膜28(例えば、シリコン酸化膜)が形成されている。
なお、上記説明の各構成要素の材料種は、例示したものに限定されるものではない。例えば、可変抵抗膜26には、HfO2のほか、ZrO2、Al2O3、TiO2、Ta3O5、NiO、CoO、CuOなどの電圧印加の大きさに応じて抵抗状態が変化する材料を用いることができる。また、下部電極となるプラグ24、及び、上部電極となるビット線配線27には、Hfのほか、Zr、Ti、TiN、Ni、Coやそれらの積層膜などの導電材料を用いることができる。また、側壁絶縁膜25aは、シリコン窒化膜に限定されず、層間絶縁膜23に対してエッチング選択比の高い絶縁材料を用いることができる。
次に、本発明の実施形態に係る半導体装置の動作について説明する。
まず、フォーミングでは、可変抵抗膜26において電流経路が形成されていない初期状態(図10(B)のInitial stateに相当)のときに、ソース配線22及びゲート電極16に正の電圧を印加することで、可変抵抗膜26において下部電極となるプラグ24と上部電極となるビット線配線27とが繋がった電流経路(図10(B)の1.Formingの121に相当)を形成し、低抵抗状態にする。
リセットでは、フォーミング後の低抵抗状態(図10(B)の1.Formingに相当)のときに、ソース配線22にセット時(フォーミング時)よりも低い正の電圧を印加し、かつ、ゲート電極16に正の電圧を印加することにより、電流経路(図10(B)の1.Formingの121に相当)がビット線配線27近傍の部分で開裂して、低抵抗状態から高抵抗状態(図10(B)の2.Resetに相当)へスイッチングする。
セットでは、高抵抗状態(図10(B)の2.Resetに相当)のときに、ソース配線22にリセット時よりも高い正の電圧を印加し、かつ、ゲート電極16に正の電圧を印加することにより、ビット線配線27近傍の部分の開裂がなくなり、高抵抗状態から低抵抗状態(図10(B)の3.Setに相当)へスイッチングする。
なお、フォーミング、リセット、セットでは、ゲート電極16に印加する電圧を調整して、トランジスタ2の飽和電流値による電流制限がかかるようにし、抵抗変化膜26が所望の抵抗値になるようにする。また、フォーミングは、ソース配線22の替わりにビット線配線27に正の電圧を印加してもよい。
次に、本発明の実施形態に係る半導体装置の製造方法について図面を用いて説明する。図2〜図8は、本発明の実施形態に係る半導体装置の製造方法における各工程を模式的に示した(A)平面図、(B)X−X´間の断面図である。
図1のような構造の可変抵抗素子3は、以下のようにして形成することができる。まず、公知の手法で、半導体基板11(基板)上に素子分離領域14、トランジスタ2、層間絶縁膜19、ソース/ドレインプラグ20、21、ソース配線22を形成したものを用意する(図2参照)。例えば、半導体基板11上の所定の位置に素子分離領域14を形成し、その後、素子分離領域14を含む半導体基板11上にゲート絶縁膜15、ゲート電極16、絶縁膜17を順次堆積してエッチングすることで、半導体基板11上にゲート絶縁膜15を介してゲート電極16を形成し、その後、ゲート絶縁膜15、ゲート電極16、絶縁膜17の積層体の両側に側壁絶縁膜18を形成し、その後、ゲート電極16の側方下部の半導体基板11に不純物を導入することでソース/ドレイン領域12、13を形成し、その後、層間絶縁膜19を形成し、その後、層間絶縁膜19を貫通してソース/ドレイン領域12、13と接続されるソース/ドレインプラグ20、21を形成し、その後、ソース/ドレインプラグ20と接続されるソース配線22を形成する。
次に、半導体基板11(素子分離領域14、トランジスタ2、層間絶縁膜19、ソース/ドレインプラグ20、21、ソース配線22を含む)を覆う層間絶縁膜23(第1の絶縁膜)を形成する(図3参照)。例えば、CVD(Chemical Vapor Deposition;化学気相成長)法等によりソース/ドレインプラグ20、21及びソース配線22を含む層間絶縁膜19上に層間絶縁膜23を堆積する。
次に、層間絶縁膜23を貫通するプラグ24(導電プラグ)を形成する(図4参照)。例えば、リソグラフィ及びエッチング(ここでは、異方性エッチング)により層間絶縁膜23においてソース/ドレインプラグ21に通ずる下穴23aを形成し、その後、導電膜成長及びCMP(Chemical Mechanical Polishing;化学機械研磨)により下穴23a内に下部電極となるプラグ24の形成を行う。これにより、プラグ24は、ソース/ドレインプラグ21を介してソース/ドレイン領域13と電気的に接続される。
次に、プラグ24の上部を一部除去して、プラグ24の上面を底面として有し、かつ、一部除去したプラグ24に覆われていた部分の層間絶縁膜23を側壁として有するリセス29(孔部)を形成する(図5参照)。例えば、層間絶縁膜23の表面に露出したプラグ24に対して異方性エッチング(フォトレジストを用いないエッチバック)を施すことでにより下穴23a内のプラグ24の一部(上部)を除去することで、プラグ24の上面を底面とし、かつ、層間絶縁膜23の下穴23aの表面を側壁とするリセス29を形成する。なお、リセス29は、層間絶縁膜23の下穴23aに埋め込んだプラグ24の上面をエッチバックすることで形成するため、下部電極となるプラグ24に対して自己整合的に形成される。
次に、リセス29の側壁を覆い、リセス29の底面の一部を露出させる側壁絶縁膜25aを形成する(図7参照)。ここで、側壁絶縁膜25aの形成では、例えば、CVD法等によりリセス29を含む層間絶縁膜23上に絶縁膜25を堆積し(図6参照)、その後、絶縁膜(図6の25)に対して異方性エッチングを施すことで、側壁絶縁膜25aを形成する(図7参照)。なお、絶縁膜25は、層間絶縁膜23に対してエッチング選択比の高い材料が用いられる。また、側壁絶縁膜25aは、リセス29の側壁(下穴23aの表面)を覆い、リセス29の底面(プラグ24)の一部を露出し、環状に形成される。また、側壁絶縁膜25aは、絶縁膜(図6の25)を堆積してから異方性エッチングすることで形成するため、リセス29の側壁に対して自己整合的に形成される。
次に、リセス29の側壁絶縁膜25aおよび底面(プラグ25の上面)を覆う可変抵抗膜26を形成し、その後、可変抵抗膜26を覆う導電膜27を形成する(図8参照)。例えば、CVD法等によりリセス29におけるプラグ24及び側壁絶縁膜25aを含む層間絶縁膜23上にリセス29を埋め込まず、リセス29の上部に窪みを残すようにして可変抵抗膜26を形成(堆積)し、その後、導電膜成長により可変抵抗膜26上にリセス29の上部の窪みを埋め込むように上部電極となる導電膜(ビット線配線27)を堆積する(図8参照)。このとき、下部電極となるプラグ24に最も近い上部電極となるビット線配線27は、先鋭構造となる。
その後、フォトレジスト及びエッチングにより不要な箇所の導電膜(ビット線配線27)及び可変抵抗膜26を除去することによりビット線配線27を形成し、最後に、CVD法等によりビット線配線27及び可変抵抗膜26を含む層間絶縁膜23上に層間絶縁膜28を堆積する(図1参照)。なお、以降の配線工程等は、公知の手法で行う。
本実施形態によれば、フォトレジストを用いたエッチングによる加工工程によらずに下部電極となるプラグ24上にリセス(図5の29)および側壁絶縁膜25aを形成することで、電極間(下部電極となるプラグ24と上部電極となるビット線配線27との間)に挟まれる部分の可変抵抗膜26の面積をプラグ24に対して自己整合的に狭められ、可変抵抗膜26に局所的に電圧を印加する構造を形成することができる。その結果、フォーミング時に形成される電流経路の分散を低減でき、素子特性のばらつきを回避することができ、ReRAMに係る可変抵抗素子3のセット/リセット動作を安定化させることができる。
また、本実施形態によれば、電極間(下部電極となるプラグ24と上部電極となるビット線配線27との間)に挟まれる部分の可変抵抗膜26の面積を狭めた構造を、可変抵抗膜26のエッチングによらずに実現するため、可変抵抗膜26のエッチングダメージによる電流経路の分散が回避され、特性ばらつきを低減できる。
また、本実施形態によれば、電極間(下部電極となるプラグ24と上部電極となるビット線配線27との間)に挟まれる部分の可変抵抗膜26の面積を狭めた構造を、電極の酸化工程によらずに実現するため、電極の周囲の酸化膜厚のばらつきによる特性ばらつきを低減できる。また、電極を酸化させる必要がないため、電極の材料選択に制限がかからない。
また、本実施形態によれば、リセス(図5の29)、側壁絶縁膜25a、及び可変抵抗膜26を、下部電極となるプラグ24に対して自己整合的に形成できるため、素子の微細化に伴う合わせずれの影響を低減できる。
また、本実施形態によれば、フォトレジストを用いたエッチングによる加工工程によらずに可変抵抗素子3を形成することができるため、製造工程を簡略化できる。
また、本実施形態によれば、上部電極となるビット線配線27を先鋭化させた電界集中構造にすることで、フォーミング時に不要な電流経路の形成を防ぐことができる。よって、可変抵抗膜26中に形成される電流経路は、理想的に一つの経路となるため、メモリ素子性能のバラツキを抑え、信頼性の大幅な劣化を防ぐことができる。
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
なお、本発明の全開示(請求の範囲及び図面を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1、301 半導体装置
2、302 トランジスタ
3、303 可変抵抗素子
11、311 半導体基板
12、13、312、313 ソース/ドレイン領域
14、314 素子分離領域
15、315 ゲート絶縁膜
16、316 ゲート電極
17、317 絶縁膜
18、318 側壁絶縁膜
19、319 層間絶縁膜
20、21、320、321 ソース/ドレインプラグ
22、322 ソース配線
23、323 層間絶縁膜(第1の絶縁膜)
23a 下穴
24、324 プラグ(導電プラグ)
25、325 絶縁膜(第2の絶縁膜)
25a、325a 側壁絶縁膜
26、326 可変抵抗膜
27、327 ビット線配線(導電膜)
28、328 層間絶縁膜
29 リセス(孔部)
101 金属膜(下部電極)
102 可変抵抗膜
103 金属膜(上部電極)
121 電流経路
122 開裂部
123 不完全な電流経路
124 側壁付近の電流経路
330 層間絶縁膜
330a 下穴
330b 下穴
2、302 トランジスタ
3、303 可変抵抗素子
11、311 半導体基板
12、13、312、313 ソース/ドレイン領域
14、314 素子分離領域
15、315 ゲート絶縁膜
16、316 ゲート電極
17、317 絶縁膜
18、318 側壁絶縁膜
19、319 層間絶縁膜
20、21、320、321 ソース/ドレインプラグ
22、322 ソース配線
23、323 層間絶縁膜(第1の絶縁膜)
23a 下穴
24、324 プラグ(導電プラグ)
25、325 絶縁膜(第2の絶縁膜)
25a、325a 側壁絶縁膜
26、326 可変抵抗膜
27、327 ビット線配線(導電膜)
28、328 層間絶縁膜
29 リセス(孔部)
101 金属膜(下部電極)
102 可変抵抗膜
103 金属膜(上部電極)
121 電流経路
122 開裂部
123 不完全な電流経路
124 側壁付近の電流経路
330 層間絶縁膜
330a 下穴
330b 下穴
Claims (10)
- 基板を覆う第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を貫通する導電プラグを形成する工程と、
前記導電プラグの上部を一部除去して、前記導電プラグの上面を底面として有し、かつ、前記一部除去した前記導電プラグに覆われていた部分の前記第1の絶縁膜を側壁として有する孔部を形成する工程と、
前記孔部の側壁を覆い、前記孔部の底面の一部を露出させる側壁絶縁膜を形成する工程と、
前記孔部の前記側壁絶縁膜および前記底面を覆う可変抵抗膜を形成する工程と、
前記可変抵抗膜を覆う導電膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記可変抵抗膜を形成する工程では、前記孔部を埋め込まず、前記孔部の上部に窪みを残すようにして前記可変抵抗膜を形成し、
前記導電膜を形成する工程では、前記孔部の上部の窪みを埋め込むように前記導電膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記孔部を形成する工程では、前記第1の絶縁膜の表面に露出した前記導電プラグに対して異方性エッチングを施すことで前記導電プラグの上部を一部除去して、前記孔部を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記側壁絶縁膜を形成する工程では、前記孔部の側壁および底面を覆う第2の絶縁膜を形成した後、前記第2の絶縁膜に対して異方性エッチングを施すことで、前記側壁絶縁膜を形成することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記第1の絶縁膜を形成する工程の前に、
前記基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の側方下部の前記基板に不純物を導入することでソース/ドレイン領域を形成する工程と、を更に有し、
前記導電プラグを形成する工程では、前記第1の絶縁膜を貫通して前記ソース/ドレイン領域に接するように、前記導電プラグを形成することを特徴とする請求項4に記載の半導体装置の製造方法。 - 基板を覆う第1の絶縁膜と、
前記第1の絶縁膜の所定の領域において前記第1の絶縁膜の底面と前記第1の絶縁膜の上面から所定の深さの位置との間に埋め込まれた導電プラグと、
前記導電プラグが配された領域において、前記導電プラグの上面を底面として有し、かつ、前記第1の絶縁膜を側壁として有する孔部と、
前記孔部の側壁を覆い、前記孔部の底面の一部を覆う側壁絶縁膜と、
前記孔部の前記側壁絶縁膜および前記底面を覆う可変抵抗膜と、
前記可変抵抗膜を覆う導電膜と、
を備えることを特徴とする半導体装置。 - 前記基板上にゲート絶縁膜を介してゲート電極を有するとともに、前記ゲート電極の側方下部の前記基板に不純物が導入されたソース/ドレイン領域を有するトランジスタを備え、
前記導電プラグは、所定の前記ソース/ドレイン領域と電気的に接続されることを特徴とする請求項6に記載の半導体装置。 - 前記可変抵抗膜は、前記孔部の上部に窪みを残すようにして形成され、
前記導電膜は、前記孔部の上部の窪みを埋め込むように形成されていることを特徴とする請求項6又は7に記載の半導体装置。 - 前記第1の絶縁膜は、継ぎ目を有さない一体の絶縁材料よりなることを特徴とする請求項6乃至8のいずれか一に記載の半導体装置。
- 前記導電プラグと電気的に接続されていない前記ソース/ドレイン領域は、ソース線を介して電圧を制御するソース線ドライバに電気的に接続され、
前記ゲート電極は、ワード線を介して電圧を制御するワード線ドライバに電気的に接続され、
前記導電膜は、電圧を増幅するセンスアンプに電気的に接続されることを特徴とする請求項7乃至9のいずれか一に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085635A JP2012222114A (ja) | 2011-04-07 | 2011-04-07 | 半導体装置及びその製造方法 |
US13/441,554 US20120256152A1 (en) | 2011-04-07 | 2012-04-06 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085635A JP2012222114A (ja) | 2011-04-07 | 2011-04-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012222114A true JP2012222114A (ja) | 2012-11-12 |
Family
ID=46965378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011085635A Withdrawn JP2012222114A (ja) | 2011-04-07 | 2011-04-07 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120256152A1 (ja) |
JP (1) | JP2012222114A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033094A (ja) * | 2012-08-03 | 2014-02-20 | Sharp Corp | 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置 |
US10217800B2 (en) | 2016-09-07 | 2019-02-26 | Renesas Electronics Corporation | Resistance change memory device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103972383B (zh) * | 2013-02-01 | 2016-10-05 | 厦门博佳琴电子科技有限公司 | 二极管选择元件阵列结构的相变化存储器及制造方法 |
CN103972385B (zh) * | 2013-02-01 | 2017-06-20 | 厦门博佳琴电子科技有限公司 | 一种嵌入式相变化存储器及其制造方法 |
CN103151366B (zh) * | 2013-03-22 | 2018-04-24 | 厦门博佳琴电子科技有限公司 | 一种相变化储存器阵列及制造方法 |
TWI649808B (zh) * | 2014-12-16 | 2019-02-01 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
US10497436B2 (en) | 2017-11-27 | 2019-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication thereof |
CN113611796A (zh) * | 2021-04-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式随机存取存储器及其制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100639206B1 (ko) * | 2004-06-30 | 2006-10-30 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
KR101458953B1 (ko) * | 2007-10-11 | 2014-11-07 | 삼성전자주식회사 | Ge(Ⅱ)소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법 |
JP2010087008A (ja) * | 2008-09-29 | 2010-04-15 | Elpida Memory Inc | 不揮発性メモリ装置及びその製造方法 |
JP5491741B2 (ja) * | 2009-01-30 | 2014-05-14 | 株式会社東芝 | 半導体記憶装置 |
JP2010251529A (ja) * | 2009-04-16 | 2010-11-04 | Sony Corp | 半導体記憶装置およびその製造方法 |
JP4778117B2 (ja) * | 2009-05-28 | 2011-09-21 | パナソニック株式会社 | メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル |
JP2011091156A (ja) * | 2009-10-21 | 2011-05-06 | Elpida Memory Inc | 半導体装置およびその製造方法 |
-
2011
- 2011-04-07 JP JP2011085635A patent/JP2012222114A/ja not_active Withdrawn
-
2012
- 2012-04-06 US US13/441,554 patent/US20120256152A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033094A (ja) * | 2012-08-03 | 2014-02-20 | Sharp Corp | 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置 |
US10217800B2 (en) | 2016-09-07 | 2019-02-26 | Renesas Electronics Corporation | Resistance change memory device |
Also Published As
Publication number | Publication date |
---|---|
US20120256152A1 (en) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012222114A (ja) | 半導体装置及びその製造方法 | |
KR102136177B1 (ko) | Rram 성능 향상을 위한 전극 구조물 | |
KR101598716B1 (ko) | Rram 디바이스의 상부 전극 차단층 | |
KR101070291B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
JP2017092471A (ja) | Rram構造の下電極 | |
CN107393918B (zh) | 半导体存储器件和形成半导体存储器件的方法 | |
CN106711042A (zh) | 用于半导体中段制程(meol)工艺的方法和结构 | |
JP2009123899A (ja) | 半導体装置 | |
US9853215B1 (en) | Resistance switching memory device and method of manufacturing the same | |
US8928073B2 (en) | Semiconductor devices including guard ring structures | |
KR101956794B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
KR20090126339A (ko) | 수직형 반도체 소자, 이를 제조하는 방법 및 이의 동작방법. | |
EP3844813B1 (en) | Three-dimensional memory devices and fabrication methods thereof | |
JP2012038964A (ja) | 半導体装置およびその製造方法 | |
US9859493B2 (en) | Variable resistance memory device and method of manufacturing the same | |
KR20100049398A (ko) | 수직형 반도체 소자 및 이의 제조 방법. | |
JP2016018899A (ja) | 半導体装置およびその製造方法 | |
CN102315160B (zh) | 具有单侧接触的半导体器件及其制造方法 | |
KR102607311B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20150145631A (ko) | 크로스 포인트 어레이를 구비하는 반도체 장치의 제조 방법 | |
US20130095633A1 (en) | Methods of manufacturing variable resistance memory and semiconductor device | |
KR102283015B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN103855026B (zh) | FinFET及其制造方法 | |
US9099646B2 (en) | Manufacturing method of non-volatile storage device, and non-volatile storage device | |
TW202032783A (zh) | 電阻式隨機存取記憶體及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |