JP2012213072A - 符号語同期方法および回路 - Google Patents
符号語同期方法および回路 Download PDFInfo
- Publication number
- JP2012213072A JP2012213072A JP2011078080A JP2011078080A JP2012213072A JP 2012213072 A JP2012213072 A JP 2012213072A JP 2011078080 A JP2011078080 A JP 2011078080A JP 2011078080 A JP2011078080 A JP 2011078080A JP 2012213072 A JP2012213072 A JP 2012213072A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- received signal
- match
- synchronization
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】符号語同期回路100aは、符号語同期条件を、ギアボックス回路101から入力される受信信号と同期パターン(SP)とのn回(nは2以上の整数)連続一致と、これに続く受信信号とバーストデリミタ(BD)との一致とする状態機械回路103aを備える。
【選択図】 図2
Description
10G−EPONは誤り訂正符号としてブロック符号であるリードソロモン符号を採用しているため、誤り訂正符号復号のために符号語境界を検出して同期する符号語同期を行う。加入者宅装置(Optical Network Unit、以下、ONUとする)から局側装置(Optical Line Terminal、以下、OLTとする)方向の上り信号は連続的でないバースト信号のため、符号語同期はバースト信号毎に行われる。10G−EPONでは、符号語同期のために特定のパターンをバースト信号の先頭に付加してONUが送信することが定められている。
特許文献1に開示されたPONシステムにおいても、非特許文献1、非特許文献2と同様の同期方法を採用している。
レーザオンタイム期間におけるパターンが一様に発生すると仮定すると、BDと一致すると判定されるパターンが発生する確率P_FALSE_BDは、11個以下の誤りを許容するので、式(8)のようになる。
また、本発明の符号語同期方法の1構成例において、前記同期処理ステップは、受信信号の誤り訂正復号処理を行う誤り訂正符号復号回路に対して符号語同期状態か否かを通知する信号cword_lockを、非同期状態を示す値に設定する初期化ステップと、この初期化ステップによる処理後に、ギアボックス回路から入力される受信信号とSPとの一致判定を行い、不一致の場合に、前記ギアボックス回路に対して受信信号のビットアライメントの1ビットシフトを指示して、受信信号とSPとの一致判定を再度行う第1のSP一致判定ステップと、この第1のSP一致判定ステップで受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とSPとの一致判定を(n−1)回行い、(n−1)回のいずれかで受信信号とSPとが不一致の場合に、前記初期化ステップに戻る第2のSP一致判定ステップと、この第2のSP一致判定ステップで受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とBDとの一致判定を行い、不一致の場合に、前記初期化ステップに戻るBD一致判定ステップと、このBD一致判定ステップで受信信号とBDとが一致した場合に、前記信号cword_lockを同期状態を示す値に設定すると共に、前記ギアボックス回路から入力される受信信号とエンドオブバーストデリミタ(EOB)との一致判定を行い、受信信号とEOBとが一致するか、あるいは前記訂正符号復号回路から誤り訂正不能な符号語が3回連続したことを通知された場合に、前記初期化ステップに戻るEOB一致判定ステップとからなることを特徴とするものである。
また、本発明の符号語同期方法の1構成例において、nは2である。
また、本発明の符号語同期方法の1構成例において、nは3以上11以下である。
また、本発明の符号語同期回路の1構成例において、前記状態機械回路は、受信信号の誤り訂正復号処理を行う誤り訂正符号復号回路に対して符号語同期状態か否かを通知する信号cword_lockを、非同期状態を示す値に設定して、状態機械回路を初期状態にする初期化回路と、この初期化回路による処理後に、ギアボックス回路から入力される受信信号とSPとの一致判定を行い、不一致の場合に、前記ギアボックス回路に対して受信信号のビットアライメントの1ビットシフトを指示して、受信信号とSPとの一致判定を再度行う第1のSP一致判定回路と、この第1のSP一致判定回路で受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とSPとの一致判定を(n−1)回行い、(n−1)回のいずれかで受信信号とSPとが不一致の場合に、前記初期化回路による初期状態に戻す第2のSP一致判定回路と、この第2のSP一致判定回路で受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とBDとの一致判定を行い、不一致の場合に、前記初期化回路による初期状態に戻すBD一致判定回路と、このBD一致判定回路で受信信号とBDとが一致した場合に、前記信号cword_lockを同期状態を示す値に設定すると共に、前記ギアボックス回路から入力される受信信号とエンドオブバーストデリミタ(EOB)との一致判定を行い、受信信号とEOBとが一致するか、あるいは前記訂正符号復号回路から誤り訂正不能な符号語が3回連続したことを通知された場合に、前記初期化回路による初期状態に戻すEOB一致判定回路とからなることを特徴とするものである。
以上のように、本実施の形態では、状態機械回路に入力する同期リセット信号が不要となるため、同期リセット信号生成回路および可変遅延回路が不要となり、回路規模を削減することができる。
Claims (8)
- IEEE802.3avで規定される局側装置の符号語同期方法において、
符号語同期条件を、受信信号と同期パターン(SP)とのn回(nは2以上の整数)連続一致と、これに続く受信信号とバーストデリミタ(BD)との一致とする同期処理ステップを備えることを特徴とする符号語同期方法。 - 請求項1記載の符号語同期方法において、
前記同期処理ステップは、
受信信号の誤り訂正復号処理を行う誤り訂正符号復号回路に対して符号語同期状態か否かを通知する信号cword_lockを、非同期状態を示す値に設定する初期化ステップと、
この初期化ステップによる処理後に、ギアボックス回路から入力される受信信号とSPとの一致判定を行い、不一致の場合に、前記ギアボックス回路に対して受信信号のビットアライメントの1ビットシフトを指示して、受信信号とSPとの一致判定を再度行う第1のSP一致判定ステップと、
この第1のSP一致判定ステップで受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とSPとの一致判定を(n−1)回行い、(n−1)回のいずれかで受信信号とSPとが不一致の場合に、前記初期化ステップに戻る第2のSP一致判定ステップと、
この第2のSP一致判定ステップで受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とBDとの一致判定を行い、不一致の場合に、前記初期化ステップに戻るBD一致判定ステップと、
このBD一致判定ステップで受信信号とBDとが一致した場合に、前記信号cword_lockを同期状態を示す値に設定すると共に、前記ギアボックス回路から入力される受信信号とエンドオブバーストデリミタ(EOB)との一致判定を行い、受信信号とEOBとが一致するか、あるいは前記訂正符号復号回路から誤り訂正不能な符号語が3回連続したことを通知された場合に、前記初期化ステップに戻るEOB一致判定ステップとからなることを特徴とする符号語同期方法。 - 請求項1または2記載の符号語同期方法において、
nを2とすることを特徴とする符号語同期方法。 - 請求項1または2記載の符号語同期方法において、
nを3以上11以下とすることを特徴とする符号語同期方法。 - IEEE802.3avで規定される局側装置の符号語同期回路において、
符号語同期条件を、受信信号と同期パターン(SP)とのn回(nは2以上の整数)連続一致と、これに続く受信信号とバーストデリミタ(BD)との一致とする状態機械回路を備えることを特徴とする符号語同期回路。 - 請求項5記載の符号語同期回路において、
前記状態機械回路は、
受信信号の誤り訂正復号処理を行う誤り訂正符号復号回路に対して符号語同期状態か否かを通知する信号cword_lockを、非同期状態を示す値に設定して、状態機械回路を初期状態にする初期化回路と、
この初期化回路による処理後に、ギアボックス回路から入力される受信信号とSPとの一致判定を行い、不一致の場合に、前記ギアボックス回路に対して受信信号のビットアライメントの1ビットシフトを指示して、受信信号とSPとの一致判定を再度行う第1のSP一致判定回路と、
この第1のSP一致判定回路で受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とSPとの一致判定を(n−1)回行い、(n−1)回のいずれかで受信信号とSPとが不一致の場合に、前記初期化回路による初期状態に戻す第2のSP一致判定回路と、
この第2のSP一致判定回路で受信信号とSPとが一致した場合に、前記ギアボックス回路から入力される受信信号とBDとの一致判定を行い、不一致の場合に、前記初期化回路による初期状態に戻すBD一致判定回路と、
このBD一致判定回路で受信信号とBDとが一致した場合に、前記信号cword_lockを同期状態を示す値に設定すると共に、前記ギアボックス回路から入力される受信信号とエンドオブバーストデリミタ(EOB)との一致判定を行い、受信信号とEOBとが一致するか、あるいは前記訂正符号復号回路から誤り訂正不能な符号語が3回連続したことを通知された場合に、前記初期化回路による初期状態に戻すEOB一致判定回路とからなることを特徴とする符号語同期回路。 - 請求項5または6記載の符号語同期回路において、
nを2とすることを特徴とする符号語同期回路。 - 請求項5または6記載の符号語同期回路において、
nを3以上11以下とすることを特徴とする符号語同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078080A JP5508328B2 (ja) | 2011-03-31 | 2011-03-31 | 符号語同期方法および回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078080A JP5508328B2 (ja) | 2011-03-31 | 2011-03-31 | 符号語同期方法および回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012213072A true JP2012213072A (ja) | 2012-11-01 |
JP5508328B2 JP5508328B2 (ja) | 2014-05-28 |
Family
ID=47266676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011078080A Active JP5508328B2 (ja) | 2011-03-31 | 2011-03-31 | 符号語同期方法および回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5508328B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548513A (ja) * | 1991-08-16 | 1993-02-26 | Mitsubishi Electric Corp | フレーム同期制御装置 |
JPH07235879A (ja) * | 1993-12-28 | 1995-09-05 | Matsushita Electric Ind Co Ltd | ヘッダ検出器及びこれを用いた復号装置 |
JPH098858A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | タイミング再生回路 |
JP2009284477A (ja) * | 2008-04-28 | 2009-12-03 | Huawei Technologies Co Ltd | Ponシステムにおいてアップストリームバーストデータを伝送するための方法、装置、およびシステム |
-
2011
- 2011-03-31 JP JP2011078080A patent/JP5508328B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548513A (ja) * | 1991-08-16 | 1993-02-26 | Mitsubishi Electric Corp | フレーム同期制御装置 |
JPH07235879A (ja) * | 1993-12-28 | 1995-09-05 | Matsushita Electric Ind Co Ltd | ヘッダ検出器及びこれを用いた復号装置 |
JPH098858A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | タイミング再生回路 |
JP2009284477A (ja) * | 2008-04-28 | 2009-12-03 | Huawei Technologies Co Ltd | Ponシステムにおいてアップストリームバーストデータを伝送するための方法、装置、およびシステム |
Also Published As
Publication number | Publication date |
---|---|
JP5508328B2 (ja) | 2014-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5312467B2 (ja) | 受動光ネットワークにおけるデータ同期のための方法及びシステム | |
JPH04284753A (ja) | Crc演算方法及びatm交換方式におけるhec同期装置 | |
US20130114962A1 (en) | Communication device, communication system, communication method, and program | |
JP4322946B2 (ja) | 通信装置 | |
US7953324B2 (en) | System and method for data synchronization in passive optical networks | |
US11750290B2 (en) | Receiver synchronization for higher speed passive optical networks | |
JP5936030B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
US6578153B1 (en) | System and method for communications link calibration using a training packet | |
JP2597872B2 (ja) | ブロック同期方式 | |
WO2011016105A1 (ja) | 局内装置、ponシステムおよびデータ受信処理方法 | |
JP5508328B2 (ja) | 符号語同期方法および回路 | |
JP5752575B2 (ja) | クロック周波数誤差検出装置 | |
JP2798646B2 (ja) | 同期信号検出回路 | |
EP2822200B1 (en) | Synchronization to upstream bursts | |
US20080201598A1 (en) | Device and Method For Preventing Lost Synchronization | |
JP2011188062A (ja) | 送信装置、受信装置、および伝送システム | |
JP2017098905A (ja) | 受信装置及び同期検出方法 | |
JP5409116B2 (ja) | 信号同期装置および信号同期方法 | |
US9742553B2 (en) | Transmission apparatus and plug-in unit | |
RU2784953C1 (ru) | Способ устойчивой кодовой цикловой синхронизации при применении жестких решений | |
JP2011041095A (ja) | 通信システム | |
JP5960586B2 (ja) | フレーム処理回路および方法 | |
JP4159580B2 (ja) | シンボルクロック再生回路 | |
JPS631128A (ja) | 同期化制御方式 | |
JP2000349701A (ja) | 無線受信データずれ対応装置および無線受信データずれ対応方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5508328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |