JP2012209696A - 圧電発振器 - Google Patents

Abstract

【課題】 共有化された配線及び半導体素子を用いて、必要な個所にバンプを形成することで所望される機能の圧電発振器を提供する。
【解決手段】 一対の励振電極を有する圧電振動片（２０）と、励振電極に導通する一対の振動片用電極パッド、電力供給用の一対の電源用電極パッド、及び２以上の異なる機能が割り当てられた少なくとも２つ電極パッド（４５）を有し矩形状の形状を有する電子回路素子（４０）と、複数の配線電極（１６）を有し圧電振動片及び電子回路素子を搭載するパッケージ（１０）と、を備える。また、圧電発振器は振動片用電極パッド、電源用電極パッド及び２以上の異なる機能のうちの必要な機能の電極パッドに対して形成されたバンプ（４９）を備える。そして、バンプが形成された電極パッドが配線電極と導通し、バンプが形成されていない電極パッドと配線電極とにギャップ（ｇａｐ）が形成されている。
【選択図】 図３

Description

本発明は、複数機能を有する圧電発振器において、その機能を選択可能な圧電発振器に関する。

従来、圧電発振器は圧電振動片と温度補償発振回路を一つのパッケージに組み込んだＴＣＸＯ（temperature compensated crystal oscillator、温度補償水晶発振器）等の製品として製造されてきた。さらに、圧電発振器はＴＣＸＯの機能だけでなく２つの発振周波数の出力、または温度センサの出力が可能な付加価値の高い製品が所望されている。

特許文献１では、複数の機能ブロックを備えた半導体装置において、機能変更手段をあらかじめ備えておくことにより、機能の追加及び停止を行うことのできる機能選択可能な半導体装置が提示されている。

特開平１１−１１１９１３号公報

しかし、特許文献１に開示された機能選択可能な半導体装置は、同一なシリコン基板内に別で構成された機能ブロックを設置して機能選択を行う必要があり、機能ブロックを用いる必要と、占有面積が増大するという課題がある。また、複数の機能を持つ圧電発振器は所望される複数の機能ごとにそれぞれの機能に適した半導体素子がそれぞれ必要になってくる。このため、多種多様の機能ごとに半導体素子、製造工程及び設計が必要となり、製造ラインの増加、ロット数の減少、設計の手間から製造コストが上昇するという課題がある。

本発明は、上記課題を鑑み、共有化された配線及び半導体素子を用いて、必要な個所にバンプを形成することで所望される機能の圧電発振器を提供することを目的としている。また、共有化された配線及び半導体素子を使用することにより目的とする圧電発振器のロット数を増加させることができコストの低減が図れる。

第１観点の圧電発振器は、一対の励振電極を有する圧電振動片と、一対の励振電極に導通する一対の振動片用電極パッド、電力供給用の一対の電源用電極パッド、及び２以上の異なる機能が割り当てられた少なくとも２つ電極パッドを有し矩形状の形状を有する電子回路素子と、圧電振動片用及び電子回路素子用の複数の配線電極を有し、圧電振動片及び電子回路素子を搭載するパッケージと、を備える。また、圧電発振器は振動片用電極パッド、電源用電極パッド及び２以上の異なる機能のうちの必要な機能の電極パッドに対して形成されたバンプを備える。そして、バンプが形成された電極パッドが配線電極と導通し、バンプが形成されていない電極パッドと配線電極とにギャップが形成されている。

別の観点において、配線電極にギャップが形成される電極パッドは電子回路素子の矩形状の辺の途中である。また、振動片用電極パッド及び電源用電極パッドが、電子回路素子の四隅に形成されている。また電極パッドと配線電極とのギャップが１０μｍ〜３０μｍである。このような電子回路素子の底面には８端子又は１０端子が形成されている。

本発明によれば、共有化された配線及び半導体素子を用いることにより、所望する機能の圧電発振器を任意に製造することが可能になることで、製造コストの低下が可能となり、さらには、バンプの形成箇所を最適な位置にすることで、接合不良の起きにくい圧電発振器を提供することが可能となる。

第１圧電発振器１１０の機能の構成を示したブロック図である。 半導体素子４０の底面図であり、半導体素子４０の素子端子４５の配置を示している。 第１圧電発振器１１０に半導体素子４０が実装された構成を示した図である。 （ａ）は、第１圧電発振器１１０の変形例である圧電発振器１１０’の構成を示した図である。 （ｂ）は、第１圧電発振器１１０の変形例である圧電発振器１１０”の構成を示した図である。 （ａ）は、接合前の配線電極１６と素子端子４５との関係を示した図である。 （ｂ）は、接合後の配線電極１６と素子端子４５との関係を示した図である。 （ａ）は、第２圧電発振器１２０の機能の構成を示したブロック図である。 （ｂ）は、（ａ）の半導体素子４０の素子端子４５の配置を示した底面図である。 （ａ）は、第３圧電発振器１３０の機能の構成を示したブロック図である。 （ｂ）は、（ａ）の半導体素子４０の素子端子４５の配置を示した底面図である。 （ａ）は、第４圧電発振器１４０の機能の構成を示したブロック図である。 （ｂ）は、（ａ）の半導体素子４１の素子端子４６の配置を示した底面図である。 （ａ）は、第５圧電発振器１５０の機能の構成を示したブロック図である。 （ｂ）は、（ａ）の半導体素子４１の素子端子４６の配置を示した底面図である。

以下、本発明の好適な実施の形態を図面に基づいて詳細に説明する。なお、本発明の範囲は以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

（第１実施形態）
第１実施形態は実施例１から実施例３までを含む形態である。実施例１から実施例３までは同じ半導体素子４０を用いている。
＜実施例１＞
第１圧電発振器１１０の構成全体構成について、図１を参照しながら説明する。

図１は第１圧電発振器１１０の機能の構成を示したブロック図である。第１圧電発振器１１０は同時に２つの周波数を出力する機能を有する。また第１圧電発振器１１０はそれぞれの周波数の出力に対して出力の停止または開始が制御可能な機能を有し、出力される２つの周波数は温度補償が可能な機能を有している。

図示されるように、第１圧電発振器１１０は、水晶振動片３０、発振回路ＯＳＣ（electronic oscillator）、温度補償回路Ｔｃｏｍｐ（temperature compensation）、記憶素子ＰＲＯＭ（programmable ROM）、温度センサＴＳ（temperature sensor）、有効無効機能ＥＤｆ（Enable/Disable function）、バッファアンプＢｕｆ（buffer amplifier）で構成されている。なお、有効無効機能ＥＤｆ及びバッファアンプＢｕｆは２つずつ形成されている。

水晶振動片３０は水晶材を母材として形成されている。水晶振動片３０は、例えば周波数温度特性が良好なＡＴカットの水晶振動片３０が用いられる。水晶振動片３０は、ＢＴカット等ほかの角度で切り出された水晶振動片が用いられてもよいし、一対の振動腕を有する音叉型の水晶振動片３０など他の圧電振動片が用いられてもよい。

発振回路ＯＳＣは水晶振動片３０に接続され、水晶振動片３０を所望の周波数で発振させるための回路である。温度補償回路Ｔｃｏｍは発振回路ＯＳＣから発生する発振周波数が温度により周波数変動するのを補償する回路である。温度補償回路Ｔｃｏｍｐは発振回路ＯＳＣに接続され、さらに記憶素子ＰＲＯＭと温度センサＴＳとに接続されている。温度補償回路Ｔｃｏｍｐは記憶素子ＰＲＯＭと温度センサＴＳとからの信号に基づいて発振回路ＯＳＣに温度補償のための信号を出力する。

記憶素子ＰＲＯＭはプログラム可能な記憶素子であり、書き込まれた値の組み合わせにより温度毎に補償する補償電圧を決定している。温度センサＴＳは、半導体温度センサにより温度を検知しアナログ電圧等に変換して出力するセンサである。記憶素子ＰＲＯＭを使用する代わりに、一度しか書き込みができないＲＯＭを使用しても良い。

バッファアンプＢｕｆは、発振回路ＯＳＣの出力側に接続されている。バッファアンプＢｕｆは、発振回路ＯＳＣから発生する発振周波数を増幅するとともに、信号の逆流や信号の負荷変動の影響を吸収する。第１圧電発振器１１０は２つの周波数を出力するため、２つのバッファアンプＢｕｆ（Ｂｕｆ１、Ｂｕｆ２）を有している。

有効無効機能ＥＤｆはバッファアンプＢｕｆに接続される。２つのバッファアンプＢｕｆに対応して２つの有効無効機能ＥＤｆ（ＥＤｆ１、ＥＤｆ２）が設けられている。有効無効機能ＥＤｆは外部電圧の入力により発振回路ＯＳＣから発生する発振周波数を第１圧電発振器１１０の外へ出力したり停止したりする。有効無効機能ＥＤｆは使わない周波数の出力を停止することできるため省電力制御が可能である。

上述した発振回路ＯＳＣ、温度補償回路Ｔｃｏｍｐ、記憶素子ＰＲＯＭ、温度センサＴＳ、有効無効機能ＥＤｆ、バッファアンプＢｕｆは１つの高密度集積回路（ＬＳＩ（Large Scale Integration）以下は半導体素子と称する）で形成されている。1つの半導体素子４０は第１圧電発振器１１０の内部に収容される。半導体素子４０は矩形状であり４辺と四隅とを有している。

図２は第１圧電発振器１１０に使用される半導体素子４０の素子端子４５の配置を示した底面図である。素子端子４５は１０個形成されており、第１素子端子４５ａから第１０素子端子４５ｊまで形成されている。各端子は次のように形成されている。なお、半導体素子４０は第１圧電発振器１１０に使用されない端子まで有している。

第１素子端子４５ａは第１水晶端子ＸＴ１として形成されている。第１水晶端子ＸＴ１は水晶振動片３０の励振電極（不図示）の一端に接続される端子である。第２素子端子４５ｂは第１出力端子ＯＵＴ１として形成されている。この第１出力端子ＯＵＴ１から所定の周波数信号を出力される。第３素子端子４５ｃは温度センサ電圧出力端子ＴＳｏｕｔとして形成されている。温度センサ電圧出力端子ＴＳｏｕｔからの温度データは第１圧電発振器１１０以外にも温度出力が必要な機能に送られる。第４素子端子４５ｄは第１有効無効電圧端子ＥＤ１として形成されている。この第４素子端子４５ｄに電圧がかかると発振回路ＯＳＣから発生する発振周波数を第１圧電発振器１１０の外へ出力することができる。

第５素子端子４５ｅは電源端子Ｖｃｃとして形成されている。第６素子端子４５ｆはグランド端子ＧＮＤとして形成されている。電源端子Ｖｃｃとグランド端子ＧＮＤとが半導体素子４０への電源供給となる。第７素子端子４５ｇは第２出力端子ＯＵＴ２として形成されている。この第２出力端子ＯＵＴ２から所定の周波数信号を出力される。第８素子端子４５ｈは第２有効無効電圧端子ＥＤ２として形成されている。この第８素子端子４５ｈに電圧がかかると発振回路ＯＳＣから発生する発振周波数を第１圧電発振器１１０の外へ出力することができる。第９素子端子４５ｉは周波数制御電圧端子ＡＦＣとして形成されている。この第９素子端子４５ｉに電圧がかけられると発振回路ＯＳＣから発生する発振周波数を可変することができる。第１０素子端子４５ｊは第２水晶端子ＸＴ２として形成されている。第２水晶端子ＸＴ２は水晶振動片３０の励振電極（不図示）の他端に接続される端子である。

半導体素子４０は上述した１０端子を有しているが、第１圧電発振器１１０は第３素子端子４５ｃの温度センサ電圧出力端子ＴＳｏｕｔ及び第９素子端子４５ｉの周波数制御電圧端子ＡＦＣを用いない。図２においては分かりやすく表記するため温度センサ電圧出力端子ＴＳｏｕｔ及び周波数制御電圧端子ＡＦＣに×を描いて図示してある。第１圧電発振器１１０は第３素子端子４５ｃ及び第９素子端子４５ｉにバンプ４９を形成しないことにより、温度センサの電圧出力及び周波数制御の機能の停止を行っている。

図３は第１圧電発振器１１０の構成を示した図である。図３（ａ）は、第１圧電発振器１１０の底面図であり、（ｂ）は（ａ）のＡ−Ａの断面図である。なお、図３は説明し易いように半導体素子４０の周囲に形成される保護樹脂（アンダーフィル）を図示していない。また、第１圧電発振器１１０の長辺方向をＸ軸方向、第１圧電発振器１１０の短辺方向をＹ軸方向、第１圧電発振器１１０のＸＹ平面と垂直に交わる上下方向をＺ軸方向として表面実装側を−Ｚ方向、カバー２９側を＋Ｚ方向として説明する。

図示されるように、第１圧電発振器１１０はセラミックパッケージ１０、水晶振動片３０及び半導体素子４０を有している。第１圧電発振器１１０は表面実装型であり、一対の励振電極を有するＡＴカットの水晶振動片３０を有している。

セラミックパッケージ１０は、複数枚のセラミックシートが積層されて形成されている。セラミックパッケージ１０の一方の主面に凹部があり第１キャビティ２０が形成されており、他方の主面にも凹部があり第２キャビティ２１が形成されている。そのためセラミックパッケージ１０の断面がＨ形状である。第１キャビティ２０の第１底面１１には水晶配線電極１５が形成されている。第２キャビティ２１の第２底面１２には配線電極１６が形成されている。

第１キャビティ２０側の第１底面１１から第１壁面１３が立ち上がって形成されておりその第１壁面１３の端部に天井面１８が形成されている。第１底面１１には水晶振動片３０が取り付けられる水晶配線電極１５が形成されている。天井面１８には封止用のカバー２９が接合される。

第２キャビティ２１側の第２底面１２から第２壁面１４が立ち上がって形成されておりその第２壁面１４の端部に実装面１９が形成されている。第２底面１２には半導体素子４０が取り付けられる１０個の配線電極１６が形成されている。実装面１９には６個の外部端子３１ａ〜３１ｆが形成されている。なお、後述する第２圧電発振器１２０及び第３圧電発振器１３０も同様に６個の外部端子３１ａ〜３１ｆが形成されている。

水晶振動片３０は、第１キャビティ２０の第１底面１１に配置された２本の水晶配線電極１５に導電性接着剤３５で接続される。

半導体素子４０はその下面４２（+Ｚ側）に１０個の素子端子４５が形成されている。素子端子４５に対応する位置には配線電極１６が形成され接合可能な状態となっている。素子端子４５と配線電極１６とはバンプ４９を用いて電気的に接合される。本実施形態のバンプ４９は不図示のバンプ形成装置によって８か所に形成される。つまり、８個のバンプ４９は、１０個の素子端子４５のうち、第３素子端子４５ｃ及び第９素子端子４５ｉを除く８か所の端子に形成される。半導体素子４０は対応する第２底面１２に配置された８か所の配線電極１６に超音波を使ったフリップチップボンディング装置（図示しない）で接続される。

バンプ４９は、主として金（Ａｕ）等を用いる。フリップチップボンディング装置はバンプ４９、配線電極１６及び素子端子４５を金で形成することにより、Ａｕ―Ａｕ接合でフリップチップボンディングされる。

図４は第１圧電発振器１１０の変形例を示した図である。図４（ａ）は、第１キャビティ２０に水晶振動片３０及び半導体素子４０が実装される圧電発振器１１０’の構成を示した図である。図４（ｂ）は、第１キャビティ２０に水晶振動片３０が第２キャビティ２１に半導体素子４０が実装された２階建ての圧電発振器１１０”の構成を示した図である。圧電発振器１１０’及び圧電発振器１１０”に関して、第１圧電発振器１１０と同じ部材に対しては同じ符号が付されている。

図４（ａ）に示された圧電発振器１１０’にはセラミックパッケージ１０の第１キャビティ２０には台座２３が形成されている。第１キャビティ２０は、第１底面１１と台座２３の面との２段構造になっている。第１底面１１には半導体素子４０が取り付けられる１０個の配線電極１６が形成されている。素子端子４５に対応する位置には配線電極１６が形成されている。素子端子４５と配線電極１６とはバンプ４９を用いて電気的に接合される。台座２３の面には水晶振動片３０が取り付けられる水晶配線電極１５が形成されている。水晶振動片３０は、２本の水晶配線電極１５に導電性接着剤３５で接続される。

図４（ｂ）に示された圧電発振器１１０”にはセラミックパッケージ１０の第１キャビティ２０と第２キャビティ２１とがベース１７で区分けされている。第１キャビティ２０は、ベース１７とカバー２９とで形成される空間である。ベース１７の第１底面１１には水晶振動片３０が取り付けられる水晶配線電極１５が形成されている。水晶振動片３０は、２本の水晶配線電極１５に導電性接着剤３５で接続される。第２キャビティ２１はパッケージ１０の第２底面１２とベース１７の天井面とで形成される空間である。第２底面１２には、半導体素子４０が取り付けられる１０個の配線電極１６が形成されている。素子端子４５に対応する位置には配線電極１６が形成されている。素子端子４５と配線電極１６とはバンプ４９を用いて電気的に接合される。

図５は図３のＡ−Ａ断面における配線電極１６と素子端子４５との関係を示した図である。図５（ａ）は接合前の配線電極１６と素子端子４５との関係を示した図であり、図５（ｂ）は接合後の配線電極１６と素子端子４５との関係を示した図である。

図５（ａ）で図示されるように、半導体素子４０の第１素子端子４５ａ、第２素子端子４５ｂ、第４素子端子４５ｄ、第５素子端子４５ｅにはバンプ４９が形成されるが、第３素子端子４５ｃにはバンプ４９が形成されない。バンプ４９は４０〜６０μｍ程度の厚みで形成される。

バンプ４９が形成された半導体素子４０は半導体素子４０の−Ｚ側の主面をフリップチップボンディング装置のヘッド５０に保持され、セラミックパッケージ１０の第２底面１２に形成された配線電極１６に合致させるよう配置する。

図５（ｂ）で図示されるように、フリップチップボンディング装置は配線電極１６とバンプ４９を接触させ、ヘッド５０から加えられる荷重と超音波ホーン（図示しない）から伝わる振動によりバンプ４９と配線電極１６とを融着・接合する。接合されたバンプ４９は、厚みが１０〜３０μｍ程度となる。このため、バンプ４９が形成されていない第３素子端子４５ｃと配線電極１６との間にはギャップｇａｐが形成されるため電気的に接合されていない。

第１圧電発振器１１０はフリップチップボンディング装置による半導体素子４０の接合後に非導電体の不図示の保護樹脂で覆われる。例えば、保護樹脂は主剤と硬化剤を混ぜたエポキシ樹脂の流体であり、半導体素子４０の全てを覆い、素子端子４５と配線電極１６との空間にも侵入し、第３素子端子４５ｃと配線電極１６との間のギャップｇａｐにも侵入する。保護樹脂はその後の工程のリフロー工程で硬化させる。このため、保護樹脂は第３素子端子４５ｃと配線電極１６との非接触状態を保つ。また、保護樹脂は接合された素子端子４５と配線電極１６とを外部の衝撃から守る役目もある。

なお、本実施形態ではギャップｇａｐを保護樹脂の挿入により絶縁させていたが、第３素子端子４５ｃと配線電極１６との間に絶縁材であるインシュレーター(insulator)を配置させてもよい。なお、第９素子端子４５ｉと配線電極１６との関係は第３素子端子４５ｃと同様のため説明を省く。

＜実施例２＞
本実施例２は第２圧電発振器１２０の構成を示す。第２圧電発振器１２０は同時に２つの周波数を出力する機能を有し、一方の周波数の出力に対して出力の停止または開始が制御可能な機能を有し、出力される周波数は可変可能な機能を有し、出力される２つの周波数は温度補償が可能な機能を有する。第２圧電発振器１２０は実施例１と同じ半導体素子４０を用いている。

図６（ａ）は、第２圧電発振器１２０の機能の構成を示したブロック図である。第２圧電発振器１２０は水晶振動片３０、発振回路ＯＳＣ、温度補償回路Ｔｃｏｍｐ、記憶素子ＰＲＯＭ、温度センサＴＳ、有効無効機能ＥＤｆ、バッファアンプＢｕｆ、周波数制御機能ＡＦＣｆ（Automatic Frequency Control function）で構成されている。なお、バッファアンプＢｕｆは２つ配置されている。以下は、第１圧電発振器１１０と異なる点について説明する。なお同じ構成については同様な符号を用い、説明を省く。

周波数制御機能ＡＦＣｆは周波数制御電圧の入力により出力する周波数を制御可能な機能である。なお、第２圧電発振器１２０は周波数制御機能ＡＦＣｆを用いなくても動作可能である。

図６（ｂ）は、図６（ａ）の半導体素子４０の素子端子４５の配置を示した底面図である。本実施例の第２圧電発振器１２０は第３素子端子４５ｃの温度センサ電圧出力端子ＴＳｏｕｔ及び第８素子端子４５ｈの第２有効無効電圧端子ＥＤ２を用いない。図６（ｂ）においては分かりやすく表記するため温度センサ電圧出力端子ＴＳｏｕｔ及び第２有効無効電圧端子ＥＤ２に×を描いて図示してある。第２圧電発振器１２０は第３素子端子４５ｃ及び第８素子端子４５ｈにバンプ４９を形成しないことにより、温度センサの電圧出力及び１つの有効無効機能ＥＤｆの停止を行っている。

＜実施例３＞
本実施例３は第３圧電発振器１３０の構成を示す。第３圧電発振器１３０は１個の周波数を出力する機能を有し、その周波数の出力に対して出力の停止または開始が制御可能な機能を有し、その出力される周波数は周波数制御が可能な機能を有し、その出力される周波数は温度補償が可能な機能を有し、第３圧電発振器１３０の温度を出力する機能を有している。

図７（ａ）は、第３圧電発振器１３０の機能の構成を示したブロック図である。第３圧電発振器１３０は水晶振動片３０、発振回路ＯＳＣ、温度補償回路Ｔｃｏｍｐ、記憶素子ＰＲＯＭ、温度センサＴＳ、有効無効機能ＥＤｆ、バッファアンプＢｕｆ、周波数制御機能ＡＦＣｆで構成されている。なお、バッファアンプＢｕｆは１つであり、有効無効機能ＥＤｆも１つである。以下は、第１圧電発振器１１０と異なる点について説明する。なお同じ構成については同様な符号を用い、説明を省く。

本実施例の温度センサＴＳは、第３圧電発振器１３０内部の温度を外部に出力することが可能であり、アプリケーション（第３圧電発振器１３０の外部）側できめ細かな制御が可能となっている。

周波数制御機能ＡＦＣｆは外部電圧により出力する周波数を変更することが可能である。なお、周波数制御機能ＡＦＣｆは機能させないことも可能である。

図７（ｂ）は、図７（ａ）の半導体素子４０の素子端子４５の配置を示した底面図である。本実施例の第３圧電発振器１３０は第７素子端子４５ｇの第２出力端子ＯＵＴ２及び第８素子端子４５ｈの第２有効無効電圧端子ＥＤ２を用いない。図７（ｂ）においては分かりやすく表記するため第２出力端子ＯＵＴ２及び第２有効無効電圧端子ＥＤ２に×を描いて図示してある。第３圧電発振器１３０は第７素子端子４５ｇ及び第８素子端子４５ｈにバンプ４９を形成しないことにより、１つの周波数の出力及び１つの有効無効機能ＥＤｆの停止を行っている。

以上に示された第１圧電発振器１１０から第３圧電発振器１３０は、半導体素子４０の素子端子４５に配置するバンプ４９の位置が異なる。しかしながら、バンプ４９を形成しない位置はどこでもよいわけでなく、半導体素子４０の四隅である第１素子端子４５ａ、第５素子端子４５ｅ、第６素子端子４５ｆ及び第１０素子端子４５ｊはバンプを形成することが好ましい。これは、フリップチップボンディング装置により半導体素子４０の素子端子４５が配線電極１６と接合される場合に、半導体素子４０が傾くのを防ぎ、接合不良の発生を防ぐためである。

また、以上に示された第１圧電発振器１１０から第３圧電発振器１３０は、第２底面１２に形成された配線電極１６の配線及び半導体素子４０の変更を伴うことなく、バンプ４９の配置により３種類の圧電発振器を形成することができる。このため、３種類の圧電発振器の形成には共有のセラミックパッケージ１０と共有の半導体素子４０を用いることが可能となる。ついては、共有化された部材によりロット数を増加させることができコストの低下が可能である。なお、本実施形態の外部端子３１が６個と素子端子４５が１０個の場合とを示したが、この限りでなく、必要に応じて増減することができる。

（第２実施形態）
第２実施形態は実施例４及び実施例５を含む形態である。実施例４及び実施例５は同じ半導体素子４１を用いている。
＜実施例４＞
本実施形態では、構成の異なる半導体素子４１を用いた場合について説明する。その他の構成は第１実施形態と同様なため、異なる点を説明し、同一符号を用いる。

第４圧電発振器１４０は半導体素子４１を装備している。第４圧電発振器１４０は１個の周波数を出力する機能を有し、その出力される周波数は周波数制御が可能な機能を有し、その出力される周波数は温度補償が可能な機能を有している。

第４圧電発振器１４０は実装面１９の４個の外部端子３１を使用する。４個の外部端子３１は図３（ａ）で示された外部端子３１ａ、外部端子３１ｃ、外部端子３１ｄ及び外部端子３１ｆの四隅に形成された外部端子３１を使用すると好適である。外部端子３１ｂ及び外部端子３１ｅは使用しない端子として残しておいてもよい。

図８（ａ）は、第４圧電発振器１４０の機能の構成を示したブロック図である。第４圧電発振器１４０は水晶振動片３０、発振回路ＯＳＣ、温度補償回路Ｔｃｏｍｐ、記憶素子ＰＲＯＭ、温度センサＴＳ、バッファアンプＢｕｆ、周波数制御機能ＡＦＣｆで構成されている。

図８（ｂ）は、図８（ａ）の半導体素子４１の素子端子４６の配置を示した底面図である。図示されるように素子端子４６は８個形成されており、第１素子端子４６ａから第８素子端子４６ｈまで形成されている。各端子は次のように形成されている。第１素子端子４６ａは第１水晶端子ＸＴ１として形成されている。第２素子端子４６ｂは出力端子ＯＵＴとして形成されている。第３素子端子４６ｃは温度センサ電圧出力端子ＴＳｏｕｔとして形成されている。第４素子端子４６ｄは電源端子Ｖｃｃとして形成されている。第５素子端子４５ｅはグランド端子ＧＮＤとして形成されている。第６素子端子４６ｆは有効無効電圧端子ＥＤとして形成されている。第７素子端子４６ｇは周波数制御電圧端子ＡＦＣとして形成されている。第８素子端子４６ｊは第２水晶端子ＸＴ２として形成されている。

第４圧電発振器１４０は第３素子端子４６ｃの温度センサ電圧出力端子ＴＳｏｕｔ及び第６素子端子４６ｆの有効無効電圧端子ＥＤを用いない。図８（ｂ）においては分かりやすく表記するため温度センサ電圧出力端子ＴＳｏｕｔ及び有効無効電圧端子ＥＤに×を描いて図示してある。第４圧電発振器１４０は第３素子端子４６ｃ及び第６素子端子４６ｆにバンプ４９を形成しないことにより、温度センサ電圧の出力及び有効無効機能ＥＤｆの停止を行っている。

＜実施例５＞
本実施例５は第５圧電発振器１５０の構成を示す。第５圧電発振器１５０は温度補償された周波数を１個出力する機能を持ち、その出力される周波数の停止または開始が制御可能な機能を有している。その出力される周波数は温度補償が可能な機能を有し、第５圧電発振器１５０の温度を出力する機能を有している。以下は、第４圧電発振器１４０と異なる点について説明する。なお同じ構成については同様な符号を用い、説明を省く。

図９（ａ）は、第５圧電発振器１５０の機能の構成を示したブロック図である。第５圧電発振器１５０は水晶振動片３０、発振回路ＯＳＣ、温度補償回路Ｔｃｏｍｐ、記憶素子ＰＲＯＭ、温度センサＴＳ、バッファアンプＢｕｆ、有効無効機能ＥＤｆで構成されている。

図９（ｂ）は、図９（ａ）の半導体素子４１の素子端子４６の配置を示した底面図である。図示されるように素子端子４６は８個形成されており、第１素子端子４６ａから第８素子端子４６ｈまで形成されている。第５圧電発振器１５０は第７素子端子４６ｇの周波数制御電圧端子ＡＦＣを用いない。図９（ｂ）においては分かりやすく表記するため周波数制御電圧端子ＡＦＣに×を描いて図示してある。第５圧電発振器１５０は第７素子端子４６ｇにバンプ４９を形成しないことにより、周波数制御の機能の停止を行っている。
なお、本実施形態の外部端子３１が６個と素子端子４６が８個の場合を示したが、この限りでなく、必要に応じて増減することができる。

以上に示されたように、第1実施形態では1種類の半導体素子４０を用いて３種類の圧電発振器を形成することができ、第２実施形態では1種類の半導体素子４１を用いて２種類の圧電発振器を形成することが可能であることを示した。機能の組み合わせはこの限りでなく、また、全ての機能を使う方法など組み合わせは自由である。また、半導体素子４０，４１は一例であり上述した以外の機能を持つ半導体素子を使用してもよい。１種類の半導体素子をバンプの形成位置を変えることで機能の異なる複数の圧電発振器を製造することができる。

また、半導体素子４０，４１に形成される素子端子４５、４６の数及び配置も一例であり、半導体素子４０，４１の機能の選択または半導体素子４０，４１のバンプ４９の形成位置は自由に変更可能である。半導体素子４０、４１の四隅にはバンプを形成することが望ましいため、電源端子Ｖｃｃ、グランド端子ＧＮＤ、第１水晶端子ＸＴ１及び第２水晶端子ＸＴ２をそれぞれ配置した。しかし、それ以外の四隅には別の端子を配置してもよい。なお、半導体素子４０，４１はバンプ形成装置により配線電極１６に確実に接合可能な位置にバンプ４９を形成する必要がある。また、バンプ４９は半導体素子４０，４１の素子端子４５、４６に形成されていたが、素子端子の代わりに配線電極１６に形成されてもよい。

以上、本発明の最適な実施形態について詳細に説明したが、当業者に明らかなように、本発明はその技術的範囲内において実施形態に様々な変更・変形を加えて実施することができる。本明細書ではＡＴカット型の圧電振動片を一例として説明したが、一対の振動腕を有する音叉型の圧電振動片にも適用できる。

１０ … セラミックパッケージ
１１ … 第１底面、１２ … 第２底面
１３ … 第１壁面、１４ … 第２壁面
１５ … 水晶配線電極
１６ … 配線電極
１８ … 天井面、１９ … 実装面
２０ … 第１キャビティ、２１ … 第２キャビティ
２９ … カバー
３０ … 水晶振動片
３１ … 外部端子
３５ … 導電性接着剤
４０，４１ … 半導体素子
４２ … 下面
４５、４６ … 素子端子
４９ … バンプ、５０ … ヘッド
１１０ … 第１圧電発振器、１２０ … 第２圧電発振器
１３０ … 第３圧電発振器、１４０ … 第４圧電発振器
１５０ … 第５圧電発振器
ＡＦＣ … 周波数制御電圧端子、ＡＦＣｆ … 周波数制御機能
Ｂｕｆ … バッファアンプ
ＥＤ … 有効無効電圧端子、ＥＤｆ … 有効無効機能
ｇａｐ … ギャップ
ＧＮＤ … グランド端子
ＯＳＣ … 発振回路
ＯＵＴ … 出力端子
ＰＲＯＭ … 記憶素子
Ｔｃｏｍｐ … 温度補償回路
ＴＳ … 温度センサ、ＴＳｏｕｔ … 温度センサ電圧出力端子
Ｖｃｃ … 電源端子
ＸＴ … 水晶端子

Claims (5)

1. 一対の励振電極を有する圧電振動片と、
   前記一対の励振電極に導通する一対の振動片用電極パッド、電力供給用の一対の電源用電極パッド、及び２以上の異なる機能が割り当てられた少なくとも２つ電極パッドを有し、矩形状の形状を有する電子回路素子と、
   前記圧電振動片用及び前記電子回路素子用の複数の配線電極を有し、前記圧電振動片及び前記電子回路素子を搭載するパッケージと、
   前記振動片用電極パッド、前記電源用電極パッド及び前記２以上の異なる機能のうちの必要な機能の前記電極パッドに対して形成されたバンプと、を備え、
   前記バンプが形成された前記電極パッドが前記配線電極と導通し、前記バンプが形成されていない前記電極パッドと前記配線電極とにギャップが形成された圧電発振器。
2. 前記配線電極にギャップが形成される前記電極パッドは、前記電子回路素子の矩形状の辺の途中である請求項１に記載の圧電発振器。
3. 前記振動片用電極パッド及び前記電源用電極パッドが、前記電子回路素子の四隅に形成されている請求項１又は請求項２に記載の圧電発振器。
4. 前記電極パッドと前記配線電極とのギャップが１０μｍ〜３０μｍである請求項１から請求項３のいずれか一項に記載の圧電発振器。
5. 前記電子回路素子の底面には８端子又は１０端子が形成されている請求項１から請求項４のいずれか一項に記載の圧電発振器。