JP2007329171A - 電子デバイス及び電子デバイスの製造方法 - Google Patents
電子デバイス及び電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2007329171A JP2007329171A JP2006157358A JP2006157358A JP2007329171A JP 2007329171 A JP2007329171 A JP 2007329171A JP 2006157358 A JP2006157358 A JP 2006157358A JP 2006157358 A JP2006157358 A JP 2006157358A JP 2007329171 A JP2007329171 A JP 2007329171A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic device
- user use
- control element
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
【課題】ユーザ使用端子と調整用端子との短絡等を防止することができる電子デバイスを提供する。
【解決手段】内部にIC24と当該IC24を介して制御される圧電振動片22とを備えるパッケージ18の裏面に、電子機器等の基板への実装時に用いられるユーザ使用端子28と前記IC24に対するプログラムの書き換え、あるいは書き込み時に用いられる調整用端子30とを備えた電子デバイスであって、前記ユーザ使用端子28と電気的導通を図る端子部44と前記調整用端子30を被覆する絶縁部42とを備える被覆基板40を前記パッケージ18の裏面に接合したことを特徴とする。
【選択図】図1
【解決手段】内部にIC24と当該IC24を介して制御される圧電振動片22とを備えるパッケージ18の裏面に、電子機器等の基板への実装時に用いられるユーザ使用端子28と前記IC24に対するプログラムの書き換え、あるいは書き込み時に用いられる調整用端子30とを備えた電子デバイスであって、前記ユーザ使用端子28と電気的導通を図る端子部44と前記調整用端子30を被覆する絶縁部42とを備える被覆基板40を前記パッケージ18の裏面に接合したことを特徴とする。
【選択図】図1
Description
本発明は、電子デバイス、及びこの電子デバイスの製造方法に係り、特に単一の外部端子配置面に、ユーザ使用端子と調整用端子とを配置するような場合に好適な電子デバイス及び電子デバイスの製造方法に関する。
構成素子の中にIC等の制御素子を有する電子デバイスでは、パッケージやモールド部の外部に配置する外部端子として電源電圧端子Vcc、制御電圧端子Vc、出力端子OUT、接地端子GND等のユーザ使用端子の他、前記制御素子の記憶部(メモリ)等の書き換え、あるいは書き込み等を行うための調整用端子が備えられる。このような構成を有する電子デバイスとしては、例えば特許文献1に開示されているような水晶発振器を挙げることができる。特許文献1に開示されている水晶発振器は、図5(A)、及び図5(B)に示すように、上述したユーザ使用端子2と、調整用端子3とを単一の配置面、具体的にはパッケージの底面に配置する構成としている。なお、図5において図5(A)は電子デバイスの側断面、図5(B)は電子デバイスの底面をそれぞれ示す図である。このような構成では、ユーザが電子デバイス1を電子機器の基板等に実装する際に、ハンダ量の多寡が生じた場合、前記ユーザ使用端子2と前記調整用端子3が前記ハンダを介して短絡してしまう可能性がある。
このような実状を踏まえ、外部端子としての前記ユーザ使用端子と、前記調整用端子の配置形態に工夫を加えた電子デバイスが種々提案されている。例えば特許文献2には、図6に示すように、発振回路構成部4は気密に保ちつつ、基板を介して配置したIC実装部5には調整用プローブ(不図示)の挿通口5aを設け、ユーザ使用端子6と調整用端子7とが異なる配置面に位置するような構成とした電子デバイスが開示されている。
また、特許文献3、あるいは特許文献4に開示されている電子デバイスでは、図7に示すように、ユーザ使用端子8はパッケージの底面に配置し、調整用端子9はパッケージの側面に配置するという構成を採っている。
2000−315917号公報
2005−167508号公報
2000−77943号公報
2005−51371号公報
上記特許文献2乃至特許文献4に開示されているような技術を用いることによれば確かに、ユーザ使用端子と調整用端子との短絡を避けることができ、また誤って調整用端子に電圧を負荷してしまうといった事態も避けることができると考えられる。
ところが、特許文献1乃至特許文献4を挙げて説明したような電子デバイスには、この電子デバイスを搭載する電子機器の小型化、薄型化の影響を受け、小型化、薄型化への要請が強くなっている。そうしてみると、特許文献2に開示されている電子デバイスでは、発振回路構成部とIC配置部とで個別にキャビティを構成することとなるため、薄型化、すなわち低背化に対する阻害要件を有することとなる。
また、特許文献3、特許文献4に開示されている電子デバイスでは、調整用端子を配置する際、パッケージの側壁に凹部を形成し、当該凹部に調整用端子を配置する構成としている。このため、電子デバイスを小型化していった場合には、パッケージの側壁の肉厚が薄くなり、パッケージの強度低下、気密性の低下といった信頼性の低下を招く虞がある。
そこで本発明では、電子デバイスの小型化、薄型化を阻害すること無く、かつ高い信頼性を維持したまま、ユーザ使用端子と調整用端子との短絡等を防止することができる電子デバイス、及びこの電子デバイスの製造方法を提供することを目的とする。
上記目的を達成するための本発明に係る電子デバイスは、制御素子と当該制御素子を介して制御される素子を備える内部構造と、基板への実装時に用いられるユーザ使用端子と前記制御素子に対するプログラムの書き換えあるいは書き込み時に用いられる調整用端子とを単一の外部端子配置面に備えた外部構造とを有する電子デバイスであって、前記ユーザ使用端子と導通を図る貫通端子部と前記調整用端子を被覆する絶縁部とを備える被覆基板を前記外部端子配置面に接合したことを特徴とする。
このような構成とすることにより、電子デバイスの裏面に配設される端子は、ユーザ使用端子に接続された貫通端子部のみとなる。このため、ユーザが電子機器の基板等へ電子デバイスを実装する際に、ユーザ使用端子と調整用端子とが接触し、短絡が生じるといったことが無い。
また、上記目的を達成するための本発明に係る電子デバイスは、内部に制御素子と当該制御素子を介して制御される素子とを備えるパッケージの裏面に、基板への実装時に用いられるユーザ使用端子と前記制御素子に対するプログラムの書き換えあるいは書き込み時に用いられる調整用端子とを備えた電子デバイスであって、前記ユーザ使用端子と導通を図る貫通端子部と前記調整用端子を被覆する絶縁部とを備える被覆基板を前記パッケージの裏面に接合したことを特徴とするものであっても良い。
このような構成とした場合であっても、電子デバイスの裏面に配設される端子は、ユーザ使用端子に接続された貫通端子部のみとなる。このため、ユーザが電子機器の基板等へ電子デバイスを実装する際に、ユーザ使用端子と調整用端子とが接触し、短絡が生じるといったことが無くなる。
また、上記のような構成の電子デバイスでは、前記被覆基板の肉厚を、前記パッケージ底面の肉厚よりも薄くすることが望ましい。パッケージ自体はすでに封止が完了しているため、その外部に接合する被覆基板の厚みを薄くした場合であっても、パッケージの強度、機密性といった信頼性を低下させることは無い。したがって、被覆基板の厚みを薄くすることにより、電子デバイスの低背化にほとんど影響を与えることなく、ユーザ使用端子と調整用端子間における短絡を防止することが可能となる。
また、上記のような構成の電子デバイスでは、前記外部端子配置面、あるいは前記パッケージの裏面に配置されるユーザ使用端子の占有面積を、前記調整用端子の占有面積よりも小さくし、前記被覆基板に配設される貫通端子部のうち、前記外部端子配置面、あるいは前記パッケージの裏面に接合する面に配設される部分はその面積を前記ユーザ使用端子と同等とし、非接合面に配設される部分はその面積を前記ユーザ使用端子よりも大きくすることが望ましい。
電子デバイスの裏面に配設されることとなる貫通端子部の面積を、パッケージ裏面に配設されたユーザ使用端子よりも大きくすることにより、ユーザ使用時における電子デバイスの取り扱いが容易となる。具体的には、実装時における実装強度の向上等を挙げることができる。
また、上記目的を達成するための本発明に係る電子デバイスの製造方法は、制御素子と当該制御素子を介して制御される素子とを封止部内に有し、前記封止部の気密性を確保した後に、内部に配置した制御素子に対するプログラムの書き換えあるいは書き込みを行う電子デバイスの製造方法であって、前記制御素子及び当該制御素子を介して制御される素子とを前記封止部に封止した後、基板実装時に使用されるユーザ使用端子と前記制御素子に対するプログラムの書き換えあるいは書き込み時に用いられる調整用端子が配設された外部端子配置面における前記調整用端子を用いて前記制御素子に対するプログラムの書き換えあるいは書き込みを行い、前記ユーザ使用端子と導通を図る貫通端子部と前記調整端用端子を覆う絶縁部とを有する被覆基板を前記外部端子配置面に接合することを特徴とする。
このような方法によれば、封止部を封止後に制御素子に対するプログラムの書き換え、あるいは書き込みを行うことができ、かつ完成された電子デバイスの外部には、調整用端子、あるいは調整用端子に接続された端子部が存在しなくなる。このため、電子デバイスの外部に配設されることとなる、前記ユーザ使用端子に接続された貫通端子部と調整用端子との間で短絡が生じることが無い。
また、上記のような電子デバイスの製造方法では、前記被覆基板の接合は、前記ユーザ使用端子と前記貫通端子部との接合を導電性接着剤を用いて行い、前記調整用端子と前記絶縁部との接合を、絶縁性接着剤で行うようにすると良い。このようにして電子デバイスを製造することによれば、外部端子配置面と被覆基板との接合強度を高めることができる。
以下、本発明の電子デバイス、及び当該電子デバイスの製造方法に係る実施の形態について図面を参照しつつ説明する。なお、以下に示す実施の形態は、本発明の一部にすぎず、本発明の技術的範囲は、以下の実施形態のみに拘束されるものでは無い。
まず、図1を参照して本発明の電子デバイスに係る第1の実施形態について説明する。なお、図1において、図1(A)は電子デバイスの断面、図1(B)は同図(A)におけるA−A断面、図1(C)は電子デバイスの底面をそれぞれ示す図である。
本実施形態で説明する電子デバイス10は圧電発振器であり、その概略構成は、圧電振動片22、IC24、前記圧電振動片22及び前記IC24を収容するパッケージ18、及び前記パッケージ18の底面に接合される被覆基板40というものである。
前記圧電振動片22は、例えば水晶等の圧電材料によって構成されており、図示しない励振電極に対して電圧信号を入力されることにより、所定の振動現象を生じさせる。前記IC24は、前記圧電振動片22に発振信号(電圧信号)等を出力するための制御素子(制御回路)である。また、前記パッケージ18は、前記圧電振動片22や前記IC24を収容するためのキャビティ20を有するパッケージベース16と、前記パッケージベース16に形成されたキャビティ20の開口部を封止する蓋体であるリッド12、及び前記パッケージベース16と前記リッド12を接合するためのシームリング14とから成る。
前記パッケージベース16におけるキャビティ20の内部には、前記圧電振動片22やIC24等を実装するための内部端子26(図示しない内部端子も存在する)が備えられている。そして、パッケージベース16の裏面、すなわちパッケージ18の裏面には、前記内部端子26に選択的に接続された外部端子が備えられている。前記外部端子は、圧電デバイス10を電子機器等の基板に実装するために使用するユーザ使用端子28と、製造工程において出力信号の調整等を行うために、前記IC24に対するプログラムの書き換えやプログラムの書き込み等を行う際に使用する調整用端子30とに分けることができる。
前記被覆基板40は、上述したユーザ使用端子28、及び調整用端子30が配置されたパッケージベース16の裏面を被覆する。当該被覆基板40は、導電性物質で構成された端子部(貫通端子部)44と、絶縁性物質で構成された絶縁部42とから成り、前記端子部44は少なくとも一部が、被覆基板40の表裏を貫通するように構成され、一方の面から他方の面への電気的導通を図ることが可能に構成されている。また、前記絶縁部42を構成する絶縁性物質とは、例えばパッケージベース16と同一な素材(一般的にはセラミック)としたり、電子機器に使用されるガラエポ(ガラスエポキシ)基板としたり、可撓性を有するフィルム、樹脂基板としたりすることができる。
本実施形態の電子デバイス10では、上記のような構成の被覆基板40を前記パッケージベース16の裏面へ対向させた際に、前記端子部44が前記ユーザ使用端子28に重なる位置にくるように、前記端子部44を被覆基板40に配設する。なお、前記被覆基板40と前記パッケージベース16との接合は、接着剤によれば良い。具体的には、導電性接着剤(不図示)を介して前記端子部44と前記ユーザ使用端子28とを接合すれば良い。また、端子部44とユーザ使用端子28以外の対向部、すなわち被覆基板40の絶縁部42と、調整用端子30を含むパッケージベース16の裏面との間には、絶縁性の接着剤(不図示)等を介在させるようにしても良い。このような構成とすることで、被覆基板40とパッケージベース16裏面との接合強度を増加させることができる。また、調整用端子30が絶縁性接着剤によって直接覆われることとなるため、短絡等の防止効果が向上し、製品としての信頼性を向上させることができる。
このような構成とすることにより、ユーザ使用端子28は絶縁部42によって被覆され、パッケージ18の裏面にはユーザ使用端子28と電気的な導通がとられた端子部44のみが配置されることとなる。このため、電子デバイス10を製品として出荷した後に、ユーザ使用端子28と調整用端子30とが誤って接触し、短絡を生じるといったことを防止することができる。また、本実施形態に示したパッケージ18を有する電子デバイス10では、キャビティ20内部の気密性が保たれたパッケージ18の裏面に対して被覆基板40を接合する構成となるため、被覆基板40の肉厚を薄くした場合であっても、電子デバイス10全体としての強度やパッケージ18の気密性に影響を与えることが無い。このため、被覆基板40を接合した場合であっても、圧電デバイス10の低背化を妨げる要素になることは無い。
上記のような構成の電子デバイス10は、次のようにして製造することができる。まず、パッケージベース16のキャビティ20内の所定の位置に、IC24及びこのIC24を介して制御される素子である圧電振動片22を実装する。IC24及び圧電振動片22の実装が終了した後、シームリング14を介してリッド12をパッケージベース16に接合し、パッケージベース16のキャビティ20を封止する。キャビティ20の封止は、真空中、あるいは窒素雰囲気中等で行うようにすると良い。このような条件にて封止を行うことで、外部気温の変化等によるキャビティ20内部の気体の膨縮を防止することができ、この気体の膨縮による圧電振動片22への悪影響を防ぐことができるからである。
パッケージ18の封止が終了した後、前記パッケージベース16の裏面に配設されたユーザ使用端子28と調整用端子30のうち、前記調整用端子30を用いて前記IC24に対してプログラムの書き換えあるいは書き込みを行い、発振信号の調整等を行う。IC24に対するプログラムの書き換え、あるいは書き込みが終了した後、パッケージベース16の裏面に対し、導電性接着剤を介して前記被覆基板40を接合する。
次に、図2を参照して本発明の電子デバイスに係る第2の実施形態について説明する。なお、図2において、図2(A)は電子デバイスの底面、図2(B)は被覆基板の側断面、図2(C)は被覆基板の底面をそれぞれ示す図である。
本実施形態の電子デバイス110では、例えばパッケージベース116の裏面に配設するユーザ使用端子128と調整用端子130の占有面積を従来と逆にしたことを特徴とする。すなわち、パッケージベース116の裏面におけるユーザ使用端子128の占有面積よりも、調整用端子130の占有面積を大きくしたということである。
これを極端に示したのが図2(A)である。すなわち、ユーザ使用端子128は通電用のプローブ(不図示)が接触可能であれば、スルーホールを形成するだけで良いのである。これに対して調整用端子130は、電子デバイス110の製造工程で使用されるため、製造工程において扱いやすいように、その面積を拡大させている。また、ユーザ使用端子128の占有面積を縮小することにより、調整用端子130の配設数を増やすことができる。このように調整用端子130の数を増やすことにより、電子デバイス110に搭載するIC(不図示)に多くの機能を持たせることが可能となり、電子デバイス110の高性能化を図ることが可能となる。
上記のような構成としたパッケージベース116の裏面に接合する本実施形態に係る被覆基板140は、図2(B)、図2(C)に概略構成を示すようなものである。具体的には、パッケージベース116の裏面との接合面側に配設される端子部144aの面積を、非接合面側に配設される端子部144bの面積に比べて小さくしたというものである。詳細には、接合面側に配設される端子部144aは、パッケージベース116の裏面に配設されたユーザ使用端子128に合わせた位置に配設し、かつ小型(例えばユーザ使用端子と同じ大きさ)なものとすることで、被覆基板140を接合する際に使用する導電性接着剤が調整用端子130に接触することを防止しつつ、両者間における電気的導通はとることができるようにしたのである。一方、非接合面に側に配設した端子部144bは、電子機器等の基板に対して電子デバイス110を実装する際に、ユーザが使用することとなる端子である。このため、取り扱い上の利便を図るために、その面積の大型化を図ったのである。
上記以外の構成については、上述した第1の実施形態に係る電子デバイス10と同様である。上記のような特徴を有する電子デバイス110であっても、上述した第1の実施形態に係る電子デバイス10と同様の効果を得ることができる。
次に、図3を参照して本発明の電子デバイスに係る第3の実施形態について説明する。なお、図3において、図3(A)は電子デバイスの底面、図3(B)は被覆基板の側断面、図3(C)は被覆基板の底面をそれぞれ示す図である。
本実施形態に係る電子デバイス210は、図2に示した第2の実施形態に係る電子デバイス110に類似している。すなわち、パッケージベース216の裏面に対するユーザ使用端子228の占有面積を、調整用端子230の占有面積よりも小さくしているのである。第2の実施形態に係る電子デバイス110との相違点は、パッケージベース216の裏面におけるユーザ使用端子228の配設位置を、調整用端子230の配設位置の内側に集中させた点である。このような配置形態とすることにより、調整用端子230同士の配置間隔を広くとることができ、かつその占有面積も広くすることができる。このため、製造工程での取り扱いが容易となる。
上記のような端子の配置形態を採る本実施形態の電子デバイス210では、被覆基板240の形態を、図3(B)、図3(C)に示すようなものとした。具体的には、上記第2の実施形態に係る被覆基板140と同様に、接合面側に配設される端子部244aの面積は小さくし、非接合面側に配設される端子部244cの面積は大きくするというものである。さらに、本実施形態における被覆基板では、パッケージベース216の裏面の内側に集中させた端子部244aの導通面を、被覆基板240の反対面側へ引き回すという構成としている。すなわち、被覆基板240を用いて、いわゆる再配置配線を行う構成としたのである。詳細には、本実施形態の被覆基板240は、複数(図3では3つ)の基板を用いて構成され、第1の基板240aにはユーザ使用端子228と直接接触を図るための小さな端子部244aを配設し、第3の基板240cには実質上のユーザ使用端子(実装端子)としての役割を担う大きな端子部244cを配設し、第2の基板240bには前記第1の基板240aに配設した端子部244aと前記第3の基板240cに配設した端子部244cとを電気的に接続する端子部244bを配設しているのである。このような構成とすることで実質上のユーザ使用端子の役割を担う端子部244cは、その面積を大きく、かつ端子間の間隔を広くとることが可能となり、製品としての電子デバイス210の取り扱いが容易となる。
上記以外の構成については、上述した第1の実施形態に係る電子デバイス10と同様である。上記のような特徴を有する電子デバイス210であっても、上述した第1の実施形態に係る電子デバイス10と同様の効果を得ることができる。
上記実施形態ではいずれも、電子デバイスとしてパッケージを有するものを挙げて説明してきた。しかし本発明の技術的範囲は、パッケージを有する電子デバイスに限られない。例えば具体的な例として、図4に示すような電子デバイス310を挙げることができる。図4に示す電子デバイス310は、いわゆる樹脂封止型のデバイスである。デバイスとして上記同様に圧電発振器を例に挙げると、その構成は、圧電振動子350、IC324、低部基板318、接続ワイヤ354、樹脂封止部352、及び被覆基板340といったものとなる。
具体的には、圧電振動子350とIC324、及び底部基板318とは、図4に示すようにそれぞれ接続ワイヤ354により電気的に接続され、樹脂封止部352によって全体が覆われる構成とされている。そして、低部基板318の裏面構成と、被覆基板340との関係は、上述した第1から第3の実施形態に係る電子デバイスにおけるパッケージ裏面と被覆基板との関係に準用する。
また、上記実施形態ではいずれも、電子デバイスの例として圧電発振器を例に挙げて説明してきた。しかしながら、本発明の電子デバイスは、裏面にユーザ使用端子と調整用端子とを有するパッケージを備える種々の電子デバイス、及び全体構成としての裏面にユーザ使用端子と調整用端子とを有する種々の電子デバイスに適用することができる。圧電デバイスとしての例を挙げるとすれば、圧電ジャイロ等にも適用することができる。
10………電子デバイス、12………リッド、14………シームリング、16………パッケージベース、18………パッケージ、20………キャビティ、22………圧電振動片、24………IC、26………内部端子、28………ユーザ使用端子、30………調整用端子、40………被覆基板、42………絶縁部、44………端子部。
Claims (6)
- 制御素子と当該制御素子を介して制御される素子を備える内部構造と、基板への実装時に用いられるユーザ使用端子と前記制御素子に対するプログラムの書き換えあるいは書き込み時に用いられる調整用端子とを単一の外部端子配置面に備えた外部構造とを有する電子デバイスであって、
前記ユーザ使用端子と導通を図る貫通端子部と前記調整用端子を被覆する絶縁部とを備える被覆基板を前記外部端子配置面に接合したことを特徴とする電子デバイス。 - 内部に制御素子と当該制御素子を介して制御される素子とを備えるパッケージの裏面に、基板への実装時に用いられるユーザ使用端子と前記制御素子に対するプログラムの書き換えあるいは書き込み時に用いられる調整用端子とを備えた電子デバイスであって、
前記ユーザ使用端子と導通を図る貫通端子部と前記調整用端子を被覆する絶縁部とを備える被覆基板を前記パッケージの裏面に接合したことを特徴とする電子デバイス。 - 前記被覆基板の肉厚を、前記パッケージ底面の肉厚よりも薄くしたこをと特徴とする請求項2に記載の電子デバイス。
- 前記外部端子配置面、あるいは前記パッケージの裏面に配置されるユーザ使用端子の占有面積を、前記調整用端子の占有面積よりも小さくし、
前記被覆基板に配設される貫通端子部のうち、前記外部端子配置面、あるいは前記パッケージの裏面に接合する面に配設される部分はその面積を前記ユーザ使用端子と同等とし、非接合面に配設される部分はその面積を前記ユーザ使用端子よりも大きくしたことを特徴とする請求項1乃至請求項3のいずれかに記載の電子デバイス。 - 制御素子と当該制御素子を介して制御される素子とを封止部内に有し、前記封止部の気密性を確保した後に、内部に配置した制御素子に対するプログラムの書き換えあるいは書き込みを行う電子デバイスの製造方法であって、
前記制御素子及び当該制御素子を介して制御される素子とを前記封止部に封止した後、
基板実装時に使用されるユーザ使用端子と前記制御素子に対するプログラムの書き換えあるいは書き込み時に用いられる調整用端子が配設された外部端子配置面における前記調整用端子を用いて前記制御素子に対するプログラムの書き換えあるいは書き込みを行い、
前記ユーザ使用端子と導通を図る貫通端子部と前記調整端用端子を覆う絶縁部とを有する被覆基板を前記外部端子配置面に接合することを特徴とする電子デバイスの製造方法。 - 前記被覆基板の接合は、前記ユーザ使用端子と前記貫通端子部との接合を導電性接着剤を用いて行い、
前記調整用端子と前記絶縁部との接合を、絶縁性接着剤で行うことを特徴とする請求項5に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157358A JP2007329171A (ja) | 2006-06-06 | 2006-06-06 | 電子デバイス及び電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157358A JP2007329171A (ja) | 2006-06-06 | 2006-06-06 | 電子デバイス及び電子デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007329171A true JP2007329171A (ja) | 2007-12-20 |
Family
ID=38929460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006157358A Pending JP2007329171A (ja) | 2006-06-06 | 2006-06-06 | 電子デバイス及び電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007329171A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165686A (ja) * | 2013-02-26 | 2014-09-08 | Daishinku Corp | 表面実装型圧電発振器 |
JP2014168136A (ja) * | 2013-02-28 | 2014-09-11 | Daishinku Corp | 表面実装型圧電発振器 |
-
2006
- 2006-06-06 JP JP2006157358A patent/JP2007329171A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165686A (ja) * | 2013-02-26 | 2014-09-08 | Daishinku Corp | 表面実装型圧電発振器 |
JP2014168136A (ja) * | 2013-02-28 | 2014-09-11 | Daishinku Corp | 表面実装型圧電発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007189282A (ja) | 圧電デバイスとその製造方法 | |
JP2007329171A (ja) | 電子デバイス及び電子デバイスの製造方法 | |
JP2008028860A (ja) | 圧電発振器 | |
JP4585908B2 (ja) | 圧電デバイスの製造方法 | |
JP4685461B2 (ja) | 圧電発振器及びその製造方法 | |
JP2010136243A (ja) | 振動子 | |
JP4284143B2 (ja) | 圧電発振器 | |
JP5075401B2 (ja) | 圧電発振器及びその製造方法 | |
JP2007274038A (ja) | 圧電発振器 | |
JP5158337B2 (ja) | 圧電デバイス | |
JP2005109576A (ja) | 圧電発振器 | |
JP2007208464A (ja) | 圧電発振器 | |
JP4284142B2 (ja) | 圧電発振器 | |
JP2008035175A (ja) | 圧電発振器 | |
JP2007067135A (ja) | ランドパターン形状を有する基板とそこに実装する圧電部品 | |
JP2007180256A (ja) | 電子デバイス | |
JP2007258948A (ja) | 圧電デバイス | |
JP2005136692A (ja) | 圧電発振器 | |
JP2010220041A (ja) | 圧電発振器 | |
JP2008187629A (ja) | 温度補償型圧電発振器 | |
JP2007300417A (ja) | 圧電発振器 | |
JP2008035176A (ja) | 圧電発振器 | |
JP2012209696A (ja) | 圧電発振器 | |
JP2006211408A (ja) | 圧電発振器 | |
JP2007124590A (ja) | 圧電発振器容器 |