JP2013219704A - 圧電発振器 - Google Patents

Abstract

【課題】 ２つの周波数を出力する圧電発振器において、片方の周波数の出力と停止を行っても、負荷変動による発振周波数の変動が発生しない圧電発振器を提供する。
【解決手段】 圧電発振機は、圧電振動片搭載パッドの一方と第１のＩＣ搭載パッドとを接続する配線、及び圧電振動片搭載パッドの他方と第２のＩＣ搭載パッドとを接続する配線を含む第１の配線パターン（ＮＡ）と、第１出力端子と第３のＩＣ搭載パッドとを接続する配線、及び第２出力端子と第４のＩＣ搭載パッドとを接続する配線を含む第２の配線パターン（ＯＡ）と、を備える。一対の圧電振動片搭載パッド（ＸＴ１、ＸＴ２）、第１の配線パターン（Ｎ１、Ｎ２）は、第１出力端子（Ｇ３）、第２出力端子（Ｇ５）及び第２の配線パターン（Ｈ３、Ｈ６）と実装面の法線方向から見て重ならないように形成されている。
【選択図】 図５

Description

本発明は、電子機器等に用いられる圧電発振器に関し、特に２つの出力機能を有する圧電発振器に関する。

近年、周波数を同期させるという目的で圧電発振器が使用されている。圧電発振器は、圧電振動片と該圧電振動片の温度周波数特性を補償する発振回路（ＩＣ）とを備えている。このため、圧電発振器は、圧電振動片と発振回路とを電気的に接続する配線、実装端子に電気的に接続する配線などを有している。これらの配線は、セラミック等からなるパッケージに積層して配線されている。セラミック間にこれら配線が積層されると、キャパシタの役目を担うことになり、圧電発振器は、一般に寄生容量又は浮遊容量と呼ばれる不要なキャパシタを有することになる。

特許文献１は、寄生容量を低減又は無くすため、圧電振動片と可変容量素子を接続する配線が他の配線と上から見て上下に重ならない圧電発振器を提案している（特許文献１の図４及び図５）。ここで発振回路と各配線とは、ワイヤーボンディングを用いて接続されている。また、特許文献１の圧電発振器は、出力端子が１つしかない圧電発振器を開示する。

また、小型化の要求から、特許文献２に開示されるように、アナログ基準信号及び基準クロックのいずれも出力する２出力型の圧電発振器が供給されている。近年、このような２出力型の圧電発振器の中には、２つの出力機能のうちの一方を、周波数を出力する状態から出力しない状態へ切り替えるスイッチング機能を有しているものもある。

特開２００１−２１７６５１号公報 特開２００８−１６０５１０号公報

特許文献１の圧電発振器は、第１層のグランドパターンと第２層の配線パターンとは、上下に重なっていないが、第１層のグランドパターンの反対側の実装端子と第２層の配線パターンとは、上下に重なっている領域がある。このため特許文献１の圧電発振器は、浮遊容量を発生してしまう。特に実装端子の一つである出力端子と圧電振動片への配線パターンとが上下に重なっている。

またスイッチング機能を有する圧電発振器は、２出力のうちの一方を出力状態から非出力状態に又はその逆に切り替えると、負荷変動によって発振周波数が変動してしまうことがある。

第１の観点の圧電発振器は、第１周波数を出力する第１出力端子及び第１周波数と同一又は異なる第２周波数を出力する第２出力端子を実装面に有する圧電発振器である。その圧電発振機は、ベース板とベース板の周囲に配置された枠部とによってベース板の一方の主面に第１空間が設けられるパッケージと、第１空間内に露出して形成された一対の圧電振動片搭載パッドに搭載される圧電振動片と、第１空間内に露出して形成された第１〜第４のＩＣ搭載パッドに搭載される発振ＩＣとを備える。さらに、圧電発振機は、一対の圧電振動片搭載パッドの一方と第１のＩＣ搭載パッドとを接続する配線、及び一対の圧電振動片搭載パッドの他方と第２のＩＣ搭載パッドとを接続する配線を含む第１の配線パターンと、第１出力端子と第３のＩＣ搭載パッドとを接続する配線、及び第２出力端子と第４のＩＣ搭載パッドとを接続する配線を含む第２の配線パターンと、を備える。一対の圧電振動片搭載パッド、及び第１の配線パターンは、第１出力端子、第２出力端子及び第２の配線パターンと実装面の法線方向から見て重ならないように形成されている。

第２の観点の圧電発振器は、第１周波数を出力する第１出力端子及び第１周波数と同一又は異なる第２周波数を出力する第２出力端子を実装面に有する圧電発振器である。圧電発振器は、ベース板とベース板の周囲に配置された第１枠部によってベース板の一方の主面に形成された第１空間と、ベース板とベース板の周囲に配置された第２枠部によってベース板の他方の主面に形成された第２空間とが設けられるパッケージと、第１空間内に露出し一方の主面に形成された２個の圧電振動片搭載パッドに搭載される圧電振動片と、第２空間内に露出し他方の主面に形成された第１〜第４のＩＣ搭載パッドに搭載される発振ＩＣと、を備える。さらに圧電発振器は、一対の圧電振動片搭載パッドの一方と第１のＩＣ搭載パッドとを接続する配線、及び一対の圧電振動片搭載パッドの他方と第２のＩＣ搭載パッドとを接続する配線を含む第１の配線パターンと、第１出力端子と第３のＩＣ搭載パッドとを接続する配線、及び第２出力端子と第４のＩＣ搭載パッドとを接続する配線を含む第２の配線パターンと、を備える。一対の圧電振動片搭載パッド、及び第１の配線パターンは、第１出力端子、第２出力端子及び第２の配線パターンと実装面の法線方向から見て重ならないように形成されている。

第３の観点の圧電発振器は、第１の観点又は第２の観点に記載の圧電発振器において、発振ＩＣが、第１出力端子又は第２出力端子への出力を可能（enable）／不可能(disable）に設定する端子を少なくとも１つ有する。

第４の観点の圧電発振器は、第１の観点から第３の観点のいずれか一項に記載の圧電発振器において、パッケージが、実装面の法線方向から見て長方形であり、第１出力端子及び第２出力端子の一方は、パッケージの角部に形成され、第１出力端子及び第２出力端子の一方は、パッケージの長辺の中央に形成される。

第５の観点の圧電発振器は、第１の観点から第４の観点のいずれか一項に記載の圧電発振器において、発振ＩＣが、ＩＣ搭載パッドにフリップチップボンディングで搭載されている。

２つの周波数を出力する圧電発振器において、片方の周波数の出力と停止を行っても、負荷変動による発振周波数の変動が発生しない圧電発振器を提供することができる。

第１圧電発振器１００の構造を示す斜視図である。 第１圧電発振器１００のブロック図である。 図１のＡ−Ａ断面における概略断面図である。 （ａ）は、第１配線パターン面ＰＡ１における配線パターンの平面図である。 （ｂ）は、第２配線パターン面ＰＡ２における配線パターンの平面図である。 （ｃ）は、第３配線パターン面ＰＡ３における配線パターンの平面図である。 （ｄ）は、第４配線パターン面ＰＡ４における配線パターンの平面図である。 （ａ）は、第１配線パターン面ＰＡ１から第４配線パターン面ＰＡ４を重ねて表示した図である。 （ｂ）は、第１圧電発振器１００における各端子の接続経路を示した一覧表である。 第２圧電発振器１１０の断面図である。 （ａ）は、第１配線パターン面ＰＡ１における配線パターンの平面図である。 （ｂ）は、第２配線パターン面ＰＡ２における配線パターンの平面図である。 （ｃ）は、第３配線パターン面ＰＡ３における配線パターンの平面図である。 （ｄ）は、第４配線パターン面ＰＡ４における配線パターンの平面図である。 （ａ）は、第１配線パターン面ＰＡ１から第４配線パターン面ＰＡ４を重ねて表示した図である。 （ｂ）は、第２圧電発振器１１０における各端子の接続経路を示した一覧表である。 第３圧電発振器１２０の断面図である。 （ａ）は、第１配線パターン面ＰＡ１における配線パターンの平面図である。 （ｂ）は、第２配線パターン面ＰＡ２における配線パターンの平面図である。 （ｃ）は、第３配線パターン面ＰＡ３における配線パターンの平面図である。 （ｄ）は、第４配線パターン面ＰＡ４における配線パターンの平面図である。 （ａ）は、第１配線パターン面ＰＡ１から第４配線パターン面ＰＡ４を重ねて表示した図である。 （ｂ）は、第３圧電発振器１２０における各端子の接続経路を示した一覧表である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、各実施形態において、同一の構成要素には、同一の符号を付し、重複する説明を省略する。

（第１実施形態）
図１は、本施形態に係る第１圧電発振器１００の構造を示す斜視図、図２は、第１圧電発振器１００のブロック図である。図３は、図１のＡ−Ａ断面における概略断面図である。図４は、図３の第１配線パターン面ＰＡ１ないし第４配線パターン面ＰＡ４における配線パターンの平面図である。図５は、第１配線パターン面ＰＡ１ないし第４配線パターン面ＰＡ４を重ねて表示した図である。なお、図３は、説明し易いように集積回路素子４０の周囲に形成される保護樹脂（アンダーフィル）を図示していない。

図１で示されるように、第１圧電発振器１００は、周波数温度特性が良好なＡＴカットの圧電振動片（以下は、ＡＴカット振動片と称する。）３０と、集積回路素子４０と、ＡＴカット振動片３０及び集積回路素子４０を収容するＨ型パッケージＰＫＨと、該Ｈ型パッケージＰＫＨの一方の開口部を封止する蓋体２０と、を備えている。

第１圧電発振器１００は、同時に２つの周波数を出力する機能を有し、それぞれの周波数の出力に対して出力の停止又は開始が制御可能な機能を有する。また、第１圧電発振器１００は、温度補償が可能な機能を有している。

ＡＴカット振動片３０は、水晶材を母材として形成されている。ＡＴカット振動片３０は、主面（ＹＺ面）が水晶材の結晶軸（ＸＹＺ）のＹ軸に対して、Ｘ軸を中心としてＺ軸からＹ軸方向に３５度１５分傾斜されている。このため、ＡＴカット振動片３０の軸方向を基準とし、傾斜された新たな軸をＹ’軸及びＺ’軸として用いる。同様に、水晶振動子の長手方向をＸ軸方向、水晶振動子の高さ方向をＹ’軸方向、Ｘ及びＹ’軸方向に垂直な方向をＺ’軸方向として説明する。

ＡＴカット振動片３０は、外形形状が矩形で形成され、両主面に一対の励振電極３２ａ、３２ｂが対向して配置されている。この一対の励振電極３２ａ、３２ｂのＸ軸方向から引き出された引出電極３３ａ、３３ｂがＸ軸方向に底面まで形成されている。つまり、引出電極３３ａは、ＡＴカット振動片３０の側面を介して底面（−Ｙ’側）まで折り返して伸びている。引出電極３３ｂは、ＡＴカット振動片３０の側面を介して上面（＋Ｙ’側）まで折り返して伸びている。

ＡＴカット振動片３０の底面の引出電極３３ａ、３３ｂは、第１キャビティ１４の底面に形成した第１水晶端子ＸＴ１と第２水晶端子ＸＴ２とに導電性接着剤１６（図３を参照）を介して接着固定される。

ＡＴカット振動片３０は、接着固定された後に、蓋体２０にて気密封止される。なお、封止用の蓋体２０で気密封止する際は、第１層Ｌ１の上面に接合材１８（図３を参照）を用いて第１キャビティ１４内部を真空した状態又は内部に不活性ガスを封入した状態である。

集積回路素子４０は、図１に示されたように、８個の集積端子Ｔ１〜Ｔ８が形成されている。本実施形態では、集積端子Ｔ１に電源端子ＤＣ、集積端子Ｔ２に第１有効無効機能ＥＤ１、集積端子Ｔ３に第１出力端子ＯＵＴ１、集積端子Ｔ４に第２水晶端子ＸＴ２、集積端子Ｔ５に第２有効無効機能ＥＤ２、集積端子Ｔ６に第２出力端子ＯＵＴ２、集積端子Ｔ７にアース端子ＧＮＤ、集積端子Ｔ８に第１水晶端子ＸＴ１が形成されている。

集積回路素子４０の集積端子Ｔ１〜ＴＩ８は、対応する第３配線パターン面ＰＡ３の接続端子t１〜ｔ８に金バンプ１３（図３を参照）等を介して接続される。集積回路素子４０の接続には、フリップチップボンディング装置等を用いてフリップチップボンディングされる。

集積回路素子４０は、図２で示されるように、発振回路ＯＳＣ（electronic oscillator）、温度補償回路Ｔｃｏｍｐ（temperature compensation）、記憶素子ＰＲＯＭ（programmable ROM）、温度センサＴＳ（temperature sensor）、有効無効機能ＥＤｆ（Enable/Disable function）、バッファアンプＢｕｆ（buffer amplifier）で構成されている。なお、有効無効機能ＥＤｆ及びバッファアンプＢｕｆは、２つずつ形成されている。このため、第１圧電発振器１００は、同一又は互いに異なる第１周波数及び第２周波数を一度に出力したり、第１周波数又は第２周波数のいずれか一方のみを出力したりできる。

発振回路ＯＳＣは、ＡＴカット振動片３０を所望の周波数で発振させるための回路であり、抵抗及びコンデンサで構成されている。温度補償回路Ｔｃｏｍｐは、発振回路ＯＳＣから発生する発振周波数が温度により周波数変動するのを補償する回路である。記憶素子ＰＲＯＭは、プログラム可能な記憶素子であり、温度補償回路を制御している。

温度センサＴＳは、半導体温度センサにより温度検知し、アナログ電圧に変換して出力するセンサである。有効無効機能ＥＤｆは、外部電圧の入力により発振回路ＯＳＣから発生する発振周波数の出力停止又は出力開始のオンオフ制御をおこなうことができる。有効無効機能ＥＤｆは、不必要な周波数出力を停止できるため、省電力制御が可能である。

バッファアンプＢｕｆは、緩衝増幅器であり発振回路ＯＳＣから発生する発振周波数の増幅と逆流や負荷変動の影響の吸収とをしている。

次にＨ型パッケージＰＫＨについて説明する。図１及び図３で示されるように、Ｈ型パッケージＰＫＨは、複数枚のセラミックシートが積層されて形成されている。Ｈ型パッケージＰＫＨは、３つの層から形成され、断面形状がＨ形状である。なおＨ型パッケージＰＫＨは、上面側から第１層Ｌ１、第２層Ｌ２、第３層Ｌ３として説明する。

Ｈ型パッケージＰＫＨは、第２層Ｌ２がベース板の役割を有し、第２層Ｌ２の周囲に枠状の第１層Ｌ１（枠部）が配置され、その裏面に枠状の第３層Ｌ３（枠部）が配置される。Ｈ型パッケージＰＫＨは、第１層Ｌ１及び第２層Ｌ２により上側の主面に凹部を形成し、第１キャビティ１４を形成する。また、Ｈ型パッケージＰＫＨは、第２層Ｌ２及び第３層Ｌ３により下側の主面に凹部を形成し、第２キャビティ１５を形成する。

図３に示されるように、第１配線パターン面ＰＡ１は、第１キャビティ１４の底面である第２層Ｌ２の上面に形成されている。第１配線パターン面ＰＡ１は、図４（ａ）に図示される、ＡＴカット振動片３０を接続する第１水晶端子ＸＴ１と第２水晶端子ＸＴ２とを形成している。第１水晶端子ＸＴ１には、スルーホールＳ１が形成され、第２配線パターン面ＰＡ２まで導通している。同様に、第２水晶端子ＸＴ２には、スルーホールＳ２が形成され、第２配線パターン面ＰＡ２まで導通している。

第２配線パターン面ＰＡ２は、第２キャビティ１５の底面である第２層Ｌ２の下面（図３を参照）に形成されている。第２配線パターン面ＰＡ２は、図４（ｂ）に図示される、集積回路素子４０の集積端子Ｔ１から集積端子Ｔ８に対応する接続端子t１から接続端子t８が形成されている。また、接続端子t１〜ｔ８は、引出配線Ｈ１〜Ｈ８が形成され、所望の位置まで引き伸ばされている。また、第２配線パターン面ＰＡ２には、スルーホールＳ３及びスルーホールＳ４が形成されている。

詳細に説明すると、第２配線パターン面ＰＡ２は、接続端子t１から第２層Ｌ２のキャスタレーションまで引き出される引出配線Ｈ１、接続端子t２からスルーホールＳ３まで引き出される引出配線Ｈ２、接続端子t３から第２層Ｌ２のキャスタレーションまで引き出される引出配線Ｈ３を含む。また第２配線パターン面ＰＡ２は、接続端子t４、接続端子t５から第２層Ｌ２のキャスタレーションまで引き出される引出配線Ｈ５を含む。さらに第２配線パターン面ＰＡ２は、接続端子t６からスルーホールＳ４まで引き出される引出配線Ｈ６、接続端子t７から第２層Ｌ２のキャスタレーションまで引き出される引出配線Ｈ７、接続端子t８を含む。

第３配線パターン面ＰＡ３は、第３層Ｌ３の下面（図３を参照）に形成されている。第３配線パターン面ＰＡ３は、図４（ｃ）に図示される、６個の外部電極Ｇ１〜Ｇ６が形成されている。第３配線パターン面ＰＡ３は、不図示のプリント基板に実装される実装面である。

外部電極Ｇ１は、集積回路素子４０の電源端子ＤＣ用の集積端子Ｔ１、外部電極Ｇ２は、集積回路素子４０の第１有効無効機能ＥＤ１用の集積端子Ｔ２、外部電極Ｇ３は、集積回路素子４０の第１出力端子ＯＵＴ１用の集積端子Ｔ３、外部電極Ｇ４は、集積回路素子４０の第２有効無効機能ＥＤ２用の集積端子Ｔ５、外部電極Ｇ５は、集積回路素子４０の第２出力端子ＯＵＴ２用の集積端子Ｔ６、外部電極Ｇ６は、集積回路素子４０のアース端子ＧＮＤ用の集積端子Ｔ７に接続されている。

外部電極Ｇ３は、第３配線パターン面ＰＡ３の第１出力端子ＯＵＴ１である接続端子t３から引き伸ばされた引出配線Ｈ３及び図示しない側面電極と接続されている。また、外部電極Ｇ５は、第２配線パターン面ＰＡ２の第２出力端子ＯＵＴ２である接続端子t６から引き伸ばされた引出配線Ｈ６及びスルーホールＳ４と接続されている。なお、図４（ｃ）では、接続端子t１〜ｔ８、引出配線Ｈ１〜Ｈ８、スルーホールＳ３及びスルーホールＳ４を点線で描き、第２配線パターン面ＰＡ２と第３配線パターン面ＰＡ３との位置関係を図示している。

プリント基板上に第１圧電発振器１００を実装する際には、外部電極Ｇ（Ｇ１〜Ｇ６）を不図示のプリント基板に形成したランドに半田を介して接続する。

図５（ａ）は、第１配線パターン面ＰＡ１から第３配線パターン面ＰＡ３を重ねて表示した図である。なお、図５（ａ）では、スルーホールＳ及び引出配線Ｈを表示していない。図５（ａ）に示されるように、第１水晶端子ＸＴ１及び第２水晶端子ＸＴ２の関係する入力配線ＮＡ（斜線で表示した領域）は、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２が関係する出力配線ＯＡ（網掛けで表示した領域）と重ならない。入力配線ＮＡは、図示されるように、第１水晶端子ＸＴ１、接続端子t４、第２水晶端子ＸＴ２及び接続端子t８である。また、出力配線ＯＡは、図示されるように、接続端子t３、引出配線Ｈ３、外部電極Ｇ３、接続端子t６、引出配線Ｈ６及び外部電極Ｇ５である。

図５（ｂ）は、上述した各端子の接続経路を示した一覧表である。図４及び図５（ａ）で図示されたように、ＡＴカット振動片３０の励振電極３２ａは、順に第１配線パターン面ＰＡ１の第２水晶端子ＸＴ２、第２配線パターン面ＰＡ２の接続端子t４を通過して集積回路素子４０の第２水晶端子ＸＴ２用の集積端子Ｔ４に接続されている。また、励振電極３２ｂは、順に第１配線パターン面ＰＡ１の第１水晶端子ＸＴ１、第２配線パターン面ＰＡ２の接続端子t８を通過して集積回路素子４０の第１水晶端子ＸＴ１用の集積端子Ｔ８に接続されている。

以上に示されたように、実装面（第３配線パターン面ＰＡ３）の法線方向から見て、第１水晶端子ＸＴ１及び第２水晶端子ＸＴ２の関係する入力配線ＮＡは、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２が関係する出力配線ＯＡと重ならない。このため、第１圧電発振器１００は、浮遊容量が発生しない。また、第１圧電発振器１００は、第１有効無効機能ＥＤ１又は第２有効無効機能ＥＤ２をオンオフすることにより負荷変動が発生しないため、発振周波数が変動しない。

（第２実施形態）
第２実施形態は、第１キャビティ１４及び第２キャビティ１５を有する第２圧電発振器１１０を説明する。図６は、第２圧電発振器１１０の断面図である。第２キャビティ１５は空間であり保護樹脂（アンダーフィル）が使用されない。第２実施形態のパッケージは、図６で示されるように、二部屋の形状のため、以下、二部屋型パッケージＰＫ２として説明する。

図６で示されるように、二部屋型パッケージＰＫ２は、複数枚のセラミックシートが積層されて形成されている。二部屋型パッケージＰＫ２もまた４つの層から形成され、上面側から第１層Ｌ１、第２層Ｌ２、第３層Ｌ３、及び第４層Ｌ４で構成される。

二部屋型パッケージＰＫ２は、第１層Ｌ１（枠部）及び第２層Ｌ２（ベース板）により第２層Ｌ２の上側の主面側に第１キャビティ１４が形成されている。また、第２層Ｌ２（ベース板）、第３層Ｌ３（枠部）及び第４層Ｌ４により、第２層Ｌ２の下側の主面側に第２キャビティ１５が形成されている。

第１配線パターン面ＰＡ１は、第１キャビティ１４の底面である第２層Ｌ２の上面（図６を参照）に形成されている。第１配線パターン面ＰＡ１は、図７（ａ）に図示される配線パターンが形成され、ＡＴカット振動片３０を接続する第１水晶端子ＸＴ１と第２水晶端子ＸＴ２とを形成している。第１水晶端子ＸＴ１には、スルーホールＳ１が形成され、第２配線パターン面ＰＡ２まで導通している。同様に、第２水晶端子ＸＴ２には、スルーホールＳ２が形成され、第２配線パターン面ＰＡ２まで導通している。

第２配線パターン面ＰＡ２は、第２層Ｌ２の下面（図６を参照）に形成されている。第２配線パターン面ＰＡ２は、図７（ｂ）に図示される配線パターンが形成され、第１内部配線Ｎ１と第２内部配線Ｎ２とを形成している。第１内部配線Ｎ１は、第１配線パターン面ＰＡ１の第１水晶端子ＸＴ１とスルーホールＳ１で接続され、第２内部配線Ｎ２は、第１配線パターン面ＰＡ１の第２水晶端子ＸＴ２とスルーホールＳ２で接続されている。また、第１内部配線Ｎ１には、スルーホールＳ３が形成され、第２内部配線Ｎ２には、スルーホールＳ４が形成される。スルーホールＳ３及びスルーホールＳ４は、第３層Ｌ３の側面又は内部を通り、第３配線パターン面ＰＡ３まで伸びている。なお、図７（ｂ）では、第１水晶端子ＸＴ１と第２水晶端子ＸＴ２とを点線で描き、第１配線パターン面ＰＡ１と第２配線パターン面ＰＡ２との位置関係を図示している。

第３配線パターン面ＰＡ３は、第２キャビティ１５の底面である第４層Ｌ４の上面（図６を参照）に形成されている。第３配線パターン面ＰＡ３は、図７（ｃ）に図示される配線パターンが形成され、集積回路素子４０の集積端子Ｔ１ないし集積端子Ｔ８に対応する接続端子t１から接続端子t８が形成されている。また、接続端子t１〜ｔ８は、引出配線Ｈ１〜Ｈ８が形成され、所望の位置まで引き伸ばされている。また、第３配線パターン面ＰＡ３には、引出配線Ｈ２にスルーホールＳ６及び引出配線Ｈ７にスルーホールＳ７が形成されている。

第４配線パターン面ＰＡ４は、第４層Ｌ４の下面（図６を参照）に形成されている。第４配線パターン面ＰＡ４は、図７（ｄ）に図示される配線パターンが形成され、６個の外部電極Ｇ１〜Ｇ６が形成されている。外部電極Ｇ３は、第３配線パターン面ＰＡ３の第１出力端子ＯＵＴ１である接続端子t４から引き伸ばされた引出配線Ｈ４及び図示しない側面電極と接続されている。また、外部電極Ｇ５は、第３配線パターン面ＰＡ３の第２出力端子ＯＵＴ２の接続端子t７から引き伸ばされた引出配線Ｈ７及びスルーホールＳ７と接続されている。なお、図７（ｄ）では、接続端子t１〜ｔ８、引出配線Ｈ１〜Ｈ８、スルーホールＳ６及びスルーホールＳ７を点線で描き位置関係を図示している。

図８（ａ）は、第１配線パターン面ＰＡ１から第４配線パターン面ＰＡ４を重ねて表示した図である。図示されるように、第１配線パターン面ＰＡ１ないし第４配線パターン面ＰＡ４を重ね合わせると、第１水晶端子ＸＴ１及び第２水晶端子ＸＴ２の関係する入力配線ＮＡ（斜線で表示した領域）は、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２が関係する出力配線ＯＡ（網掛けで表示した領域）と重ならない。入力配線ＮＡは、図示されるように、第１水晶端子ＸＴ１、第１内部配線Ｎ１、接続端子t３、引出配線Ｈ３、第２水晶端子ＸＴ２、第２内部配線Ｎ２、接続端子t６、及び引出配線Ｈ６である。また、出力配線ＯＡは、図示されるように、接続端子t４、引出配線Ｈ４、外部電極Ｇ３、接続端子t７、引出配線Ｈ７、及び外部電極Ｇ５である。

図８（ｂ）は、上述した各端子の接続経路を示した一覧表である。図７及び図８（ａ）で図示されたように、第１実施形態と接続する配線経路が異なる。ＡＴカット振動片３０の励振電極３２ａは、順に第１配線パターン面ＰＡ１の第２水晶端子ＸＴ２、第２配線パターン面ＰＡ２の第２内部配線Ｎ２、第３配線パターン面ＰＡ３の接続端子t６を通過して集積回路素子４０の第２水晶端子ＸＴ２用の集積端子Ｔ６に接続されている。また、励振電極３２ｂは、順に第１配線パターン面ＰＡ１の第１水晶端子ＸＴ１、第２配線パターン面ＰＡ２の第１内部配線Ｎ１、第３配線パターン面ＰＡ３の接続端子t３を通過して集積回路素子４０の第１水晶端子ＸＴ１用の集積端子Ｔ３に接続されている。

また、配線経路の違いにより集積回路素子４０の各機能の端子の配置が異なる。外部電極Ｇ１は、集積回路素子４０の電源端子ＤＣ用の集積端子Ｔ１、外部電極Ｇ２は、集積回路素子４０の第１有効無効機能ＥＤ１用の集積端子Ｔ２、外部電極Ｇ３は、集積回路素子４０の第１出力端子ＯＵＴ１用の集積端子Ｔ４、外部電極Ｇ４は、集積回路素子４０の第２有効無効機能ＥＤ２用の集積端子Ｔ５、外部電極Ｇ５は、集積回路素子４０の第２出力端子ＯＵＴ２用の集積端子Ｔ７、外部電極Ｇ６は、集積回路素子４０のアース端子ＧＮＤ用の集積端子Ｔ８に接続されている。なお、図８では、スルーホールＳ及び引出配線Ｈを表示していない。

以上に示されたように、第２圧電発振器１１０は、第１実施形態と同様に、浮遊容量が発生しない。また、第２圧電発振器１１０は、第１有効無効機能ＥＤ１又は第２有効無効機能ＥＤ２をオンオフすることにより負荷変動が発生しないため、発振周波数が変動しない。

（第３実施形態）
本実施形態では、第１実施形態で示された第１キャビティ１４にＡＴカット振動片３０及び集積回路素子４０を設置した第３圧電発振器１２０を示す。図９は、第３圧電発振器１２０の断面図である。本実施形態のパッケージは、図９で示されるように、一部屋の形状のため以下は、一部屋型パッケージＰＫ１として説明する。

図９で示されるように、一部屋型パッケージＰＫ１は、複数枚のセラミックシートが積層されて形成されている。一部屋型パッケージＰＫ１は３つの層から形成され、上面側から第１層Ｌ１、第２層Ｌ２、及び第３層Ｌ３で構成される。

一部屋型パッケージＰＫ１は、第１層Ｌ１、第２層Ｌ２及び第３層Ｌ３により上側の主面に凹部を形成し、第１キャビティ１４が形成されている。第２層Ｌ２は、第１層Ｌ１より低い高さで第１キャビティ１４内に形成されている。

第１配線パターン面ＰＡ１は、第１キャビティ１４内に形成された第２層Ｌ２の上面（図９を参照）に形成されている。第１配線パターン面ＰＡ１は、図１０（ａ）に図示される配線パターンが形成され、ＡＴカット振動片３０を接続する第１水晶端子ＸＴ１及び第２水晶端子ＸＴ２が形成されている。第１水晶端子ＸＴ１には、スルーホールＳ１が形成され、後述する第２配線パターン面ＰＡ２まで導通する。また、第２水晶端子ＸＴ２には、スルーホールＳ２が形成され、第２配線パターン面ＰＡ２まで導通している。

第２配線パターン面ＰＡ２は、第３層Ｌ３の上面（図９を参照）に形成されている。第２配線パターン面ＰＡ２は、図１０（ｂ）に図示される配線パターンが形成され、集積回路素子４０の集積端子Ｔ１ないし集積端子Ｔ８に対応する接続端子t１ないし接続端子t８が形成されている。また、接続端子t１〜ｔ８は、引出配線Ｈ１〜Ｈ８が形成され、所望の位置まで引き伸ばされている。また、第２配線パターン面ＰＡ２には、引出配線Ｈ３にスルーホールＳ３及び引出配線Ｈ７にスルーホールＳ４が形成されている。

図１０（ｂ）では、第１水晶端子ＸＴ１、第２水晶端子ＸＴ２、及び集積回路素子４０の設置領域を点線で描き位置関係を図示している。

第３配線パターン面ＰＡ３は、第３層Ｌ３の下面（図９を参照）に形成されている。第３配線パターン面ＰＡ３は、図１０（ｃ）に図示される配線パターンが形成され、６個の外部電極Ｇ１〜Ｇ６が形成されている。外部電極Ｇ３は、第２配線パターン面ＰＡ２の第１出力端子ＯＵＴ１である接続端子t４から引き伸ばされた引出配線Ｈ４及び図示しない側面電極と接続されている。また、外部電極Ｇ５は、第２配線パターン面ＰＡ２の第２出力端子ＯＵＴ２の接続端子t７から引き伸ばされた引出配線Ｈ７及びスルーホールＳ４で接続されている。

図１１（ａ）で示されるように、第１配線パターン面ＰＡ１から第３配線パターン面ＰＡ３を重ね合わせると、第１水晶端子ＸＴ１及び第２水晶端子ＸＴ２の関係する入力配線ＮＡ（斜線で表示した領域）は、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２が関係する出力配線ＯＡ（網掛けで表示した領域）と重ならない。入力配線ＮＡは、図示されるように、第１水晶端子ＸＴ１、接続端子t１、引出配線Ｈ１、第２水晶端子ＸＴ２、接続端子t５、引出配線Ｈ５ａ、及び引出配線Ｈ５ｂである。また、出力配線ＯＡは、図示されるように、接続端子t４、引出配線Ｈ４、外部電極Ｇ３、接続端子t７、引出配線Ｈ７、第２内部配線Ｎ２、及び外部電極Ｇ５である。

図１１（ｂ）は、上述した各端子の接続経路を示した一覧表である。図１０及び図１１（ａ）で図示されたように、第１実施形態及び第２実施形態と接続する配線経路が異なる。ＡＴカット振動片３０の励振電極３２ａは、順に第１配線パターン面ＰＡ１の第２水晶端子ＸＴ２、第２配線パターン面ＰＡ２の接続端子t５を通過して集積回路素子４０の第２水晶端子ＸＴ２用の集積端子Ｔ５に接続されている。また、励振電極３２ｂは、順に第１配線パターン面ＰＡ１の第１水晶端子ＸＴ１、第２配線パターン面ＰＡ２の接続端子t１を通過して集積回路素子４０の第１水晶端子ＸＴ１用の集積端子Ｔ３に接続されている。

また、配線経路の違いにより集積回路素子４０の各機能の端子の配置が異なる。外部電極Ｇ１は、集積回路素子４０の電源端子ＤＣ用の集積端子Ｔ２、外部電極Ｇ２は、集積回路素子４０の第１有効無効機能ＥＤ１用の集積端子Ｔ３、外部電極Ｇ３は、集積回路素子４０の第１出力端子ＯＵＴ１用の集積端子Ｔ４、外部電極Ｇ４は、集積回路素子４０の第２有効無効機能ＥＤ２用の集積端子Ｔ６、外部電極Ｇ５は、集積回路素子４０の第２出力端子ＯＵＴ２用の集積端子Ｔ７、外部電極Ｇ６は、集積回路素子４０のアース端子ＧＮＤ用の集積端子Ｔ８に接続されている。なお、図８では、スルーホールＳ及び引出配線Ｈを表示していない。

以上に示されたように、第３圧電発振器１２０は、第１実施形態と同様に、浮遊容量が発生しない。また、第３圧電発振器１２０は、第１有効無効機能ＥＤ１又は第２有効無効機能ＥＤ２をオンオフすることにより負荷変動が発生しないため、発振周波数が変動しない。

１３ … 金バンプ
１４ … 第１キャビティ、 １５ … 第２キャビティ
１６ … 導電性接着剤
１８ … 接合材
２０ … 蓋体
３０ … ＡＴカット振動片
３２ … 励振電極、 ３３ … 引出電極
４０ … 集積回路素子
１００ … 第１圧電発振器
１１０ … 第２圧電発振器
１２０ … 第３圧電発振器
Ｂｕｆ … バッファアンプ
ＤＣ … 電源端子
ＥＤ１ … 第１有効無効機能、 ＥＤ２ … 第２有効無効機能
Ｇ … 外部電極
ＧＮＤ … アース端子
Ｈ … 引出配線
Ｌ１ … 第１層、 Ｌ２ … 第２層
Ｌ３ … 第３層、
ＮＡ … 入力配線
ＯＡ … 出力配線
ＯＳＣ … 発振回路
ＯＵＴ１ … 第１出力端子、 ＯＵＴ２ … 第２出力端子
ＰＡ１ … 配線パターン面、 ＰＡ２ … 配線パターン面
ＰＡ３ … 配線パターン面、
ＰＫ１ … 一部屋型パッケージ
ＰＫ２ … 二部屋型パッケージ
ＰＫＨ … Ｈ型パッケージ
ＰＲＯＭ … 記憶素子
Ｓ … スルーホール
ｔｃ … 接続端子
ＴＩ … 集積端子
Ｔｃｏｍｐ … 温度補償回路
ＴＳ … 温度センサ
ＸＴ１ … 第１水晶端子
ＸＴ２ … 第２水晶端子

Claims (5)

1. 第１周波数を出力する第１出力端子及び前記第１周波数と同一又は異なる第２周波数を出力する第２出力端子を実装面に有する圧電発振器であって、
   ベース板と前記ベース板の周囲に配置された枠部とによって前記ベース板の一方の主面に第１空間が設けられるパッケージと、
   前記第１空間内に露出して形成された一対の圧電振動片搭載パッドに搭載される圧電振動片と、
   前記第１空間内に露出して形成された第１、第２、第３及び第４のＩＣ搭載パッドに搭載される発振ＩＣと、
   前記一対の圧電振動片搭載パッドの一方と前記第１のＩＣ搭載パッドとを接続する配線、及び前記一対の圧電振動片搭載パッドの他方と前記第２のＩＣ搭載パッドとを接続する配線を含む第１の配線パターンと、
   前記第１出力端子と前記第３のＩＣ搭載パッドとを接続する配線、及び前記第２出力端子と前記第４のＩＣ搭載パッドとを接続する配線を含む第２の配線パターンと、を備え、
   前記一対の圧電振動片搭載パッド、及び前記第１の配線パターンは、前記第１出力端子、前記第２出力端子及び前記第２の配線パターンと前記実装面の法線方向から見て重ならないように形成されている圧電発振器。
2. 第１周波数を出力する第１出力端子及び前記第１周波数と異なる第２周波数を出力する第２出力端子を実装面に有する圧電発振器であって、
   ベース板と前記ベース板の周囲に配置された第１枠部によって前記ベース板の一方の主面に形成された第１空間と、前記ベース板と前記ベース板の周囲に配置された第２枠部によって前記ベース板の他方の主面に形成された第２空間とが設けられるパッケージと、
   前記第１空間内に露出し前記一方の主面に形成された２個の圧電振動片搭載パッドに搭載される圧電振動片と、
   前記第２空間内に露出し前記他方の主面に形成された第１、第２、第３及び第４のＩＣ搭載パッドに搭載される発振ＩＣと、
   前記一対の圧電振動片搭載パッドの一方と前記第１のＩＣ搭載パッドとを接続する配線、及び前記一対の圧電振動片搭載パッドの他方と前記第２のＩＣ搭載パッドとを接続する配線を含む第１の配線パターンと、
   前記第１出力端子と前記第３のＩＣ搭載パッドとを接続する配線、及び前記第２出力端子と前記第４のＩＣ搭載パッドとを接続する配線を含む第２の配線パターンと、を備え、
   前記一対の圧電振動片搭載パッド、及び前記第１の配線パターンは、前記第１出力端子、前記第２出力端子及び前記第２の配線パターンと前記実装面の法線方向から見て重ならないように形成されている圧電発振器。
3. 前記発振ＩＣは、前記第１出力端子又は前記第２出力端子への出力を可能（enable）／不可能(disable）に設定する端子を少なくとも１つ有する請求項１又は請求項２に記載の圧電発振器。
4. 前記パッケージは、前記実装面の法線方向から見て長方形であり、
   前記第１出力端子及び第２出力端子の一方は、前記パッケージの角部に形成され、
   前記第１出力端子及び第２出力端子の一方は、前記パッケージの長辺の中央に形成される請求項１から請求項３のいずれか一項に記載の圧電発振器。
5. 前記発振ＩＣは、前記ＩＣ搭載パッドにフリップチップボンディングで搭載されている請求項１から請求項４のいずれか一項に記載の圧電発振器。