JP2012209323A - Wiring board and manufacturing method of wiring board - Google Patents

Wiring board and manufacturing method of wiring board Download PDF

Info

Publication number
JP2012209323A
JP2012209323A JP2011072145A JP2011072145A JP2012209323A JP 2012209323 A JP2012209323 A JP 2012209323A JP 2011072145 A JP2011072145 A JP 2011072145A JP 2011072145 A JP2011072145 A JP 2011072145A JP 2012209323 A JP2012209323 A JP 2012209323A
Authority
JP
Japan
Prior art keywords
layer
plating layer
forming
electroless plating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011072145A
Other languages
Japanese (ja)
Other versions
JP5672106B2 (en
Inventor
Tomohiro Yoshida
智洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2011072145A priority Critical patent/JP5672106B2/en
Publication of JP2012209323A publication Critical patent/JP2012209323A/en
Application granted granted Critical
Publication of JP5672106B2 publication Critical patent/JP5672106B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide means for securing adhesion strength between a wiring pattern formed on a base substrate such as a resin substrate or an inorganic material substrate or the like free from unsaturated double bonds and the base substrate without performing roughening treatment for the base substrate.SOLUTION: A manufacturing method of a wiring board comprises, in this oder: a step of forming an insulating film 2 on a base material 1 in a sol-gel method which uses a precursor solution adjusted within a range of pH 3 to 5; a step of forming an organic layer 3 using a silane coupling agent; a step of absorbing an ionized metal catalyst on a surface of the organic layer; a step of reducing the metal catalyst and forming an electroless plating layer using the reduced metal as a nucleus; a step of heating the electroless plating layer or the like in a nitrogen atmosphere at a prescribed temperature and for a prescribed time; a step of forming an electric plating layer 4a using an electroless plating layer 4b as a power supply layer; a step of forming a prescribed wiring pattern by patterning the electric plating layer using a photolithography method; and a step of removing an exposed electroless plating layer.

Description

本発明は、下地基板の粗化処理を使用せずに配線パターンと下地基板との密着強度を増大させる技術に関する。   The present invention relates to a technique for increasing the adhesion strength between a wiring pattern and a base substrate without using a roughening treatment of the base substrate.

電子機器などに搭載されているプリント配線板やLSIの配線を形成する技術として銅めっき法が用いられている。従来、LSIにおける導体回路はスパッタリング法やCVD法などの真空技術を用いてアルミニウムを成膜し、パターニングする方法が用いられてきた。配線材料としては、導電率を考えると銅が望ましいが、従来の真空技術では銅をパターニングすることが困難であったためである。しかしながら、近年の電子機器の高機能化に伴い微細な構造を有する回路が要求され、アルミニウムの導電率では対応が難しくなった。このような背景から銅めっき法を用いた配線形成技術は、今日の半導体産業で重要な役割を担っている。   Copper plating is used as a technique for forming printed wiring boards and LSI wirings mounted on electronic devices. Conventionally, a method of patterning aluminum using a vacuum technique such as sputtering or CVD has been used as a conductor circuit in an LSI. As the wiring material, copper is desirable in view of conductivity, but it is difficult to pattern copper by the conventional vacuum technique. However, with the recent increase in functionality of electronic equipment, a circuit having a fine structure is required, and it has become difficult to cope with the electrical conductivity of aluminum. From such a background, wiring formation technology using copper plating plays an important role in today's semiconductor industry.

配線形成技術において大きな課題の一つに、配線の密着強度の問題がある。例えばプリント配線板では、配線と絶縁樹脂間の密着を得るために、樹脂面を粗化処理する機械的なアンカー効果によって密着強度を増している。これにより、配線が下地基板より剥離することなく、最終製品まで仕上げることが可能である。配線形成のプロセスはサブトラクティブ法やセミアディティブ法が用いられるが、配線の密着に関しては、相変わらずアンカー効果による密着を頼みにすることが多い。   One of the major problems in wiring formation technology is the problem of wiring adhesion strength. For example, in a printed wiring board, in order to obtain adhesion between the wiring and the insulating resin, the adhesion strength is increased by a mechanical anchor effect that roughens the resin surface. As a result, the final product can be finished without the wiring being peeled off from the base substrate. The wiring formation process uses a subtractive method or a semi-additive method, but as for the close contact of the wire, the contact by the anchor effect is still often used.

サブトラクティブ法は、以下のようなプロセスである。配線層を形成する面に、銅箔をラミネート、もしくは電解銅めっきにて下地基板全面に銅の層を形成する。この銅の膜上にフォトレジストをスピンコーター、ロールコーター、スクリーン印刷、ラミネータなどで塗布する。次いで、フォトレジストを所定パターンのフォトマスクを介して露光・現像し、配線として残す部分にフォトレジスト層を形成する。次に、銅層の露出した不要部分のエッチングを行う。エッチング液としては、塩化第二鉄液や塩化銅液が主に用いられる。その後、フォトレジストを剥離して、所望の配線パターンを得る。   The subtractive method is the following process. A copper layer is formed on the entire surface of the base substrate by laminating copper foil or electrolytic copper plating on the surface on which the wiring layer is to be formed. Photoresist is coated on the copper film by a spin coater, roll coater, screen printing, laminator or the like. Next, the photoresist is exposed and developed through a photomask having a predetermined pattern, and a photoresist layer is formed in a portion to be left as a wiring. Next, an unnecessary portion where the copper layer is exposed is etched. As the etching solution, a ferric chloride solution or a copper chloride solution is mainly used. Thereafter, the photoresist is peeled off to obtain a desired wiring pattern.

セミアディティブ法は、以下のようなプロセスである。配線層を形成する下地基板全面に、無電解めっきやスパッタ等で給電層を形成する。給電層の厚みは2μm以下である。このようにして形成した給電層上にフォトレジストをスピンコーター、ロールコーター、スクリーン印刷、ラミネータなどで塗布する。フォトレジストを所定パターンのフォトマスクを介して露光・現像し、配線の不要な部分にフォトレジスト層を残す。次いで、給電層を電極として開口部に電解銅めっきをおこなう。電解銅めっき液としては、硫酸銅めっき液が主に用いられる。厚さ2μmから20μmの銅めっき層を形成後、フォトレジストを剥離し、続いてクイックエッチングにて給電層を除去して、配線パターンを得る。   The semi-additive process is the following process. A power feeding layer is formed on the entire surface of the base substrate on which the wiring layer is formed by electroless plating or sputtering. The thickness of the power feeding layer is 2 μm or less. A photoresist is applied to the power feeding layer thus formed by a spin coater, roll coater, screen printing, laminator or the like. The photoresist is exposed and developed through a photomask having a predetermined pattern, and a photoresist layer is left in an unnecessary portion of the wiring. Next, electrolytic copper plating is performed on the opening using the power feeding layer as an electrode. As the electrolytic copper plating solution, a copper sulfate plating solution is mainly used. After forming a copper plating layer having a thickness of 2 μm to 20 μm, the photoresist is peeled off, and then the power feeding layer is removed by quick etching to obtain a wiring pattern.

しかしながら、密着力向上のための下地基板に対して機械的な粗化処理(必要とする密着力を得るために、アンカー処理を行う場合を含む)を行って銅めっき層を形成すると、エッチングの際にエッチングしきれずにアンカー処理面に銅が残ってしまい、配線間のショートの原因となることがある。機械的な粗化処理では、基材(基板)上に配線を形成する際に必要となる絶縁層を、機械的な粗化処理を行うときに破壊されたり、機械的な粗化処理を行ったときに、絶縁層の厚みが不均一になり、エッチングを行う際に絶縁層が破壊される可能性がある。また、高周波領域では銅配線表面の粗さによる表皮効果により、信号遅延問題なども指摘されている。かといって、エッチング時間を多くすると、配線の細り等が発生し、規格を満たせなくなる問題や、下地基板表面の粗さを小さくすると配線の密着が弱くなり、配線のハガレや倒れといった問題が発生する。   However, when a copper plating layer is formed by performing a mechanical roughening process (including the case where an anchor process is performed in order to obtain a necessary adhesion) on the base substrate for improving adhesion, At this time, etching may not be completed and copper may remain on the anchoring surface, which may cause a short circuit between the wirings. In mechanical roughening treatment, the insulating layer required when forming wiring on the substrate (substrate) is destroyed when mechanical roughening treatment is performed, or mechanical roughening treatment is performed. In this case, the thickness of the insulating layer becomes non-uniform, and the insulating layer may be destroyed when etching is performed. In the high-frequency region, signal delay problems have been pointed out due to the skin effect caused by the roughness of the copper wiring surface. However, if the etching time is increased, the wiring will be thinned and the standard will not be satisfied. If the roughness of the base substrate surface is reduced, the adhesion of the wiring will be weakened, causing problems such as peeling or falling of the wiring. To do.

密着のメカニズムとしては、化学的密着と物理的密着があり、アンカー効果は物理的密着に分類されるものである。化学的密着とは、一般的に、化学反応による結合力を指す。化学的密着力向上では、表面に化学的に凹凸をつける方法、密着を阻害する物質を除去する、といった方法が挙げられる。   The adhesion mechanism includes chemical adhesion and physical adhesion, and the anchor effect is classified as physical adhesion. Chemical adhesion generally refers to the bond strength due to a chemical reaction. In order to improve the chemical adhesion, there are a method of chemically forming irregularities on the surface and a method of removing a substance that inhibits adhesion.

化学的密着に関しても色々な方法が提案されており、一般的にはプライマー処理と呼ばれる。代表的なものとしてはイミダゾールシラン化合物のようなシランカップリング剤を使用する方法がある。化学的密着で十分な密着強度が出せれば、銅残りの原因となるアンカー処理をなくすことができる。   Various methods have been proposed for chemical adhesion and is generally called primer treatment. A typical example is a method using a silane coupling agent such as an imidazole silane compound. If sufficient adhesion strength can be obtained by chemical adhesion, anchor treatment that causes copper residue can be eliminated.

特許文献1に、シランカップリング剤を用いて、絶縁樹脂層と導体配線層の密着強度を向上させる記載がある。この特許文献1では、内層の銅箔表面上にシランカップリング剤処理を施し、未硬化のエポキシ樹脂など不飽和二重結合を有する樹脂を、シランカップリング剤処理された銅箔上にコートし、熱硬化によって密着強度を発揮させるというものである。   Patent Document 1 describes that the adhesion strength between an insulating resin layer and a conductor wiring layer is improved by using a silane coupling agent. In this patent document 1, a silane coupling agent treatment is performed on the copper foil surface of the inner layer, and a resin having an unsaturated double bond such as an uncured epoxy resin is coated on the copper foil treated with the silane coupling agent. The adhesive strength is exhibited by thermosetting.

このように銅箔とシランカップリング剤は容易にカップリング反応できる。しかし逆に、不飽和二重結合のない樹脂表面やシリコン基板に対しては、シランカップリング効果を発揮せず、この後に導体配線層を形成しても充分な密着強度が得られないという問題があった。但し、シラノール基をもつガラスなどに関しては、シランカップリング剤は一定の効果を示す可能性がある。   Thus, the copper foil and the silane coupling agent can be easily coupled. However, conversely, it does not exhibit a silane coupling effect on resin surfaces and silicon substrates without unsaturated double bonds, and sufficient adhesion strength cannot be obtained even if a conductor wiring layer is formed after this. was there. However, for glass having a silanol group, the silane coupling agent may exhibit a certain effect.

特許第3505135号Japanese Patent No. 3505135

本発明は、上記課題を解決するためになされたものであり、不飽和二重結合のない樹脂基板や無機材料基板等の下地基板に対して、粗化処理を施さずとも、その上に形成する配線パターンと下地基板との間で密着強度を確保する手段を提供し、そのことによって高い信頼性を備えた配線基板を提供することである。   The present invention has been made in order to solve the above-mentioned problems, and is formed on a base substrate such as a resin substrate or an inorganic material substrate having no unsaturated double bond without being subjected to a roughening treatment. The present invention provides a means for ensuring adhesion strength between a wiring pattern to be performed and a base substrate, thereby providing a wiring board having high reliability.

上記課題を達成するために請求項1に係る発明としては、基材上に、ゾルーゲル法で形成した密度が2.2g/cm以下の二酸化ケイ素絶縁膜と、シランカップリング剤からなる有機層と、パターン化された無電解銅めっき層と、パターン化された電解銅めっき層と、をこの順で具備することを特徴とする配線基板としたものである。 In order to achieve the above object, the invention according to claim 1 includes an organic layer comprising a silicon dioxide insulating film having a density of 2.2 g / cm 3 or less formed by a sol-gel method on a substrate and a silane coupling agent. And a patterned electroless copper plating layer and a patterned electrolytic copper plating layer in this order.

請求項2に係る発明としては、基材上に、pH3〜5の範囲で調整した前駆体溶液を用いるゾル-ゲル法により絶縁膜を形成する工程と、シランカップリング剤を用いて有機層を形成する工程と、有機層表面にイオン化させた金属触媒を吸着させる工程と、金属触媒を還元し還元された金属を核として無電解めっき層を形成する工程と、窒素雰囲気下で無電解めっき層等を所定の温度で所定の時間加熱する工程と、無電解めっき層を給電層として電気めっき層を形成する工程と、フォトリソグラフィ法を使用して電気めっき層をパタニングして所定の配線パターンを形成する工程と、露出している無電解めっき層を除去する工程と、をこの順で具備することを特徴とする配線基板の製造方法としたものである。   As invention of Claim 2, on the base material, the process of forming an insulating film by the sol-gel method using the precursor solution adjusted in the range of pH 3-5, and an organic layer using a silane coupling agent A step of adsorbing an ionized metal catalyst on the surface of the organic layer, a step of forming an electroless plating layer using the reduced metal as a core, and an electroless plating layer in a nitrogen atmosphere. And the like, a step of heating at a predetermined temperature for a predetermined time, a step of forming an electroplating layer using the electroless plating layer as a power feeding layer, and patterning the electroplating layer using a photolithography method to form a predetermined wiring pattern A method of manufacturing a wiring board comprising: a step of forming and a step of removing an exposed electroless plating layer in this order.

請求項3に係る発明としては、前記基材が、不飽和二重結合を有しない基材であることを特徴とする請求項2に記載の配線基板の製造方法としたものである。   The invention according to claim 3 is the method for manufacturing a wiring board according to claim 2, wherein the base material is a base material having no unsaturated double bond.

請求項4に係る発明としては、前記前駆体溶液がケイ素を主成分とする二酸化ケイ素膜前駆体溶液であって、形成された絶縁膜が、密度が2.2g/cm以下の二酸化ケイ素膜であることを特徴とする請求項2又は請求項3に記載の配線基板の製造方法としたものである。 The invention according to claim 4 is that the precursor solution is a silicon dioxide film precursor solution containing silicon as a main component, and the formed insulating film has a density of 2.2 g / cm 3 or less. The method of manufacturing a wiring board according to claim 2 or claim 3, wherein

請求項5に係る発明としては、前記金属イオンがパラジウムイオンであることを特徴とする請求項2から請求項4のいずれか1項に記載の配線基板の製造方法としたものである。   The invention according to claim 5 is the method for manufacturing a wiring board according to any one of claims 2 to 4, wherein the metal ions are palladium ions.

請求項6に係る発明としては、前記無電解めっき層及び電解めっき層が銅層であることを特徴とする請求項2から請求項5のいずれか1項に記載の配線基板の製造方法としたものである。   The invention according to claim 6 is the method for manufacturing a wiring board according to any one of claims 2 to 5, wherein the electroless plating layer and the electrolytic plating layer are copper layers. Is.

以上の発明によれば、下地基板上に予め所定の密度を有する絶縁層をゾルゲル法で形成しておくと、下地基板に粗化処理を施した場合よりも、また下地基板に直接シランカップリング剤処理を施した場合よりも、強い密着強度を有する金属めっき層を下地基板上に形成することが可能である。また、不飽和二重結合のない樹脂基板表面に対しても同様の密着強度を有する金属めっき層を形成することができる。したがって、該金属めっき層を定法によりパタニングすると強い密着強度の配線パターンを備える配線基板を得ることができる。   According to the above invention, when an insulating layer having a predetermined density is previously formed on the base substrate by the sol-gel method, the silane coupling is directly applied to the base substrate more than when the base substrate is roughened. It is possible to form a metal plating layer having stronger adhesion strength on the base substrate than when the agent treatment is performed. In addition, a metal plating layer having the same adhesion strength can be formed on the surface of a resin substrate having no unsaturated double bond. Therefore, when the metal plating layer is patterned by a conventional method, a wiring board having a wiring pattern with strong adhesion strength can be obtained.

以下に、下地基板上に形成する層間の相互作用によって上層の配線パターンの密着強度が増大する機構について簡単に説明する。   Hereinafter, a mechanism for increasing the adhesion strength of the upper wiring pattern by the interaction between the layers formed on the base substrate will be briefly described.

絶縁層は、純粋な石英ガラスの密度である2.2g/cm以下にすることにより、構造が粗となり内部に欠陥を多く含むため微細な凹凸を表面にもった形状になる。この凹凸化により表面積が大きくなり、上層の有機層との結合点が増え密着強度を向上させることが可能である。このため、絶縁層の密度は純粋な石英ガラスの密度よりも小さいことが好ましい。 By making the density of the insulating layer 2.2 g / cm 3 or less, which is the density of pure quartz glass, the structure becomes rough and contains many defects inside, so that it has a shape with fine irregularities on the surface. This unevenness increases the surface area, increases the number of bonding points with the upper organic layer, and improves the adhesion strength. For this reason, it is preferable that the density of an insulating layer is smaller than the density of pure quartz glass.

また、絶縁層は表面にシラノール基を露出させることで、上層の有機層との結合が可能となるため、シリコン原子と酸素原子を含む物質で絶縁層を構成することが望ましい。   In addition, since the insulating layer can be bonded to the upper organic layer by exposing silanol groups on the surface, it is desirable that the insulating layer is made of a substance containing silicon atoms and oxygen atoms.

絶縁層の形成方法としてはゾルゲル法を用いることで、微細な凹凸を表面に有し且つ当該表面にシラノール基が露出した絶縁層が得られる。ゾルゲル法とは、金属アルコキシドやアルコールなどを含む前駆体溶液のゾルを加水分解・縮合反応によりゲル状態を経て固体を析出させる手法である。ゾルゲル法では、前駆体溶液を加水分解・縮合反応を起こさせる際に触媒が必要となるが、触媒は酸触媒を用いることが望ましい。これはアルカリ触媒下では加水分解・縮合反応により生成物は3次元的に結合するのに対し、酸触媒下では生成物が直線的に結合しやすいため、密度の低い絶縁層が形成されやすいためである。用いる酸触媒の代表的なものは塩酸、硫酸、硝酸などが挙げられる。   By using a sol-gel method as a method for forming the insulating layer, an insulating layer having fine irregularities on the surface and having silanol groups exposed on the surface can be obtained. The sol-gel method is a technique in which a sol of a precursor solution containing a metal alkoxide, alcohol, or the like is precipitated through a gel state by hydrolysis / condensation reaction. In the sol-gel method, a catalyst is required to cause hydrolysis / condensation reaction of the precursor solution, but it is preferable to use an acid catalyst as the catalyst. This is because the product is three-dimensionally bonded by hydrolysis / condensation reaction under an alkali catalyst, whereas the product is likely to bond linearly under an acid catalyst, so that a low-density insulating layer is likely to be formed. It is. Typical examples of the acid catalyst used include hydrochloric acid, sulfuric acid, and nitric acid.

また、絶縁層をpH3〜5の範囲で調整した前駆体溶液を用いたゾルゲル法で形成することで、密度の調整が可能で同時に密着強度の向上が可能となる。これは、シリカ前駆体の加水分解・縮合反応を起こりにくくすることで、縮合度合いを小さくし、結果表面に未縮合のシラノール基を多く含む絶縁層が形成されるためである。シラノール基を多く含む
ことで上層の有機層との結合点が増え密着強度を向上させることが可能となる。pH3未満では、加水分解・縮合反応速度が速く密度の大きい絶縁層が、またpH5を超えると反応が進みにくく絶縁層の形成が困難となる。
Further, by forming the insulating layer by a sol-gel method using a precursor solution adjusted in the range of pH 3 to 5, the density can be adjusted and the adhesion strength can be improved at the same time. This is because the degree of condensation is reduced by making the hydrolysis / condensation reaction of the silica precursor less likely to occur, resulting in the formation of an insulating layer containing many uncondensed silanol groups on the surface. By containing a large amount of silanol groups, the number of bonding points with the upper organic layer increases, and the adhesion strength can be improved. When the pH is less than 3, an insulating layer having a high hydrolysis / condensation reaction rate and a high density is formed. When the pH exceeds 5, the reaction is difficult to proceed and it is difficult to form the insulating layer.

有機層は、シランカップリング剤を使用することにより、絶縁層との化学的結合が可能となる。これは、絶縁層上のシラノール基とシランカップリング剤との間で脱水縮合反応が起こり、共有結合であるシロキサン結合を形成させることができるためである。   The organic layer can be chemically bonded to the insulating layer by using a silane coupling agent. This is because a dehydration condensation reaction occurs between the silanol group on the insulating layer and the silane coupling agent, and a siloxane bond which is a covalent bond can be formed.

また、有機層を組成するシランカップリング剤は電子供与基を持っていることが望ましい。このシランカップリング剤の電子供与基が、無電解めっきの触媒となるパラジウムや白金などの金属の金属イオンと相互作用し、有機層上に選択的に金属イオンを吸着させることができるからである。シランカップリング剤の電子供与基として、アミノ基やチオール基などが考えられるが、これらに限定されるものではない。   Moreover, it is desirable that the silane coupling agent composing the organic layer has an electron donating group. This is because the electron donating group of the silane coupling agent interacts with metal ions of metals such as palladium and platinum which are electroless plating catalysts and can selectively adsorb metal ions on the organic layer. . The electron donating group of the silane coupling agent may be an amino group or a thiol group, but is not limited thereto.

有機層上に吸着させる金属イオンは様々であるが、例えば代表的な触媒であるパラジウムや白金をイオン化させたものを吸着させることが可能であり、また銅めっきの触媒となる銅をイオン化させて吸着させることも可能である。   There are various metal ions adsorbed on the organic layer. For example, it is possible to adsorb palladium and platinum ionized as typical catalysts, and ionize copper as a copper plating catalyst. It can also be adsorbed.

また、有機層上に吸着させた金属イオンは還元処理を施すことで金属となり、触媒としての利用が可能となる。このとき、次工程の無電解めっき液中の還元剤で金属イオンを還元することができる。また、無電解めっき液中の還元剤で金属イオンを還元できない場合は、無電解めっき工程の前に予め金属イオンを還元する必要がある。例えば、触媒としてパラジウムのイオンを吸着させた場合、無電解めっき液中の還元剤が次亜リン酸ナトリウムやジメチルアミンボランであれば還元できるが、ホルムアルデヒドの場合は還元できないため、事前にジメチルアミンボランなどにより還元を必要とする。使用できる還元剤は、次亜リン酸ナトリウム、ジメチルアミンボラン、ホルマリン、水素化ホウ素ナトリウム、ヒドラジンなどが挙げられるが、これらに限定されることはない。   In addition, the metal ions adsorbed on the organic layer become a metal by performing a reduction treatment, and can be used as a catalyst. At this time, metal ions can be reduced with a reducing agent in the electroless plating solution in the next step. Moreover, when a metal ion cannot be reduced with the reducing agent in the electroless plating solution, it is necessary to reduce the metal ion in advance before the electroless plating step. For example, when palladium ions are adsorbed as a catalyst, it can be reduced if the reducing agent in the electroless plating solution is sodium hypophosphite or dimethylamine borane, but in the case of formaldehyde, it cannot be reduced. Reduction is required with borane. Reducing agents that can be used include, but are not limited to, sodium hypophosphite, dimethylamine borane, formalin, sodium borohydride, hydrazine and the like.

配線層はめっきによって形成可能な様々な金属を用いることができ、例えば銅、銀、金、ニッケル、白金などが挙げられる。電気特性やコストの面で優れた銅を使用することが望ましい。   For the wiring layer, various metals that can be formed by plating can be used, and examples thereof include copper, silver, gold, nickel, and platinum. It is desirable to use copper which is excellent in terms of electrical characteristics and cost.

これらの金属を、有機層上に吸着及び還元処理した金属触媒を核として、無電解めっきにより給電層を形成させることができる。   A power feeding layer can be formed by electroless plating using a metal catalyst obtained by adsorbing and reducing these metals on an organic layer as a nucleus.

この無電解めっきによって形成した給電層他を加熱することにより、上記で説明した絶縁層上のシラノール基とシランカップリング剤の間での脱水縮合反応を促進でき、密着強度の向上が可能となる。高温下で反応が促進されることからも加熱温度は100℃以上で行うことが望ましい。しかしながら、シランカップリング剤が分解しない程度の温度領域である必要があるため、温度は200℃以下であることが望ましい。   By heating the power feeding layer and the like formed by this electroless plating, the dehydration condensation reaction between the silanol group on the insulating layer and the silane coupling agent described above can be promoted, and the adhesion strength can be improved. . It is desirable that the heating temperature is 100 ° C. or higher because the reaction is accelerated at a high temperature. However, the temperature is desirably 200 ° C. or lower because it is necessary to be in a temperature range where the silane coupling agent does not decompose.

この無電解めっきによって形成した配線層を給電層に用いて、電解めっきを行うことで配線層を形成させることも可能である。電解めっきを行うことで、配線を短時間で容易に厚付けすることが可能となる。電解めっきの配線層は電気特性の面で優れている銅が望ましいが、これに限定されることはない。   It is also possible to form a wiring layer by performing electroplating using a wiring layer formed by electroless plating as a power feeding layer. By performing electroplating, the wiring can be easily thickened in a short time. The electroplating wiring layer is preferably copper, which is excellent in terms of electrical characteristics, but is not limited thereto.

この電解めっきによって形成した配線層を加熱することにより、配線層を構成する金属原子の再配列によってめっき層の応力が緩和し、密着強度の向上が可能となる。加熱温度は高温である方が金属原子の再配列にかかる時間が短縮できる。シランカップリング剤が高温で分解してしまうことを考慮すると、加熱温度は200℃以下であることが望ましい
By heating the wiring layer formed by this electrolytic plating, the stress of the plating layer is relieved by the rearrangement of metal atoms constituting the wiring layer, and the adhesion strength can be improved. The higher the heating temperature, the shorter the time required for rearrangement of metal atoms. Considering that the silane coupling agent decomposes at a high temperature, the heating temperature is desirably 200 ° C. or lower.

本発明の一実施例である配線基板の断面視の図である。It is a figure of the cross-sectional view of the wiring board which is one Example of this invention. 本発明の一実施例である、有機層上に無電解めっき、電解めっきの順に配線層を形成させた断面視の図である。It is a figure of the cross-sectional view which formed the wiring layer in order of the electroless plating and the electrolytic plating on the organic layer which is one Example of this invention. 本発明の一実施例である、配線パターンを形成させた基板の断面視の図である。It is a figure of the cross-sectional view of the board | substrate with which the wiring pattern which is one Example of this invention was formed.

本発明の実施態様について図面に基づいて以下に詳細に説明する。   Embodiments of the present invention will be described below in detail with reference to the drawings.

図1に本発明の実施形態となる配線基板を示す。   FIG. 1 shows a wiring board according to an embodiment of the present invention.

基材1に絶縁層2を形成する。形成する手段としてはゾルゲル法を用いる。まず、pH3〜5の範囲で調整した前駆体のゾル溶液を攪拌し加水分解・縮合反応によりゲル化させる。この溶液を基材上に付着させ、乾燥により溶媒を蒸発させることで固体の絶縁層を形成させる。基材へのゾルゲル法の適用手法としては、基材上に前駆体溶液をスポイトなどで垂らし、その基材を高速回転させ遠心力により全体に溶液を付着させるスピンコート法、基材を前駆体溶液に漬けこみ、引き上げることで溶液を付着させる浸漬法などが考えられるが、これらに限定されるものではない。   An insulating layer 2 is formed on the substrate 1. As a means for forming, a sol-gel method is used. First, the precursor sol solution adjusted in the range of pH 3 to 5 is stirred and gelled by hydrolysis / condensation reaction. This solution is deposited on the substrate, and the solvent is evaporated by drying to form a solid insulating layer. As a method for applying the sol-gel method to the base material, the precursor solution is dropped on the base material with a dropper, etc., the base material is rotated at a high speed, and the solution is attached to the whole by centrifugal force. The base material is a precursor. A dipping method in which the solution is attached by dipping in the solution and pulling up can be considered, but is not limited thereto.

次に絶縁層2上にシランカップリング剤を用いて有機層3を形成する。形成する手段としては、浸漬法や塗工法、気相法などが考えられるが、緻密に均一に有機層を形成するためにも浸漬法により行うことが望ましい。   Next, the organic layer 3 is formed on the insulating layer 2 using a silane coupling agent. As a means for forming, a dipping method, a coating method, a gas phase method, and the like are conceivable, but it is desirable to carry out the dipping method in order to form an organic layer densely and uniformly.

そして、有機層3上にイオン化させた金属触媒を吸着させる。形成する手段としては、浸漬法や塗工法などが考えられるが、緻密に均一に有機層上に吸着させるためにも浸漬法により行うことが好ましい。   Then, the ionized metal catalyst is adsorbed on the organic layer 3. As a means for forming, a dipping method, a coating method, or the like can be considered. However, it is preferable to carry out the dipping method in order to adsorb the organic layer densely and uniformly.

さらに、有機層3上に吸着させたイオン化させた金属触媒を還元する。還元する手段としては、無電解めっき液中の還元剤で還元するか、無電解めっき処理前に還元剤を含む溶液に浸漬させ還元する。   Further, the ionized metal catalyst adsorbed on the organic layer 3 is reduced. As a means to reduce, it reduces with the reducing agent in an electroless-plating liquid, or it is immersed and reduced in the solution containing a reducing agent before an electroless-plating process.

この還元した金属触媒を吸着させた有機層3に配線層4を形成する。形成する順序としては、まず無電解めっきで給電層となるめっき層4(b)を形成する(図2参照)。めっき層4(b)を形成した後、加熱する。加熱は大気、真空、不活性ガス存在下のそれぞれで可能であるが、表面が酸化されるのを防ぐため、真空又は不活性ガス存在下で加熱することが望ましい。   A wiring layer 4 is formed on the organic layer 3 on which the reduced metal catalyst is adsorbed. As an order of formation, first, a plating layer 4 (b) serving as a power feeding layer is formed by electroless plating (see FIG. 2). After forming the plating layer 4 (b), it is heated. Heating is possible in the atmosphere, vacuum, and inert gas, respectively. However, in order to prevent the surface from being oxidized, it is desirable to heat in vacuum or in the presence of inert gas.

その後めっき層4(b)上に電解めっきによってめっき層4(a)を形成する(図2参照)。めっき層4(a)を形成後、再度加熱することで配線層4を形成する。加熱は表面が酸化されるのを防ぐため、真空又は不活性ガス存在下で加熱することが望ましい。   Thereafter, the plating layer 4 (a) is formed on the plating layer 4 (b) by electrolytic plating (see FIG. 2). After forming the plating layer 4 (a), the wiring layer 4 is formed by heating again. In order to prevent the surface from being oxidized, it is desirable to heat in a vacuum or in the presence of an inert gas.

このようにして基材上に配線層までを形成する。   In this manner, the wiring layer is formed on the substrate.

そして電解めっきによって形成した配線層を、定法のフォトリソグラフィーにてパタニングして不要な配線層を除去し、配線パターンを形成する(図3参照)。   Then, the wiring layer formed by electrolytic plating is patterned by regular photolithography to remove unnecessary wiring layers and form a wiring pattern (see FIG. 3).

図示はしないが、形成した配線上にゾルゲル法を用いた同様の手法を繰り返すことにより、多層構造を有する配線基板を作製することも可能である。このとき絶縁層形成後、レ
ーザーであらかじめ貫通穴をあけておくことで、めっきによる配線層形成の際に貫通穴にも配線層を形成させることができ、上下の配線層同士を導通させることができる。
Although not shown, it is also possible to produce a wiring board having a multilayer structure by repeating a similar method using a sol-gel method on the formed wiring. At this time, by forming a through hole in advance with a laser after forming the insulating layer, the wiring layer can be formed in the through hole when the wiring layer is formed by plating, and the upper and lower wiring layers can be made conductive. it can.

ケイ素に微量のリンをドープしたn型半導体基板に、ゾルゲル法により絶縁層を形成した。ゾルゲル法の前駆体溶液は、テトラエトキシシラン、エタノール、水をモル比1:10:10の比で混合したものに塩酸を加えpH4に調整し、それらをn型半導体基板上にスピンコート法にて付着させた。その後、基板を乾燥させるために80℃に加熱し、残留溶媒を除去して絶縁層となる二酸化ケイ素層を形成した。   An insulating layer was formed by a sol-gel method on an n-type semiconductor substrate doped with a small amount of phosphorus in silicon. The precursor solution for the sol-gel method is a mixture of tetraethoxysilane, ethanol, and water in a molar ratio of 1:10:10, adjusted to pH 4 by adding hydrochloric acid, and applied to a n-type semiconductor substrate by spin coating. Attached. Then, in order to dry a board | substrate, it heated at 80 degreeC, the residual solvent was removed, and the silicon dioxide layer used as an insulating layer was formed.

次に有機層として、アミノ基とアルキル基を持ったシランカップリング剤、3-[2-(2-アミノエチルアミノ)エチルアミノ]プロピルトリメトキシシランを用い、二酸化ケイ素膜を被覆した。このシランカップリング剤をトルエンに溶解させ10%のシランカップリング剤溶液を調整し、基板を浸漬することで形成した。その後、基板をメタノールと純水で洗浄し、過剰に付着したシランカップリング剤や溶媒の除去を行った。   Next, as the organic layer, a silicon dioxide film was coated using a silane coupling agent having an amino group and an alkyl group, 3- [2- (2-aminoethylamino) ethylamino] propyltrimethoxysilane. This silane coupling agent was dissolved in toluene to prepare a 10% silane coupling agent solution, and the substrate was immersed. Thereafter, the substrate was washed with methanol and pure water, and excessively attached silane coupling agent and solvent were removed.

有機層を形成した基板を0.3g/リットルの塩化パラジウムを含む溶液に浸漬し、有機層上にパラジウムイオンを吸着させた。触媒が付着した基板を0.15mol/リットルのジメチルアミンボランを含む溶液に浸漬し、還元処理を行った。   The substrate on which the organic layer was formed was immersed in a solution containing 0.3 g / liter of palladium chloride, and palladium ions were adsorbed on the organic layer. The substrate to which the catalyst was attached was immersed in a solution containing 0.15 mol / liter dimethylamine borane and subjected to reduction treatment.

還元したパラジウムを核として、無電解銅めっきにより厚さ50nmの銅めっき層を形成した。   A copper plating layer having a thickness of 50 nm was formed by electroless copper plating using the reduced palladium as a nucleus.

この銅めっき層を形成した基板を窒素雰囲気下で150℃、2時間の加熱を行った。   The substrate on which the copper plating layer was formed was heated at 150 ° C. for 2 hours in a nitrogen atmosphere.

加熱後、無電解めっきにて形成した銅めっき層を給電層として電解銅めっきを行い、厚さ10μmの配線層を形成した。   After heating, electrolytic copper plating was performed using a copper plating layer formed by electroless plating as a power feeding layer to form a wiring layer having a thickness of 10 μm.

この配線層を形成させた基板を窒素雰囲気下で200℃、2時間の加熱を行った。   The substrate on which the wiring layer was formed was heated at 200 ° C. for 2 hours in a nitrogen atmosphere.

最後に、定法のフォトリソグラフィーを用いて、配線幅、間隔が共に1mm配線を形成した。   Finally, using a regular photolithography, a wiring having a wiring width and interval of 1 mm was formed.

これらの配線のピール強度を測定したところ、10.2N/cmという値を示し、これは配線を形成する上で十分な密着力を有する。   When the peel strength of these wirings was measured, it showed a value of 10.2 N / cm, which has sufficient adhesion to form the wiring.

<比較例>
本発明の比較例を以下に示す。
<Comparative example>
Comparative examples of the present invention are shown below.

ゾルゲル法の前駆体溶液のpH2に調整することで形成した絶縁層を用いて、実施例1で示した方法で形成させた配線のピール強度測定を行ったところ、3.4N/cmであった。また、前駆体溶液のpH6に調整すると加水分解・縮合反応は進まず絶縁層を形成することができなかった。   When the peel strength of the wiring formed by the method shown in Example 1 was measured using the insulating layer formed by adjusting the pH of the sol-gel precursor solution to pH 2, it was 3.4 N / cm. . Further, when the pH of the precursor solution was adjusted to 6, hydrolysis / condensation reaction did not proceed and an insulating layer could not be formed.

また、実施例1で示した方法で、無電解めっきによってめっき層を形成したものを、加熱せずに電解銅めっきを実施し、形成した配線のピール強度を測定したところ、5.8N/cmであった。   Moreover, when the plating layer was formed by electroless plating by the method shown in Example 1 and electrolytic copper plating was performed without heating, and the peel strength of the formed wiring was measured, 5.8 N / cm Met.

また、実施例1で示した方法で、電解銅めっきによって配線層を形成したものを、加熱せずに形成した配線のピール強度を測定したところ、7.2N/cmであった。   The peel strength of the wiring formed without heating the wiring layer formed by electrolytic copper plating by the method shown in Example 1 was 7.2 N / cm.

これらにより、ゾルゲル法のpH3〜5の範囲で調整することで、また無電解めっき、電解めっきのそれぞれの工程後に加熱をすることで、密度の調整がされた密着強度の強い配線基板とその配線形成方法を示すことができた。   By these, by adjusting in the range of pH 3-5 of the sol-gel method, and by heating after each process of electroless plating and electrolytic plating, the wiring board with high adhesion strength in which the density is adjusted and its wiring The formation method could be shown.

上述の発明は、プリント配線板やLSIなどめっき法を駆使した配線形成技術や配線基板として利用可能である。   The above-described invention can be used as a wiring formation technique or a wiring board using a plating method such as a printed wiring board or LSI.

1…基材
2…絶縁層
3…有機層
4…配線層
4(a) …電解めっきにより形成しためっき層
4(b) …無電解めっきにより形成しためっき層
DESCRIPTION OF SYMBOLS 1 ... Base material 2 ... Insulating layer 3 ... Organic layer 4 ... Wiring layer 4 (a) ... Plating layer 4 (b) formed by electroplating ... Plating layer formed by electroless plating

Claims (6)

基材上に、ゾルーゲル法で形成した密度が2.2g/cm以下の二酸化ケイ素絶縁膜と、シランカップリング剤からなる有機層と、パターン化された無電解銅めっき層と、パターン化された電解銅めっき層と、をこの順で具備することを特徴とする配線基板。 A silicon dioxide insulating film having a density of 2.2 g / cm 3 or less formed by a sol-gel method on a substrate, an organic layer made of a silane coupling agent, a patterned electroless copper plating layer, and patterned And an electrolytic copper plating layer in this order. 基材上に、pH3〜5の範囲で調整した前駆体溶液を用いるゾル-ゲル法により絶縁膜を形成する工程と、シランカップリング剤を用いて有機層を形成する工程と、有機層表面にイオン化させた金属触媒を吸着させる工程と、金属触媒を還元し還元された金属を核として無電解めっき層を形成する工程と、窒素雰囲気下で無電解めっき層等を所定の温度で所定の時間加熱する工程と、無電解めっき層を給電層として電気めっき層を形成する工程と、フォトリソグラフィ法を使用して電気めっき層をパタニングして所定の配線パターンを形成する工程と、露出している無電解めっき層を除去する工程と、をこの順で具備することを特徴とする配線基板の製造方法。   A step of forming an insulating film by a sol-gel method using a precursor solution adjusted in the range of pH 3 to 5 on a substrate, a step of forming an organic layer using a silane coupling agent, and a surface of the organic layer A step of adsorbing an ionized metal catalyst, a step of reducing the metal catalyst and forming an electroless plating layer using the reduced metal as a nucleus, and an electroless plating layer in a nitrogen atmosphere at a predetermined temperature for a predetermined time A step of heating, a step of forming an electroplating layer using the electroless plating layer as a power feeding layer, a step of patterning the electroplating layer using a photolithography method to form a predetermined wiring pattern, and an exposed portion And a step of removing the electroless plating layer in this order. 前記基材が、不飽和二重結合を有しない基材であることを特徴とする請求項2に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 2, wherein the base material is a base material having no unsaturated double bond. 前記前駆体溶液がケイ素を主成分とする二酸化ケイ素膜前駆体溶液であって、形成された絶縁膜が、密度が2.2g/cm以下の二酸化ケイ素膜であることを特徴とする請求項2又は請求項3に記載の配線基板の製造方法。 2. The silicon dioxide film precursor solution containing silicon as a main component, and the formed insulating film is a silicon dioxide film having a density of 2.2 g / cm 3 or less. The manufacturing method of the wiring board of Claim 2 or Claim 3. 前記金属イオンがパラジウムイオンであることを特徴とする請求項2から請求項4のいずれか1項に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 2, wherein the metal ions are palladium ions. 前記無電解めっき層及び電解めっき層が銅層であることを特徴とする請求項2から請求項5のいずれか1項に記載の配線基板の製造方法。   6. The method for manufacturing a wiring board according to claim 2, wherein the electroless plating layer and the electrolytic plating layer are copper layers.
JP2011072145A 2011-03-29 2011-03-29 Wiring board and method of manufacturing wiring board Active JP5672106B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011072145A JP5672106B2 (en) 2011-03-29 2011-03-29 Wiring board and method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011072145A JP5672106B2 (en) 2011-03-29 2011-03-29 Wiring board and method of manufacturing wiring board

Publications (2)

Publication Number Publication Date
JP2012209323A true JP2012209323A (en) 2012-10-25
JP5672106B2 JP5672106B2 (en) 2015-02-18

Family

ID=47188847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011072145A Active JP5672106B2 (en) 2011-03-29 2011-03-29 Wiring board and method of manufacturing wiring board

Country Status (1)

Country Link
JP (1) JP5672106B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017675A (en) * 2018-07-26 2020-01-30 日立化成株式会社 Method for manufacturing wiring board
KR102636647B1 (en) * 2023-04-05 2024-02-14 주식회사 이송이엠씨 Direct plating type ground gasket for soldering with excellent plating adhesion and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203775A (en) * 1987-02-19 1988-08-23 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Plating treatment of substrate
JPH0725687A (en) * 1992-09-05 1995-01-27 Ihoe Saitou Method for plating on ceramics using sol-gel method
JP2003051463A (en) * 2001-05-29 2003-02-21 Sharp Corp Method of forming metal wiring and metal wiring substrate using the method
JP2003218498A (en) * 2001-10-05 2003-07-31 Internatl Business Mach Corp <Ibm> Method of forming pattern, semiconductor device and metal conductive pattern employed in semiconductor device
JP2010168612A (en) * 2009-01-21 2010-08-05 Fujitsu Ltd Method for manufacturing electroless-plated product

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203775A (en) * 1987-02-19 1988-08-23 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Plating treatment of substrate
JPH0725687A (en) * 1992-09-05 1995-01-27 Ihoe Saitou Method for plating on ceramics using sol-gel method
JP2003051463A (en) * 2001-05-29 2003-02-21 Sharp Corp Method of forming metal wiring and metal wiring substrate using the method
JP2003218498A (en) * 2001-10-05 2003-07-31 Internatl Business Mach Corp <Ibm> Method of forming pattern, semiconductor device and metal conductive pattern employed in semiconductor device
JP2010168612A (en) * 2009-01-21 2010-08-05 Fujitsu Ltd Method for manufacturing electroless-plated product

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017675A (en) * 2018-07-26 2020-01-30 日立化成株式会社 Method for manufacturing wiring board
JP7263710B2 (en) 2018-07-26 2023-04-25 株式会社レゾナック Wiring board manufacturing method
KR102636647B1 (en) * 2023-04-05 2024-02-14 주식회사 이송이엠씨 Direct plating type ground gasket for soldering with excellent plating adhesion and method of manufacturing the same

Also Published As

Publication number Publication date
JP5672106B2 (en) 2015-02-18

Similar Documents

Publication Publication Date Title
TWI304716B (en) Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor
JP4609074B2 (en) Wiring board and method of manufacturing wiring board
JP5580135B2 (en) Printed wiring board manufacturing method and printed wiring board
JP2014067941A (en) Wiring board and manufacturing method of the same
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
JPH11186716A (en) Method of forming metal layer
JP2000313963A (en) Plating method for resin
JP5672106B2 (en) Wiring board and method of manufacturing wiring board
JPWO2016194972A1 (en) Printed wiring board original plate, printed wiring board, and method for manufacturing printed wiring board original plate
JP2004363364A (en) Metal surface processing method, method of manufacturing multilayer circuit substrate, method of manufacturing semiconductor chip mounting substrate, method of manufacturing semiconductor package and semiconductor package
JP3726500B2 (en) Wiring board, manufacturing method thereof, and electroless plating method
TWI327452B (en) Process for manufacturing a wiring substrate
JPH11163525A (en) Manufacture of multilayer wiring board
JP3049215B2 (en) Manufacturing method of wiring board
JP2828032B2 (en) Method for manufacturing multilayer wiring structure
JP2005159330A (en) Method of manufacturing multilayer circuit board and multilayer circuit board manufactured by the same, and board with semiconductor chip mounted thereon and semiconductor package using the same
JP2009173999A (en) Method for producing metal-coated polyimide resin substrate having excellent resistance to thermal aging
JP2009016518A (en) Multilayer wiring board
JPH05259611A (en) Production of printed wiring board
JP2013162007A (en) Production method of fine wiring pattern
JP2002076633A (en) Manufacturing method of multilayer interconnection board and plating method
JP2915644B2 (en) Manufacturing method of printed wiring board
JP2011258871A (en) Circuit board and method for manufacturing same
JP2009081212A (en) Method for manufacturing printed wiring board
JP2007077439A (en) Method for metallizing surface of polyimide resin material

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5672106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250