JP2012203542A - データ処理装置およびデータ処理方法 - Google Patents
データ処理装置およびデータ処理方法 Download PDFInfo
- Publication number
- JP2012203542A JP2012203542A JP2011066058A JP2011066058A JP2012203542A JP 2012203542 A JP2012203542 A JP 2012203542A JP 2011066058 A JP2011066058 A JP 2011066058A JP 2011066058 A JP2011066058 A JP 2011066058A JP 2012203542 A JP2012203542 A JP 2012203542A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- bits
- input data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/50—Constructional details
- H04N23/555—Constructional details for picking-up images in sites, inaccessible due to their dimensions or hazardous conditions, e.g. endoscopes or borescopes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Studio Devices (AREA)
Abstract
【解決手段】データバスのバス幅を第1のビット範囲と第2のビット範囲とに分割し、同じ種類の情報を持つ入力データの同一ビットがデータバスの同一ビットで連続して転送されるように、第1のビット範囲用の第1のデータを生成する第1のデータ生成部と、第2のビット範囲用の第2のデータを生成する第2のデータ生成部と、第1のデータと第2のデータとを結合した変換データを生成するデータ結合部と、を具備し、順次入力された複数の入力データを、予め定められたビット数のデータバスと同じビット数の変換データに変換して順次転送する際に、1つの変換データを1つの転送単位とし、予め定められた数の転送単位を1つの変換単位として、入力データを変換単位毎に配置するデータ変換部、を備える。
【選択図】図1
Description
(手順1):まず、撮像処理部が、例えば、CCD(Charge Coupled Device:電荷結合素子)型の固体撮像素子によって得られた画像データを、出力DMA(Direct Memory Access)部を介してメモリに転送して一時記憶する。
(手順2):続いて、画像処理部が、メモリに一時記憶している画像データを、入力DMA部を介して読み出す。そして、画像処理部は、読み出した画像データに対して記録用の画像処理や、表示用の画像処理を行う。その後、画像処理した後の画像データを、出力DMA部を介してメモリに転送して一時記憶する。
(手順3):続いて、表示処理部が、表示用の画像処理がされた画像データを、入力DMA部を介して読み出し、表示デバイスに表示させる。
メモリ20は、撮像装置1内の各処理ブロックが処理する画素データを一時的に記憶する、例えば、DRAM(Dynamic Random Access Memory)などのメモリである。メモリ20には、撮像装置1内の各処理ブロックによる各処理段階の画素データが一時記憶される。
撮像処理部40は、CCD30から入力された画素信号に対して、予め定められた信号処理を行った画像データを生成する。
表示処理部60は、画像処理部50によって画像処理された画像データを、表示デバイス70に応じた表示データに変換する。表示処理部60は、変換した表示データを表示デバイス70に出力する。
表示デバイス70は、表示データを表示する、例えば、液晶などの表示装置である。
入力DMA部56および66は、メモリ20に記憶されている画像データをDMAアクセスによって読み出し、読み出した画像データを、データ逆変換部52または62に出力する。
(手順1):まず、撮像処理部40は、CCD30によって撮像された被写体の画素信号に対して、予め定められた信号処理を行った画像データ(例えば、CCD30の画素の配列に応じた画像データ)を生成する。そして、生成した画像データを、データ変換部41および出力DMA部45を介して、メモリ20に転送して一時記憶する。
(手順2):続いて、画像処理部50は、メモリ20に一時記憶している画像データを、入力DMA部56およびデータ逆変換部52を介して読み出す。そして、画像処理部50は、読み出した画像データに対して記録用の画像処理や、表示用の画像処理を行った画像データ(例えば、RGBデータや、YC422点順次フォーマットのYCbCrデータ)を生成する。その後、生成した画像データを、再びデータ変換部51および出力DMA部55を介してメモリ20に転送して一時記憶する。
(手順3):続いて、表示処理部60は、画像処理部50によって表示用の画像処理がされた画像データや、別途、メモリ20に記憶しているOSD(On−Screen Display)表示用の画像データを、入力DMA部66およびデータ逆変換部62を介して読み出し、表示デバイス70に表示させる。
次に、撮像装置1内のデータ変換部について説明する。なお、上記に述べたように、データ変換部41とデータ変換部51とは、接続される前段の処理ブロックと後段の処理ブロックが異なるのみである。より具体的には、図1に示したように、データ変換部41は、前段の撮像処理部40と後段の出力DMA部45との間に配置され、データ変換部51は、前段の撮画像処理部50と後段の出力DMA部55との間に配置されている。従って、データ変換部41とデータ変換部51とは、入力される画像データと出力する画像データとのデータ形式(フォーマット)が異なるのみである。以下の説明においては、代表してデータ変換部41について説明する。
図4は、本第1の構成のデータ変換部41における本第1のデータ配置方法(パッキング方法)を説明する図である。図4(a)は、パックデータ内の画素データの配置を示し、図4(b)は、パックデータ内のパック領域2の画素データの各ビットの配置を示している。
図5は、本第1の構成のデータ変換部41における本第2のデータ配置方法(パッキング方法)を説明する図である。図5(a)は、パックデータ内の画素データの配置を示し、図5(b)は、パックデータ内のパック領域2の画素データの各ビットの配置を示している。
図6は、本第1の構成のデータ変換部41における本第3のデータ配置方法(パッキング方法)を説明する図である。図6(a)は、パックデータ内の画素データの配置を示し、図6(b)は、パックデータ内のパック領域2の画素データの各ビットの配置を示している。
次に、本第2の構成のデータ変換部について説明する。図7は、本実施形態の撮像装置1に備えた本第2の構成のデータ変換部43の概略構成を示したブロック図である。図7に示したデータ変換部43は、第1の構成のデータ変換部41の代わりに、撮像装置1に備えられる。従って、データ変換部43は、データ変換部51の代わりに撮像装置1に備えることもできる。図7に示したように、データ変換部43は、ビット分割部430と、パック領域1データ生成部431と、パック領域2データ生成部432と、データ結合部433と、を備えている。
図9は、本第2の構成のデータ変換部43における本第4のデータ配置方法(パッキング方法)を説明する図である。図9(a)は、上述した第2のパッキング方法によって、9bitの画素データをメモリバス上に配置した場合の一例を示し、図9(b)は、本第4のパッキング方法によるパックデータ内の画素データの配置を示し、図9(c)は、本第4のパッキング方法によるパックデータ内のパック領域2の画素データの各ビットの配置を示している。
次に、本実施形態のパッキング方法を、他の形式の画像データや、画像データ以外のデータに適用した場合の一例について説明する。まず、本実施形態のパッキング方法をRGBデータに適用した場合の一例について説明する。図10は、本実施形態の撮像装置1に備えたデータ変換部41によるデータ配置方法(パッキング方法)を、別の画像データ(RGBデータ)に適用した場合の一例を示した図である。なお、図10では、8bitのRGBデータに、従来のバースト単位でのパッキング方法を適用した一例(図10(a)参照)と、第3のパッキング方法を適用した一例(図10(b)参照)とを、それぞれ示している。
10・・・CPU(データ処理装置)
20・・・メモリ(データ処理装置)
30・・・CCD
40・・・撮像処理部
50・・・画像処理部
60・・・表示処理部
70・・・表示デバイス
41,51・・・データ変換部(データ処理装置)
411・・・パック領域1データ生成部(第1のデータ生成部)
412・・・パック領域2データ生成部(第2のデータ生成部)
413・・・データ結合部
52,62・・・データ逆変換部(データ処理装置)
521・・・データ分割部
522・・・パック領域1データ復元部(第1のデータ復元部)
523・・・パック領域2データ復元部(第2のデータ復元部)
524・・・データ選択部
45,55・・・出力DMA部
56,66・・・入力DMA部
43・・・データ変換部(データ処理装置)
430・・・ビット分割部(画素データ分割部)
431・・・パック領域1データ生成部(第1のデータ生成部)
432・・・パック領域2データ生成部(第2のデータ生成部)
433・・・データ結合部
54・・・データ逆変換部(データ処理装置)
541・・・データ分割部
542・・・パック領域1データ復元部(第1のデータ復元部)
543・・・パック領域2データ復元部(第2のデータ復元部)
540・・・ビット結合部(画素データ結合部)
544・・・データ選択部
Claims (12)
- 順次入力された複数の入力データを、予め定められたビット数のデータバスと同じビット数の変換データに変換して順次転送する際に、1つの前記変換データを1つの転送単位とし、予め定められた数の前記転送単位を1つの変換単位として、前記入力データを前記変換単位毎に配置するデータ変換部、
を備え、
前記データ変換部は、
前記データバスのバス幅を、予め定めた第1のビット数からなる第1のビット範囲と、前記データバスの全てのビット数から前記第1のビット数を減算した第2のビット数からなる第2のビット範囲とに分割し、複数の前記入力データにおいて同じ種類の情報を持つ前記入力データの同一のビットが、前記データバスの同一のビットで連続して転送されるように、予め定められた第1の数の入力データを前記第1のビット範囲に割り当てた第1のデータを順次生成する第1のデータ生成部と、
前記第1のデータに割り当てられていない前記入力データの内、予め定められた第2の数の入力データを前記第2のビット範囲に割り当てた第2のデータを生成する第2のデータ生成部と、
前記第1のデータと前記第2のデータとを結合して、前記データバスのバス幅のビット数を持つ前記変換データを生成するデータ結合部と、
を具備する、
ことを特徴とするデータ処理装置。 - 前記第2のデータ生成部は、
前記第2の数の前記入力データを、同一の前記変換単位に含まれる複数の前記転送単位の前記第2のデータ内で連続するように、前記第2のビット範囲の各ビットに前記入力データの各ビットを順次割り当てる、
ことを特徴とする請求項1に記載のデータ処理装置。 - 前記第2のデータ生成部は、
前記第2の数の前記入力データのそれぞれを、前記第2のビット数の上位ビットの入力データと、前記入力データの全てのビット数から前記上位ビットの入力データのビット数を減算したビット数の下位ビットの入力データとに分割し、
該分割した上位ビットの入力データの内、同じ種類の情報を持つ2つの前記上位ビットの入力データの同一のビットが、同一の前記変換単位に含まれる連続する2つの前記転送単位の前記第2のデータで同一のビットに割り当てられるように、前記第2のビット範囲の各ビットに前記上位ビットの入力データの各ビットを割り当て、
前記上位ビットの入力データを割り当てた後、残っている同一の前記変換単位に含まれる前記第2のデータで連続するように、前記第2のビット範囲の各ビットに前記下位ビットの入力データの各ビットを順次割り当てる、
ことを特徴とする請求項1に記載のデータ処理装置。 - 前記第2のデータ生成部は、
前記入力データを割り当てた後、残っている前記第2のデータの各ビットに、同一の前記変換単位に含まれる直前の前記転送単位の前記第2のデータの同一のビットと同じデータをそれぞれ割り当てる、
ことを特徴とする請求項2または請求項3に記載のデータ処理装置。 - 前記データ変換部は、
前記入力データを予め定められたビット数の上位ビットの入力データと、前記入力データの全てのビット数から前記上位ビットの入力データのビット数を減算したビット数の下位ビットの入力データとに分割する入力データ分割部を、
さらに備え、
前記第1のデータ生成部は、
前記第1のビット範囲の各ビットに前記上位ビットの入力データの各ビットを割り当て、
第2のデータ生成部は、
前記第2のビット範囲の各ビットに前記下位ビットの入力データの各ビットを割り当てる、
ことを特徴とする請求項1に記載のデータ処理装置。 - 複数の入力データを、予め定められたビット数のデータバスと同じビット数の変換データに変換し、1つの前記変換データを1つの転送単位とし、予め定められた数の前記転送単位を1つの変換単位として、前記変換単位毎に順次転送されてきた変換データを順次逆変換して、複数の元の前記入力データに復元するデータ逆変換部、
を備え、
前記データ逆変換部は、
前記データバスのバス幅が、予め定めた第1のビット数からなる第1のビット範囲と、前記データバスの全てのビット数から前記第1のビット数を減算した第2のビット数からなる第2のビット範囲とに分割され、複数の前記入力データにおいて同じ種類の情報を持つ前記入力データの同一のビットが、前記データバスの同一のビットで連続して転送されるように、予め定められた第1の数の入力データを前記第1のビット範囲に割り当てた第1のデータと、前記第1のデータに割り当てられていない前記入力データの内、予め定められた第2の数の入力データを前記第2のビット範囲に割り当てた第2のデータと、を含む前記変換データを、前記第1のデータと前記第2のデータとに順次分割するデータ分割部と、
前記第1のデータに含まれる前記第1の数の前記入力データを、それぞれの前記入力データに分離する第1のデータ復元部と、
前記第2のデータに含まれる前記第2の数の前記入力データを、それぞれの前記入力データに分離する第2のデータ復元部と、
前記分離されたそれぞれの前記入力データを選択するデータ選択部と、
を具備する、
ことを特徴とするデータ処理装置。 - 前記第2のデータは、
同一の前記変換単位に含まれる複数の前記転送単位の前記第2のデータ内で連続するように、前記第2のビット範囲の各ビットに前記第2の数の前記入力データの各ビットが順次割り当てられている、
ことを特徴とする請求項6に記載のデータ処理装置。 - 前記第2のデータは、
前記第2の数の前記入力データのそれぞれが、前記第2のビット数の上位ビットの入力データと、前記入力データの全てのビット数から前記上位ビットの入力データのビット数を減算したビット数の下位ビットの入力データとに分割され、
該分割された上位ビットの入力データの内、同じ種類の情報を持つ2つの前記上位ビットの入力データの同一の各ビットが、同一の前記変換単位に含まれる連続する2つの前記転送単位の前記第2のビット範囲の同一の各ビットに割り当てられ、
該分割された下位ビットの入力データの各ビットが、前記上位ビットの入力データの各ビットに割り当てられた後、残っている同一の前記変換単位に含まれる前記第2のビット範囲の各ビットに、前記第2のビット範囲で連続するように順次割り当てられている、
ことを特徴とする請求項6に記載のデータ処理装置。 - 前記第2のデータは、
同一の前記変換単位に含まれる直前の前記転送単位の前記第2のデータの同一のビットと同じデータが割り当てられている、
ことを特徴とする請求項7または請求項8に記載のデータ処理装置。 - 前記データ逆変換部は、
前記第1のビット範囲の各ビットに割り当てられた前記入力データの予め定められたビット数の上位ビットの入力データと、前記第2のビット範囲の各ビットに割り当てられた前記入力データの全てのビット数から前記上位ビットの入力データのビット数を減算したビット数の下位ビットの入力データとを結合する入力データ結合部を、
さらに備え、
前記データ選択部は、
前記結合されたそれぞれの前記入力データを選択する、
ことを特徴とする請求項6に記載のデータ処理装置。 - 順次入力された複数の入力データを、予め定められたビット数のデータバスと同じビット数の変換データに変換して順次転送する際に、1つの前記変換データを1つの転送単位とし、予め定められた数の前記転送単位を1つの変換単位として、前記入力データを前記変換単位毎に配置するデータ変換ステップ、
を含み、
前記データ変換ステップは、
前記データバスのバス幅を、予め定めた第1のビット数からなる第1のビット範囲と、前記データバスの全てのビット数から前記第1のビット数を減算した第2のビット数からなる第2のビット範囲とに分割し、複数の前記入力データにおいて同じ種類の情報を持つ前記入力データの同一のビットが、前記データバスの同一のビットで連続して転送されるように、予め定められた第1の数の入力データを前記第1のビット範囲に割り当てた第1のデータを順次生成する第1のデータ生成ステップと、
前記第1のデータに割り当てられていない前記入力データの内、予め定められた第2の数の入力データを前記第2のビット範囲に割り当てた第2のデータを生成する第2のデータ生成ステップと、
前記第1のデータと前記第2のデータとを結合して、前記データバスのバス幅のビット数を持つ前記変換データを生成するデータ結合ステップと、
を含む、
ことを特徴とするデータ処理方法。 - 複数の入力データを、予め定められたビット数のデータバスと同じビット数の変換データに変換し、1つの前記変換データを1つの転送単位とし、予め定められた数の前記転送単位を1つの変換単位として、前記変換単位毎に順次転送されてきた変換データを順次逆変換して、複数の元の前記入力データに復元するデータ逆変換ステップ、
を含み、
前記データ逆変換ステップは、
前記データバスのバス幅が、予め定めた第1のビット数からなる第1のビット範囲と、前記データバスの全てのビット数から前記第1のビット数を減算した第2のビット数からなる第2のビット範囲とに分割され、複数の前記入力データにおいて同じ種類の情報を持つ前記入力データの同一のビットが、前記データバスの同一のビットで連続して転送されるように、予め定められた第1の数の入力データを前記第1のビット範囲に割り当てた第1のデータと、前記第1のデータに割り当てられていない前記入力データの内、予め定められた第2の数の入力データを前記第2のビット範囲に割り当てた第2のデータと、を含む前記変換データを、前記第1のデータと前記第2のデータとに順次分割するデータ分割ステップと、
前記第1のデータに含まれる前記第1の数の前記入力データを、それぞれの前記入力データに分離する第1のデータ復元ステップと、
前記第2のデータに含まれる前記第2の数の前記入力データを、それぞれの前記入力データに分離する第2のデータ復元ステップと、
前記分離されたそれぞれの前記入力データを選択するデータ選択ステップと、
を含む、
ことを特徴とするデータ処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066058A JP5898409B2 (ja) | 2011-03-24 | 2011-03-24 | データ処理装置およびデータ処理方法 |
US13/424,448 US9021162B2 (en) | 2011-03-24 | 2012-03-20 | Data packet generation apparatus and data packet generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066058A JP5898409B2 (ja) | 2011-03-24 | 2011-03-24 | データ処理装置およびデータ処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016041546A Division JP6242417B2 (ja) | 2016-03-03 | 2016-03-03 | データ処理装置およびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012203542A true JP2012203542A (ja) | 2012-10-22 |
JP5898409B2 JP5898409B2 (ja) | 2016-04-06 |
Family
ID=46878282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066058A Expired - Fee Related JP5898409B2 (ja) | 2011-03-24 | 2011-03-24 | データ処理装置およびデータ処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9021162B2 (ja) |
JP (1) | JP5898409B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6346356B1 (ja) * | 2017-07-10 | 2018-06-20 | Eizo株式会社 | 画像処理装置及び画像処理方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105308579B (zh) * | 2013-07-01 | 2018-06-08 | 株式会社日立制作所 | 系列数据并行分析基础设施及其并行分散处理方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05204373A (ja) * | 1991-07-22 | 1993-08-13 | Internatl Business Mach Corp <Ibm> | 高精細マルチメディア・ディスプレイ |
JPH09251286A (ja) * | 1995-12-14 | 1997-09-22 | Internatl Business Mach Corp <Ibm> | 異なるピクセル・サイズを処理するウインドウ・システムにおけるディスプレイ・グラフィック・アダプタ及びピクセル・データを記憶する方法 |
JP2000305891A (ja) * | 1999-04-22 | 2000-11-02 | Canon Inc | Dmaコントローラおよびdma制御方法 |
JP2003223134A (ja) * | 2002-01-30 | 2003-08-08 | Toyota Industries Corp | 画像表示システム及びデータ転送方法 |
JP2005286662A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | データ送信装置、データ送受信システム、データ伝送方法 |
JP2007298796A (ja) * | 2006-05-01 | 2007-11-15 | Seiko Epson Corp | Osdデータ処理システム、プロジェクタおよびosdデータ処理方法 |
JP2012203540A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
JP2012203541A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
JP2012203539A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
JP2012203543A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270687A (en) * | 1990-06-27 | 1993-12-14 | Texas Instruments Incorporated | Palette devices, computer graphics systems and method with parallel lookup and input signal splitting |
JPH0991197A (ja) * | 1995-09-22 | 1997-04-04 | Sharp Corp | データ転送制御装置 |
JPH09231130A (ja) * | 1996-02-26 | 1997-09-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
US5809514A (en) * | 1997-02-26 | 1998-09-15 | Texas Instruments Incorporated | Microprocessor burst mode data transfer ordering circuitry and method |
US6094711A (en) * | 1997-06-17 | 2000-07-25 | Sun Microsystems, Inc. | Apparatus and method for reducing data bus pin count of an interface while substantially maintaining performance |
US20020156953A1 (en) * | 2001-02-28 | 2002-10-24 | Beiley Mark A. | Dynamic bus inversion method |
JP3773804B2 (ja) * | 2001-04-16 | 2006-05-10 | 富士通株式会社 | データ幅変換装置及びデータ処理装置 |
US7406608B2 (en) * | 2004-02-05 | 2008-07-29 | Micron Technology, Inc. | Fast and compact circuit for bus inversion |
US7249207B2 (en) * | 2005-01-31 | 2007-07-24 | International Business Machines Corporation | Internal data bus interconnection mechanism utilizing central interconnection module converting data in different alignment domains |
US20060218332A1 (en) * | 2005-03-25 | 2006-09-28 | Via Technologies, Inc. | Interface circuit, system, and method for interfacing between buses of different widths |
JP4909779B2 (ja) | 2006-04-17 | 2012-04-04 | パナソニック株式会社 | 画像データ転送方法、画像処理装置、及び撮像システム |
US7620756B2 (en) * | 2006-08-21 | 2009-11-17 | International Business Machines Corporation | Method and apparatus for updating wide storage array over a narrow bus |
US7668988B2 (en) * | 2007-09-19 | 2010-02-23 | Via Technologies, Inc. | Data bus inversion detection mechanism |
-
2011
- 2011-03-24 JP JP2011066058A patent/JP5898409B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-20 US US13/424,448 patent/US9021162B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05204373A (ja) * | 1991-07-22 | 1993-08-13 | Internatl Business Mach Corp <Ibm> | 高精細マルチメディア・ディスプレイ |
JPH09251286A (ja) * | 1995-12-14 | 1997-09-22 | Internatl Business Mach Corp <Ibm> | 異なるピクセル・サイズを処理するウインドウ・システムにおけるディスプレイ・グラフィック・アダプタ及びピクセル・データを記憶する方法 |
JP2000305891A (ja) * | 1999-04-22 | 2000-11-02 | Canon Inc | Dmaコントローラおよびdma制御方法 |
JP2003223134A (ja) * | 2002-01-30 | 2003-08-08 | Toyota Industries Corp | 画像表示システム及びデータ転送方法 |
JP2005286662A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | データ送信装置、データ送受信システム、データ伝送方法 |
JP2007298796A (ja) * | 2006-05-01 | 2007-11-15 | Seiko Epson Corp | Osdデータ処理システム、プロジェクタおよびosdデータ処理方法 |
JP2012203540A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
JP2012203541A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
JP2012203539A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
JP2012203543A (ja) * | 2011-03-24 | 2012-10-22 | Olympus Corp | データ処理装置およびデータ処理方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6346356B1 (ja) * | 2017-07-10 | 2018-06-20 | Eizo株式会社 | 画像処理装置及び画像処理方法 |
WO2019012980A1 (ja) * | 2017-07-10 | 2019-01-17 | Eizo株式会社 | 画像処理装置及び画像処理方法 |
US11094284B2 (en) | 2017-07-10 | 2021-08-17 | Eizo Corporation | Rearranging columns and rows of two-dimensional image pixel data |
Also Published As
Publication number | Publication date |
---|---|
US20120246360A1 (en) | 2012-09-27 |
US9021162B2 (en) | 2015-04-28 |
JP5898409B2 (ja) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013062714A (ja) | 撮像装置および信号転送装置 | |
CN101416217A (zh) | 用以促进使用小行缓冲器来处理小或大图像的技术 | |
JP5780795B2 (ja) | データ処理装置およびデータ処理方法 | |
JP5898409B2 (ja) | データ処理装置およびデータ処理方法 | |
JP2007067572A (ja) | 画像処理装置、撮像装置及び画像処理システム | |
JP5734715B2 (ja) | データ処理装置およびデータ処理方法 | |
JP5780796B2 (ja) | データ処理装置およびデータ処理方法 | |
JP2014096655A (ja) | 情報処理装置、撮像装置および情報処理方法 | |
JP5738639B2 (ja) | データ処理装置およびデータ処理方法 | |
JP6242417B2 (ja) | データ処理装置およびデータ処理方法 | |
JP2004193911A (ja) | 画像処理装置および画像処理方法、デジタルスチルカメラ | |
JP7022544B2 (ja) | 画像処理装置及び方法、及び撮像装置 | |
JP2010251882A (ja) | 撮像装置及び画像再生装置 | |
JP2006094225A (ja) | 画像処理装置、画像処理方法、およびそのプログラム | |
JP5697418B2 (ja) | 画像処理装置及びその制御方法 | |
JP2011059911A (ja) | 画像処理装置 | |
JP2009033438A (ja) | 撮像装置 | |
JP2006303693A (ja) | 縮小画像の生成機能を備える電子カメラ | |
JP2010263394A (ja) | 映像信号処理装置 | |
TWI410983B (zh) | 有效使用記憶體頻寬之記憶體存取系統及方法 | |
JP2005159916A (ja) | 撮像装置 | |
JP2006211197A (ja) | 画像処理方法 | |
CN117714657A (zh) | 图像数据转换方法、装置、电子设备和存储介质 | |
JP2006148808A (ja) | データ転送装置、データ転送方法、データ転送プログラム | |
JPH08331580A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5898409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |