JP2012194249A

JP2012194249A - 電気光学装置、電気光学装置の駆動方法、電気光学装置の制御装置および電子機器

Info

Publication number: JP2012194249A
Application number: JP2011056527A
Authority: JP
Inventors: Katsunori Yamazaki; 克則山崎
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-03-15
Filing date: 2011-03-15
Publication date: 2012-10-11
Anticipated expiration: 2031-03-15
Also published as: KR20120105381A; CN102682712A; JP5750952B2; US20120235977A1; US8937616B2; CN102682712B

Abstract

【課題】少ない消費電力で画素を駆動する。
【解決手段】画素１００を黒の表示にする場合、走査線１１２がＨレベルである時に第１データ線１１４ＡをＨレベル、第２データ線１１４ＢをＬレベルにすると、ＴＦＴ１３１はオンとなり、ＴＦＴ１３２はオフとなる。ＴＦＴ１３１がオンとなると共通電極層３２より高位の第１電圧Ｖｅ１が画素電極１３ａに印加され画素１００は黒の表示になる。画素１００を白の表示にする場合、走査線１１２がＨレベルである時に第１データ線１１４ＡをＬレベル、第２データ線１１４ＢをＨレベルにすると、ＴＦＴ１３１はオフとなり、ＴＦＴ１３２はオンとなる。ＴＦＴ１３２がオンとなると共通電極層３２より低位の第２電圧Ｖｅ２が画素電極１３ａに印加され画素１００は白の表示になる。
【選択図】図３

Description

本発明は、電気光学装置の画素を駆動する技術に関する。

電気泳動粒子を用いた表示装置の駆動回路として特許文献１に開示された駆動回路がある。この駆動回路は、行駆動電圧ラインと列選択ラインの交差に対応して双極性スイッチング素子と電圧保持コンデンサーで構成されたスイッチングセグメントを有している。双極性スイッチング素子がオンであると双極性スイッチング素子に印加された電圧が電圧保持コンデンサーに印加される。電圧保持コンデンサーが保持した電圧は、電圧保持コンデンサーに接続された出力電極に印加される。出力電極は、白と黒の粒子を有するマイクロカプセルに電界を印加する電極であり、マイクロカプセル内の粒子は、出力電極に印加された電圧に応じて移動する。なお、特許文献１に開示された駆動回路は、一のスイッチングセグメントに一個のスイッチング素子を備える構成であるが、特許文献２や特許文献３に開示されている駆動回路のように画素毎にメモリー回路を設けて電極に印加する電圧を保持する構成のものもある。

特開２０００−３５７７５号公報特開２００８−３３２４１号公報特開２０１０−２５６９１９号公報

特許文献１に開示された駆動回路では、双極性スイッチング素子がオフになると電圧保持コンデンサーに蓄えられた電荷で画素が駆動される。しかし、時間の経過に伴って電圧保持コンデンサーから出力電極に印加される電圧は減少していくため、電圧保持コンデンサーへの一回の充電では画素を十分に駆動できず、画素を十分に駆動するためには電圧保持コンデンサーに対して複数回の充電が必要となる。電圧保持コンデンサーに対して複数回の充電を行う際には、行駆動電圧ラインや列選択ラインの電圧を様々に変化させることになるが、これらのラインには寄生容量があり、電圧変化の回数が多いと消費電力が大きくなる。また、特許文献３，４に開示された駆動回路では画素毎にメモリー回路を設けるため、高精細化が難しくなる。

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、少ない消費電力で画素を駆動することである。

上記目的を達成するために本発明に係る電気光学装置は、帯電した粒子を第１電極と前記第１電極と対になる第２電極との間に備える画素を複数備えた電気光学装置であって、前記画素毎に画素回路を備え、前記画素回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターを備え、前記第１トランジスターと前記第２トランジスターのドレインが前記第１電極に接続され、前記第１トランジスターのソースには所定の第１電圧が印加され、前記第２トランジスターのソースには所定の第２電圧が印加され、前記第１トランジスターのゲートと前記第３トランジスターのドレインが接続され、前記第２トランジスターのゲートと前記第４トランジスターのドレインが接続され、前記第３トランジスターと前記第４トランジスターのゲートに供給される信号と、前記第３トランジスターと前記第４トランジスターのソースに供給される信号により、前記第１電極に前記第１電圧若しくは前記第２電圧が印加される状態、または前記第１電極をハイインピーダンス状態にすることを特徴とする。
本発明によれば、第１トランジスターのソースに印加される第１電圧または第２トランジスターのソースに印加される第２電圧が第１電極に印加され続けるので、少ない消費電力で画素を駆動することができる。

本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に走査線を備え、前記画素回路の列毎に第１データ線と第２データ線を備え、前記画素回路の前記第３トランジスターのゲートと前記第４トランジスターのゲートは当該画素回路に対応した走査線に接続され、前記画素回路の前記第３トランジスターのソースは当該画素回路に対応した前記第１データ線に接続され、前記画素回路の前記第４トランジスターのソースは当該画素回路に対応した前記第２データ線に接続されている構成であってもよい。
この構成によれば、画素回路の行毎に１本の走査線を設ければよく、第１データ線と第２データ線の一方をオンレベル他方をオフレベルとすることにより画素を駆動することができる。

また本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の前記第３トランジスターのゲートは当該画素回路に対応した走査線に接続され、前記画素回路の前記第４トランジスターのゲートにはクロック信号が供給され、前記画素回路の前記第３トランジスターのソースは当該画素回路に対応したデータ線に接続され、前記画素回路の前記第４トランジスターのソースは当該画素回路の前記第３トランジスターのドレインに接続されている構成であってもよい。
この構成によれば、画素回路の列毎に１本のデータ線を設ければよく、データ線の本数を抑え、消費電力を抑えることができる。

また本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に第１走査線と第２走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の前記第３トランジスターのゲートは当該画素回路に対応した前記第１走査線に接続され、前記画素回路の前記第４トランジスターのゲートは当該画素回路に対応した前記第２走査線に接続され、前記画素回路の前記第３トランジスターのソースと前記第４トランジスターのソースは、当該画素回路に対応したデータ線に接続されている構成であってもよい。
この構成によれば、画素回路の列毎に１本のデータ線を設ければよく、データ線の本数を抑え、消費電力を抑えることができる。

また本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に第１走査線と第２走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の行毎に第５トランジスターと第６トランジスターをさらに有し、前記第５トランジスターのゲートは当該トランジスターに対応した行の前記第１走査線に接続され、前記第６トランジスターのゲートは当該トランジスターに対応した行の次行に対応した前記第１走査線に接続され、前記第５トランジスターのドレインと前記第６トランジスターのドレインは当該画素回路の前記第４トランジスターのゲートが接続する前記第２走査線に接続され、前記画素回路の前記第５トランジスターのソースには当該画素回路の前記第４トランジスターをオンにする電圧が印加され、前記画素回路の前記第６トランジスターのソースには当該画素回路の前記第４トランジスターをオフにする電圧が印加され、前記画素回路の前記第３トランジスターのゲートは当該画素回路に対応した前記第１走査線に接続され、前記画素回路の前記第３トランジスターのソースと当該画素回路の前記第４トランジスターのソースは、当該画素回路に対応したデータ線に接続されている構成であってもよい。
この構成によれば、画素回路の列毎に１本のデータ線を設ければよく、データ線の本数を抑え、消費電力を抑えることができる。更に前記第１走査線のみに所定の駆動波形電圧を供給するだけで良く、回路構成が簡素化される。

また本発明においては、前記画素回路の行毎に第７トランジスター、第８トランジスター、および第９トランジスターを備え、各行の前記第７トランジスターのゲートは、当該行に対応した前記走査線に接続され、各行の前記第８トランジスターのゲートは、当該行の次の行に対応した前記走査線に接続され、前記第７トランジスターのソースには前記第９トランジスターをオフにする電圧が印加され、前記第８トランジスターのソースには前記第９トランジスターをオンにする電圧が印加され、前記第７トランジスターのドレインと前記第８トランジスターのドレインは前記第９トランジスターのゲートに接続され、前記第９トランジスターのソースには前記第１電圧が印加され、前記第９トランジスターのドレインは前記第１トランジスターのソースに接続されている構成であってもよい。
この構成によれば、走査線が選択されている期間においては、第１トランジスターのソースはハイインピーダンスになり、第１電圧を印加するラインと第２電圧を印加するラインが短絡することがない。

また上記目的を達成するために本発明に係る電気光学装置の駆動方法は、帯電した粒子を第１電極と前記第１電極と対になる第２電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、前記画素回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターを備え、前記第１トランジスターと前記第２トランジスターのドレインが前記第１電極に接続され、前記第１トランジスターのゲートと前記第３トランジスターのドレインが接続され、前記第２トランジスターのゲートと前記第４トランジスターのドレインが接続された電気光学装置の駆動方法であって、前記第１トランジスターのソースに所定の第１電圧を印加し、前記第２トランジスターのソースに所定の第２電圧を印加し、前記第３トランジスターのゲートに当該第３トランジスターをオンまたはオフにする信号を供給し、前記第４トランジスターのゲートに当該第４トランジスターをオンまたはオフにする信号を供給し、前記第３トランジスターと前記第４トランジスターのソースに前記画素の表示状態を規定する映像信号を供給することを特徴とする。
本発明によれば、第１トランジスターのソースに印加される第１電圧または第２トランジスターのソースに印加される第２電圧が第１電極に印加され続けるので、少ない消費電力で画素を駆動することができる。

また上記目的を達成するために本発明に係る電気光学装置の制御装置は、帯電した粒子を第１電極と前記第１電極と対になる第２電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、前記画素回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターを備え、前記第１トランジスターと前記第２トランジスターのドレインが前記第１電極に接続され、前記第１トランジスターのゲートと前記第３トランジスターのドレインが接続され、前記第２トランジスターのゲートと前記第４トランジスターのドレインが接続され、前記第１トランジスターのソースに所定の第１電圧が印加され、前記第２トランジスターのソースに所定の第２電圧が印加される電気光学装置の制御装置であって、前記第３トランジスターのゲートに当該第３トランジスターをオンまたはオフにする信号を供給し、前記第４トランジスターのゲートに当該第４トランジスターをオンまたはオフにする信号を供給し、前記第３トランジスターと前記第４トランジスターのソースに前記画素の表示状態を規定する映像信号を供給することを特徴とする。
本発明によれば、第１トランジスターのソースに印加される第１電圧または第２トランジスターのソースに印加される第２電圧が第１電極に印加され続けるので、少ない消費電力で画素を駆動することができる。

なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することができる。

第１実施形態に係わる電気光学装置１の構成を示した図。表示部３の部分断面図。第１実施形態に係わる画素回路１１０の構成を示した図。第１実施形態の変形例に係わる電気光学装置１Ａの構成を示した図。第１選択線１１８と第２選択線１１９に供給される信号を示した図。第１実施形態の変形例に係わる画素回路１１０Ａの構成を示した図。第２実施形態に係わる電気光学装置１Ｂの構成を示した図。第２実施形態に係わる画素回路１１０Ｂの構成を示した図。クロック線１２０とデータ線１１４に供給される信号を示した図。第２実施形態の変形例に係わる回路の構成を示した図。第３実施形態に係わる電気光学装置１Ｃの構成を示した図。第３実施形態に係わる画素回路１１０Ｃの構成を示した図。第３実施形態で各走査線に供給される信号を示した図。第３実施形態の変形例で各走査線に供給される信号を示した図。第３実施形態の変形例係わる画素回路１１０Ｄの構成を示した図。第３実施形態の変形例で各走査線と各データ線に供給される信号を示した図。電子機器１０００の外観図。

［第１実施形態］
（実施形態の構成）
図１は、本発明の一実施形態に係わる電気光学装置１の構成を示した図である。電気光学装置１は、コントローラー２、表示部３、走査線駆動回路４およびデータ線駆動回路５を備えている。コントローラー２は、表示部３が備える画素を駆動するための各種信号を出力する。表示部３においては、行方向（Ｘ方向）に沿ってｍ行の走査線１１２が設けられており、列方向（Ｙ方向）に沿ってｎ列の第１データ線１１４Ａとｎ列の第２データ線１１４Ｂが設けられている。また表示部３においては、行方向と列方向に沿って画素回路１１０がｍ行×ｎ列でマトリクス状に設けられている。画素回路１１０は、走査線１１２、第１データ線１１４Ａおよび第２データ線１１４Ｂに接続されている。例えば、１行１列目の画素回路１１０は、１行目の走査線１１２、１列目の第１データ線１１４Ａおよび１列目の第２データ線１１４Ｂに接続されている。

図２は、表示部３の部分断面図である。表示部３は、図２に示したように大別して第１基板１０、電気泳動層２０、第２基板３０によって構成されている。第１基板１０は、絶縁性及び可撓性を有する基板１１上に回路の層が形成された基板である。基板１１は、本実施形態においてはポリカーボネートで形成されている。なお、基板１１としては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１１は、可撓性を持たないガラスで形成されていてもよい。基板１１の表面には、接着層１１ａが設けられ、接着層１１ａの表面には回路層１２が積層されている。無論、回路層１２は接着層１１ａを介さずに基板１１に直接形成されていてもよい。

回路層１２は、行方向に配列された複数の走査線１１２と、各走査線１１２と電気的に絶縁を保つように設けられ列方向に配列された複数の第１データ線１１４Ａと、複数の第２データ線１１４Ｂを有している。また、回路層１２は、スイッチング素子である薄膜トランジスター（thin film transistor：以下「ＴＦＴ」と略称する）で構成された画素回路１１０と、画素電極１３ａ（第１電極）を有している。画素回路１１０の構成については後述する。なお、ＴＦＴの極性にはｎチャンネルとｐチャンネルがあり、どちらを採用してもよいが、本実施形態ではｎチャンネルのＴＦＴを採用している。

電気泳動層２０は、バインダー２２と、バインダー２２によって固定された複数のマイクロカプセル２１で構成されており、画素電極１３ａ上に形成されている。なお、マイクロカプセル２１と画素電極１３ａとの間には、接着剤により形成された接着層を設けてもよい。

バインダー２２としては、マイクロカプセル２１との親和性が良好で電極との密着性が優れているものであれば特に制限はない。マイクロカプセル２１内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル２１を構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。

分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル２１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。

第２基板３０は、フィルム３１と、フィルム３１の下面に形成された共通電極層３２（第２電極）で構成されている。フィルム３１は、電気泳動層２０の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム３１は、透明で絶縁性を有している。共通電極層３２は、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。なお、本実施形態においてはフィルム３１側が、ユーザーが画像を視認する側となる。

図１に戻り、走査線駆動回路４は、表示部３の各走査線１１２と接続されており、１、２、…、ｍ行目の走査線１１２に走査信号Ｙ１、Ｙ２、…、Ｙｍを供給する。具体的には、走査線駆動回路４は、走査線１１２を１、２、…、ｍ行目という順番で選択し、選択した走査線１１２にＨ（Ｈｉｇｈ）レベルの信号を供給し、選択されていない走査線１１２にＬ（Ｌｏｗ）レベルの信号を供給する。

データ線駆動回路５は、表示部３の各第１データ線１１４Ａおよび各第２データ線１１４Ｂに接続されており、コントローラー２から供給される信号に応じて、１、２、…、ｎ列目の第１データ線１１４Ａにデータ信号Ｘ１Ａ、Ｘ２Ａ、…、ＸｎＡを供給し、１、２、…、ｎ列目の第２データ線１１４Ｂにデータ信号Ｘ１Ｂ、Ｘ２Ｂ、…、ＸｎＢを供給する。なお、コントローラー２、走査線駆動回路４およびデータ線駆動回路５を合わせて電気光学装置１の制御装置と定義することもできる。

図３は、画素回路１１０の構成を示した図である。なお、図３においては、１行１列目の画素回路１１０を示している。各画素回路１１０の構成は同じであるため、ここでは代表して１行１列目の画素回路１１０について説明し、他の画素回路１１０については説明を省略する。

画素回路１１０は、ＴＦＴ１３１（第１トランジスター）、ＴＦＴ１３２（第２トランジスター）、ＴＦＴ１３３（第３トランジスター）およびＴＦＴ１３４（第４トランジスター）を備えている。ＴＦＴ１３３のゲートは、走査線１１２に接続されており、ＴＦＴ１３３のソースは、第１データ線１１４Ａに接続されている。ＴＦＴ１３４のゲートは、走査線１１２に接続されており、ＴＦＴ１３４のソースは、第２データ線１１４Ｂに接続されている。
ＴＦＴ１３１のゲートは、ＴＦＴ１３３のドレインに接続されており、ＴＦＴ１３１のソースには第１電圧Ｖｅ１が印加される。ＴＦＴ１３２のゲートは、ＴＦＴ１３４のドレインに接続されており、ＴＦＴ１３２のソースには第２電圧Ｖｅ２が印加される。また、ＴＦＴ１３１のドレインとＴＦＴ１３２のドレインは、画素電極１３ａに接続されている。
画素電極１３ａは、画素電極１３ａと共通電極層３２と対向しており、画素電極１３ａと共通電極層３２との間には電気泳動層２０が挟まれている。この一の画素電極１３ａと共通電極層３２との間にあるマイクロカプセル２１が表示部３において一の画素１００となる。

（駆動方法）
次に画素１００を黒の表示にする場合の駆動方法と画素１００を白の表示にする場合の駆動方法について説明する。電気光学装置１において表示部３に画像を表示させる際には、共通電極層３２に電圧Ｖｃｏｍが印加される。ここで、第１電圧Ｖｅ１は電圧Ｖｃｏｍより高位の電圧であり、第２電圧Ｖｅ２は電圧Ｖｃｏｍより低位の電圧である。

次にコントローラー２により走査線駆動回路４が制御され、走査線１１２が順次選択される。例えば、１行目の走査線１１２がＨレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１３３とＴＦＴ１３４がオンになる。またコントローラー２は、走査線駆動回路４で選択された走査線１１２と同じ行の画素１００の表示状態を規定する映像信号をデータ線駆動回路５へ供給する。データ線駆動回路５は、供給された映像信号に応じて第１データ線１１４Ａと第２データ線１１４Ｂにデータ信号を供給する。

例えば、１行１列目の画素１００を黒にする場合、データ線駆動回路５は、Ｈレベルのデータ信号Ｘ１Ａを１列目の第１データ線１１４Ａに供給すると共にＬレベルのデータ信号Ｘ１Ｂを１列目の第２データ線１１４Ｂに供給する。ＴＦＴ１３３がオンの状態でデータ線１１４ＡがＨレベルになると、ＴＦＴ１３１のゲートがＨレベルとなってＴＦＴ１３１がオンとなる。また、ＴＦＴ１３４がオンの状態でデータ線１１４ＢがＬレベルになると、ＴＦＴ１３２のゲートがＬレベルとなってＴＦＴ１３２がオフとなる。ＴＦＴ１３１がオンとなり、ＴＦＴ１３２がオフとなると、第１電圧Ｖｅ１が画素電極１３ａに印加される。ここで画素電極１３ａの電圧は、共通電極層３２に印加されている電圧Ｖｃｏｍより高位の電圧となるため、電気泳動層２０においては、正に帯電している黒の電気泳動粒子が共通電極層３２側に移動し、負に帯電している白の電気泳動粒子が画素電極１３ａ側に移動する。

この後、走査線１１２がＬレベルとなると、ＴＦＴ１３３とＴＦＴ１３４がオフとなるが、ＴＦＴ１３１のゲートの電圧は、ＴＦＴ１３１のゲートとＴＦＴ１３３のドレインとの間の寄生容量により維持され、ＴＦＴ１３２のゲートの電圧は、ＴＦＴ１３２のゲートとＴＦＴ１３４のドレインとの間の寄生容量により維持される。これにより、走査線１１２がＬレベルとなってもＴＦＴ１３１はオンの状態、ＴＦＴ１３２はオフの状態を保ち、第１電圧Ｖｅ１が画素電極１３ａに印加され続ける。第１電圧Ｖｅ１が画素電極１３ａに印加され続けると、黒の電気泳動粒子が共通電極層３２側に移動し１行１列目の画素１００が黒の表示となる。

この後、予め定められた時間が経過すると、コントローラー２により走査線駆動回路４が制御され、走査線１１２に再度走査信号Ｙ１、Ｙ２、…、Ｙｍが順次供給される。また、コントローラー２は、第１データ線１１４Ａと第２データ線１１４Ｂの両方をＬレベルにする信号をデータ線駆動回路５へ供給する。この信号がデータ線駆動回路５へ供給されると、データ線駆動回路５は、１列目からｎ列目の第１データ線１１４Ａおよび第２データ線１１４ＢをＬレベルにする。
走査線１１２がＨレベルとなっている状態でデータ線１１４Ａとデータ線１１４ＢがＬレベルとなると、ＴＦＴ１３３とＴＦＴ１３４がオフとなり、ＴＦＴ１３１とＴＦＴ１３２もオフとなる。ＴＦＴ１３１とＴＦＴがオフとなると第１電圧Ｖｅ１と第２電圧Ｖｅ２のいずれも画素電極１３ａに印加されず、画素電極１３ａに対する電圧の印加が停止される。画素電極１３ａへの電圧の印加が停止されてもマイクロカプセル２１内の黒の電気泳動粒子は共通電極層３２側に引き寄せられた状態を保ち、１行１列目の画素１００は黒の表示のままとなる。

一方、例えば１行１列目の画素を白にする場合、データ線駆動回路５は、１行目の走査線１１２がＨレベルの期間においてＬレベルのデータ信号Ｘ１Ａを１列目の第１データ線１１４Ａに供給すると共にＨレベルのデータ信号Ｘ１Ｂを１列目の第２データ線１１４Ｂに供給する。走査線１１２がＨレベルとなってＴＦＴ１３３がオンの状態でデータ線１１４ＡがＬレベルになると、ＴＦＴ１３１のゲートがＬレベルとなってＴＦＴ１３１がオフとなる。また、走査線１１２がＨレベルとなってＴＦＴ１３４がオンの状態でデータ線１１４ＢがＨレベルになると、ＴＦＴ１３２のゲートがＨレベルとなってＴＦＴ１３２がオンとなる。ＴＦＴ１３１がオフとなり、ＴＦＴ１３２がオンとなると、第２電圧Ｖｅ２が画素電極１３ａに印加される。ここで、画素電極１３ａの電圧は、共通電極層３２に印加されている電圧Ｖｃｏｍより低位の電圧となるため、電気泳動層２０においては、正に帯電している黒の電気泳動粒子が画素電極１３ａ側に移動し、負に帯電している白の電気泳動粒子が共通電極層３２側に移動する。

この後、走査線１１２がＬレベルとなると、ＴＦＴ１３３とＴＦＴ１３４がオフとなるが、ＴＦＴ１３１のゲートの電圧は、ＴＦＴ１３１のゲートとＴＦＴ１３３のドレインとの間の寄生容量により維持され、ＴＦＴ１３２のゲートの電圧は、ＴＦＴ１３２のゲートとＴＦＴ１３４のドレインとの間の寄生容量により維持される。これにより、走査線１１２がＬレベルとなってもＴＦＴ１３１はオフの状態、ＴＦＴ１３２はオンの状態を保ち、第２電圧Ｖｅ２が画素電極１３ａに印加され続ける。第２電圧Ｖｅ２が画素電極１３ａに印加され続けると、白の電気泳動粒子が共通電極層３２側に移動し１行１列目の画素１００が白の表示となる。

この後、予め定められた時間が経過すると、画素１００を黒にした時と同様に走査線１１２がＨレベルである期間にデータ線１１４Ａとデータ線１１４ＢがＬレベルにされ、ＴＦＴ１３１とＴＦＴ１３２がオフとなる。ＴＦＴ１３１とＴＦＴがオフとなると第１電圧Ｖｅ１と第２電圧Ｖｅ２のいずれも画素電極１３ａに印加されず、画素電極１３ａに対する電圧の印加が停止される。画素電極１３ａへの電圧の印加が停止されてもマイクロカプセル２１内の白の電気泳動粒子は共通電極層３２側に引き寄せられた状態を保ち、１行１列目の画素１００は白の表示のままとなる。

本実施形態によれば、画素１００の表示を変更する際に画素電極１３ａへの電圧の印加が一回で済むので消費電力を抑えることができる。また、本実施形態においては、画素１００毎に画素電極１３ａに印加する電圧を異ならせることができるため、一回の走査線１１２の選択で、同じ行の画素１００について、ある画素については黒の表示に変更し、他の画素については白の表示に変更することができる。また、本実施形態においては、画素毎にメモリーを設けることがないため、画素毎にメモリー回路を設ける構成と比較して高精細化が可能となる。
なお、上述した、予め定められた時間が経過した後でＴＦＴ１３１とＴＦＴ１３２の両方をオフとして画素電極１３ａに電圧を印加しないという駆動をする前に、第１電圧Ｖｅ１又は第２電圧Ｖｅ２を電圧Ｖｃｏｍと同じ電圧に変更し、ＴＦＴ１３１又はＴＦＴ１３２をオンにするようにしてもよい。これにより、画素電極１３aの電圧を電圧Ｖｃｏｍと同じにすることが出来るので、電気泳動粒子の移動を確実に停止させることが出来、表示むら等が防止される。また、書き換え動作をしない期間では、第１電圧Ｖｅ１と第２電圧Ｖｅ２を電圧Ｖｃｏｍと同じ電圧に変更することで、ＴＦＴ１３１とＴＦＴ１３２のオフ時のリーク電流で電気泳動粒子が移動することが防止でき、これも又表示むら等が防止される。

（第１実施形態の変形例）
上述した第１実施形態においては、データ線駆動回路５から画素回路１１０の列毎に第１データ線１１４Ａと第２データ線１１４Ｂを設け、これらのデータ線がデータ線駆動回路５に接続されているが、データ線駆動回路５と表示部３との間にデマルチプレクサー回路を設け、データ線駆動回路５に接続されるデータ線の本数を少なくしてもよい。

図４は、本変形例に係る電気光学装置１Ａの構成を示した図である。データ線駆動回路５からは、列方向に沿ってｎ列のデータ線１１４が設けられている。データ線駆動回路５と表示部３との間には、データ線１１４毎にＴＦＴ１４１とＴＦＴ１４２が設けられている。ＴＦＴ１４１のソースはデータ線１１４に接続され、ＴＦＴ１４１のドレインは第１データ線１１４Ａに接続されている。また、ＴＦＴ１４２のソースはデータ線１１４に接続され、ＴＦＴ１４２のドレインは第２データ線１１４Ｂに接続されている。また、ＴＦＴ１４１のゲートは第１選択線１１８に接続され、ＴＦＴ１４２のゲートは第２選択線１１９に接続されている。

図５は、第１選択線１１８、第２選択線１１９、走査線１１２およびデータ線１１４に供給される信号の波形を示した図である。第１選択線１１８は、走査線１１２に供給される走査信号がＨレベルである期間の前半においてはＨレベルとなり、後半においてはＬレベルとなる。また、第２選択線１１９は、走査線１１２に供給される走査信号がＨレベルである期間の前半においてはＬレベルとなり、後半においてはＨレベルとなる。
データ線１１４は、当該データ線１１４と同じ列の画素１００を黒の表示にする場合には、第１選択線１１８がＨレベルの期間においてＨレベルにされ、第２選択線１１９がＨレベルの期間においてはＬレベルにされる。また、データ線１１４は、当該データ線１１４と同じ列の画素１００を白の表示にする場合には、第１選択線１１８がＨレベルの期間においてＬレベルにされ、第２選択線１１９がＨレベルの期間においてはＨレベルにされる。

第１選択線１１８がＨレベル、第２選択線１１９がＬレベルとなるとＴＦＴ１４１がオンとなり、ＴＦＴ１４２がオフとなる。ＴＦＴ１４１がオンとなると、データ線１１４Ａの電圧はデータ線１１４の電圧に対応し、データ線１１４がＨレベルである場合にはデータ線１１４ＡはＨレベルとなり、データ線１１４がＬレベルである場合にはデータ線１１４ＡはＬレベルとなる。この後に第１選択線１１８がＬレベルとなってＴＦＴ１４１がオフとなり、データ線１１４Ａがハイインピーダンスの状態になっても、第１データ線１１４Ａには寄生容量があるため、データ線１１４ＡはＴＦＴ１４１がオンとなった時の電位を保つ。
次に第１選択線１１８がＬレベル、第２選択線１１９がＨレベルとなるとＴＦＴ１４２がオンとなる。ＴＦＴ１４２がオンとなると、データ線１１４Ｂの電圧はデータ線１１４の電圧に対応し、データ線１１４がＨレベルである場合にはデータ線１１４ＢはＨレベルとなり、データ線１１４がＬレベルである場合にはデータ線１１４ＢはＬレベルとなる。

このように、本変形例においては、上述した実施形態と同様にデータ線１１４Ａとデータ線１１４Ｂの一方をＨレベルとし、他方をＬレベルとすることができ、更にデータ線駆動回路５に接続されるデータ線の本数を上述した実施形態より少なくすることができる。

次に、第１実施形態の別の変形例について説明する。図６は、第１実施形態の別の変形例に係わる画素回路１１０Ａの構成を示した図である。図６に示したように、本変形例においては、ＴＦＴ１３１のゲートとＴＦＴ１３３のドレインとの間と、ＴＦＴ１３２のゲートとＴＦＴ１３４のドレインとの間に補助容量Ｃ１が接続されている。
上述した実施形態においてはＴＦＴ１３３とＴＦＴ１３４がオフとなった後、ＴＦＴ１３１のゲートとＴＦＴ１３３のドレインとの間の寄生容量でＴＦＴ１３１が動作し、ＴＦＴ１３２のゲートとＴＦＴ１３４のドレインとの間の寄生容量でＴＦＴ１３２が動作している。一方、本変形例においては、ＴＦＴ１３１のゲートとＴＦＴ１３３のドレインとの間の電位と、ＴＦＴ１３２のゲートとＴＦＴ１３４のドレインとの間の電位が補助容量Ｃ１により維持され、この維持された電圧でＴＦＴ１３１とＴＦＴ１３２が動作する。

［第２実施形態］
次に本発明の第２実施形態について説明する。本実施形態に係わる電気光学装置１Ｂは、第１実施形態の電気光学装置１と比較すると、データ線駆動回路５に接続されるデータ線と、画素回路の構成が異なり、他の構成は第１実施形態と同じである。従って、以下においては第１実施形態と同じ構成については説明を省略し、第１実施形態との相違点を中心に説明する。

図７は、本実施形態に係わる電気光学装置１Ｂの構成を示した図である。本実施形態に係わる表示部３においては、列方向（Ｙ方向）に沿ってｎ列のデータ線１１４が設けられている。一の画素回路１１０Ｂは、一の走査線１１２と一のデータ線１１４に接続されている。例えば、１行１列目の画素回路１１０Ｂは、１行目の走査線１１２、１列目のデータ線１１４に接続されている。つまり、データ線について見ると、第１実施形態では一の画素回路１１０に第１データ線１１４Ａと第２データ線１１４Ｂの二本のデータ線が接続されていたのに対し、本実施形態では一の画素回路１１０Ｂに一本のデータ線１１４が接続されている構成となっている。また、表示部３においては、行方向に沿ってｍ行のクロック線１２０が設けられている。各行のクロック線１２０は同じ行の画素回路１１０Ｂに接続されている。

図８は、本実施形態に係わる画素回路１１０Ｂの構成を示した図である。画素回路１１０Ｂは、ＴＦＴ１３４のゲートがクロック線１２０に接続されており、ＴＦＴ１３４のソースがＴＦＴ１３１のゲートに接続されている点が第１実施形態の画素回路１１０と異なる。

図９は、走査線１１２、データ線１１４およびクロック線１２０に供給される信号の波形を示した図である。クロック線１２０には、走査線１１２に供給される走査信号がＨレベルである期間の前半においてはＨレベルとなり、後半においてはＬレベルとなるクロック信号が供給される。データ線１１４は、当該データ線１１４と同じ列の画素１００を黒の表示にする場合には、走査線がＨレベルであり且つクロック線１２０がＨレベルの期間においてＬレベルにされ、クロック線１２０がＬレベルの期間においてはＨレベルにされる。またデータ線１１４は、当該データ線１１４と同じ列の画素１００を白の表示にする場合には、走査線がＨレベルであり且つクロック線１２０がＨレベルの期間においてＨレベルにされ、クロック線１２０がＬレベルの期間においてはＬレベルにされる。

走査線１１２がＨレベルである期間の前半でクロック線１２０がＨレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１３３がオンになり、クロック線１２０にゲートが接続されたＴＦＴ１３４がオンとなる。画素１００を黒の表示にする場合、データ線駆動回路５は、クロック線１２０がＨレベルである期間においてデータ線１１４をＬレベルにする。データ線１１４がＬレベルとなると、ＴＦＴ１３１のゲートがＬレベルとなってＴＦＴ１３１がオフとなる。また、データ線１１４がＬレベルとなると、ＴＦＴ１３４のソースがＬレベルとなり、ＴＦＴ１３２のゲートがＬレベルとなってＴＦＴ１３２もオフとなる。ＴＦＴ１３１とＴＦＴ１３２がオフとなるため、画素電極１３ａはハイインピーダンスとなる。

次に、走査線１１２がＨレベルである期間の後半になると、クロック線１２０がＬレベルとなり、データ線１１４がＨレベルになる。クロック線１２０がＬレベルになると、ＴＦＴ１３４のゲートがＬレベルとなってＴＦＴ１３４がオフとなり、ＴＦＴ１３２のゲートはハイインピーダンスの状態になる。ここで、ＴＦＴ１３４のドレインとＴＦＴ１３２のゲートとの間の寄生容量により、ＴＦＴ１３２のゲートはハイインピーダンスの状態になる前のＬレベルの状態を維持するため、ＴＦＴ１３２はオフのままとなる。一方、ＴＦＴ１３１のドレインは、データ線１１４がＨレベルとなったことによりＨレベルとなり、これによりＴＦＴ１３１のゲートがＨレベルとなる。ＴＦＴ１３１のゲートがＨレベルとなると、ＴＦＴ１３１がオンとなり、第１電圧Ｖｅ１が画素電極１３ａに印加される。

ここで、画素電極１３ａの電圧は、共通電極層３２より高位の第１電圧Ｖｅ１となるため、電気泳動層２０においては、正に帯電している黒の電気泳動粒子が共通電極層３２側に移動し、負に帯電している白の電気泳動粒子が画素電極１３ａ側に移動する。この後、第１実施形態と同様に走査線１１２をＬレベルとし、予め定められた時間が経過すると、データ線駆動回路５は、走査線１１２がＨレベルの期間においてデータ線１１４をＬレベルとし、ＴＦＴ１３１とＴＦＴ１３２をオフにする。画素電極１３ａへの電圧の印加が停止されてもマイクロカプセル２１内の黒の電気泳動粒子は共通電極層３２側に引き寄せられた状態を保ち、画素１００は黒の表示のままとなる。

一方、画素１００を白の表示にする場合、クロック線１２０がＨレベルである期間においてデータ線１１４がＨレベルにされる。データ線１１４がＨレベルとなると、ＴＦＴ１３１のゲートがＨレベルとなってＴＦＴ１３１がオンとなる。また、データ線１１４がＨレベルとなると、ＴＦＴ１３４のソースがＨレベルとなり、ＴＦＴ１３２のゲートがＨレベルとなってＴＦＴ１３２もオンとなる。

次に、走査線１１２がＨレベルである期間の後半になると、クロック線１２０がＬレベルとなり、データ線１１４がＬレベルになる。クロック線１２０がＬレベルになると、ＴＦＴ１３４のゲートがＬレベルとなってＴＦＴ１３４がオフとなり、ＴＦＴ１３２のゲートはハイインピーダンスの状態になる。ここで、ＴＦＴ１３４のドレインとＴＦＴ１３２のゲートとの間の寄生容量により、ＴＦＴ１３２のゲートはハイインピーダンスの状態になる前のＨレベルの状態を維持するため、ＴＦＴ１３２はオンのままとなる。一方、ＴＦＴ１３１のドレインは、データ線１１４がＬレベルとなったことによりＬレベルとなり、これによりＴＦＴ１３１のゲートがＬレベルとなる。ＴＦＴ１３１のゲートがＬレベルとなると、ＴＦＴ１３１がオフとなり、第２電圧Ｖｅ２が画素電極１３ａに印加される。

ここで、画素電極１３ａの電圧は共通電極層３２より低位の第２電圧Ｖｅ２となるため、電気泳動層２０においては、正に帯電している黒の電気泳動粒子が画素電極１３ａ側に移動し、負に帯電している白の電気泳動粒子が共通電極層３２に移動する。この後、第１実施形態と同様に走査線１１２をＬレベルとし、予め定められた時間が経過すると、走査線がＨレベルの期間においてデータ線１１４をＬレベルとしてＴＦＴ１３１とＴＦＴ１３２をオフにする。画素電極１３ａへの電圧の印加が停止されてもマイクロカプセル２１内の白の電気泳動粒子は共通電極層３２側に引き寄せられた状態を保ち、１行１列目の画素１００は白の表示のままとなる。

本実施形態によれば、画素１００の列毎に一本のデータ線１１４を設ければよいので、第１実施形態と比較すると、データ線駆動回路５に接続するデータ線の本数を少なくすることができる。

（第２実施形態の変形例）
上述した第２実施形態においては、ＴＦＴ１３１とＴＦＴ１３２が同時にオンとなり、ＴＦＴ１３１のソースに電圧を印加するラインとＴＦＴ１３２のソースに電圧を印加するラインとが短絡する場合がある。そこで、画素の行毎に図１０に示した回路を設け、ＴＦＴ１３１とＴＦＴ１３２が同時にオンとならないようにしてもよい。

図１０に示した回路は、画素回路１１０の各行に対応して設けられており、ＴＦＴ１５１（第７トランジスター）、ＴＦＴ１５２（第８トランジスター）およびＴＦＴ１５３（第９トランジスター）を備えている。ＴＦＴ１５１のゲートは、ｉ行目の走査線１１２に接続され、ＴＦＴ１５２のゲートは、ｉ＋１行目の走査線１１２に接続されている。例えば、図１０に示した回路が画素回路１１０の１行目に対応したものである場合、ＴＦＴ１５１のゲートは１行目の走査線１１２に接続され、ＴＦＴ１５２のゲートは、２行目の走査線１１２に接続される。なお、図１０に示した回路がｍ行目に対応したものである場合、ＴＦＴ１５１のゲートはｍ行目の走査線に接続され、ＴＦＴ１５２のゲートは１行目の走査線に接続される。
また、ＴＦＴ１５１のソースにはＴＦＴ１５３をオフにする電圧ＶＬが印加されており、ＴＦＴ１５２のソースにはＴＦＴ１５３をオンにする電圧ＶＨが印加されている。ＴＦＴ１５１のドレインとＴＦＴ１５２のドレインは、ＴＦＴ１５３のゲートに接続されている。ＴＦＴ１５３のソースには第１電圧Ｖｅ１が印加されており、ＴＦＴ１５３のドレインは、ｉ行目の画素回路１１０のＴＦＴ１３１のソースに接続されている。
なお、ＴＦＴ１５３のゲートに補助容量Ｃ１を接続してもよい。

この構成において、例えばｉ行目の走査線１１２がＨレベルとなると、ＴＦＴ１５１がオンとなる。なお、各走査線１１２へ供給される走査信号Ｙ１、Ｙ２、…、Ｙｍは、順次排他的にＨレベルとなるため、ｉ行目の走査線１１２がＨレベルの期間においてはｉ＋１行目の走査線１１２はＬレベルとなる。ここで、ＴＦＴ１５１はオン、ＴＦＴ１５２はオフとなり、ＴＦＴ１５３のゲートの電圧は電圧ＶＬとなる。ＴＦＴ１５３はオフとなり、ｉ行目の画素回路１１０のＴＦＴ１３１のソースはハイインピーダンスの状態となるため、ｉ行目の走査線１１２がＨレベルである期間においては、ｉ行目の画素回路１１０のＴＦＴ１３１のソースに電圧を印加するラインとｉ行目の画素回路１１０のＴＦＴ１３２のソースに電圧を印加するラインとが短絡することがない。

次に、ｉ行目の走査線１１２がＬレベルでｉ＋１行目の走査線１１２がＨレベルとなると、ＴＦＴ１５１がオフ、ＴＦＴ１５２がオンとなり、電圧ＶＨがＴＦＴ１５３のゲートに印加される。ここでＴＦＴ１５３はオンとなり、第１電圧Ｖｅ１がｉ行目の画素回路１１０のＴＦＴ１３１のソースに印加される。
この後、ｉ行目とｉ＋１行目の走査線１１２がＬレベルとなると、ＴＦＴ１５１とＴＦＴ１５２はオフとなる。ここで、ＴＦＴ１５３のゲートはハイインピーダンス状態となるが、ＴＦＴ１５３のゲートとＴＦＴ１５１およびＴＦＴ１５２のドレインとの間の寄生容量によってＴＦＴ１５３のゲートは電圧ＶＨの状態を維持し、ＴＦＴ１５３はオンの状態を保つので、第１電圧Ｖｅ１がｉ行目の画素回路１１０のＴＦＴ１３１のソースに印加され続ける。

本変形例によれば、走査線１１２が選択されている行の画素回路１１０においては、ＴＦＴ１３１のソースがハイインピーダンスとなるため、走査線１１２が選択されている画素回路１１０においてＴＦＴ１３１のソースに第１電圧Ｖｅ１を印加するラインとＴＦＴ１３２のソースに第２電圧Ｖｅ２を印加するラインとが短絡することがない。
なお、上記説明ではＴＦＴ１５３のゲートに第１電圧Ｖｅ１を印加し、ＴＦＴ１５３のドレインがＴＦＴ１３１のソースに接続された構成となっているが、ＴＦＴ１５３のゲートに第２電圧Ｖｅ２を印加し、ＴＦＴ１５３のドレインをＴＦＴ１３２のソースに接続する構成としてもよい。また、図１０に示した回路を行毎に２つ設け、一方の回路のＴＦＴ１５３のソースに第１電圧Ｖｅ１を印加するとともにドレインをＴＦＴ１３１のソースに接続し、他方の回路のＴＦＴ１５３のソースに第２電圧Ｖｅ２を印加するとともにドレインをＴＦＴ１３２のソースに接続するようにしてもよい。

［第３実施形態］
次に本発明の第３実施形態について説明する。本実施形態に係わる電気光学装置１Ｃは、第１実施形態の電気光学装置と比較すると、データ線駆動回路５に接続されるデータ線、画素回路に接続される走査線および画素回路の構成が異なり、他の構成は第１実施形態と同じである。従って、以下においては第１実施形態と同じ構成については説明を省略し、第１実施形態との相違点を中心に説明する。

図１１は、本実施形態に係わる電気光学装置１Ｃの構成を示した図である。本実施形態に係わる表示部３においては、列方向（Ｙ方向）に沿ってｎ列のデータ線１１４が設けられており、行方向（Ｘ方向）に沿ってｍ行の第１走査線１１２Ａとｍ行の第２走査線１１２Ｂが設けられている。一の画素回路１１０Ｃは、一の第１走査線１１２Ａ、一の第２走査線１１２Ｂおよび一のデータ線１１４に接続されている。例えば、１行１列目の画素回路１１０Ｃは、１行目の第１走査線１１２Ａ、１行目の第２走査線１１２Ｂおよび１列目のデータ線１１４に接続されている。

図１２は、本実施形態に係わる画素回路１１０Ｃの構成を示した図である。各画素回路１１０Ｃの構成は同じであるため、ここでは代表して１行１列目の画素回路１１０Ｃについて説明し、他の画素回路１１０Ｃについては説明を省略する。
画素回路１１０Ｃにおいては、ＴＦＴ１３３のゲートは走査線１１２Ａに接続されており、ＴＦＴ１３３のソースはデータ線１１４に接続されている。ＴＦＴ１３４のゲートは走査線１１２Ｂに接続されており、ＴＦＴ１３４のソースはデータ線１１４に接続されている。ＴＦＴ１３１のゲートは、ＴＦＴ１３３のドレインに接続されており、ＴＦＴ１３１のソースには第１電圧Ｖｅ１が印加される。ＴＦＴ１３２のゲートは、ＴＦＴ１３４のドレインに接続されており、ＴＦＴ１３２のソースには第２電圧Ｖｅ２が印加される。また、ＴＦＴ１３１のドレインとＴＦＴ１３２のドレインは、画素電極１３ａに接続されている。

（駆動方法）
次に本実施形態において画素１００を黒の表示にする場合の駆動方法と画素１００を白の表示にする場合の駆動方法について説明する。まずコントローラー２により走査線駆動回路４が制御され、走査線１１２Ａと走査線１１２Ｂが順次排他的に選択される。

図１３は、各走査線に供給される信号を示した図である。一の行において走査線１１２ＡがＨレベルとなっている期間においては走査線１１２ＢがＬレベルとされ、走査線１１２ＡがＬレベルとなると次に同じ行の走査線１１２ＢがＨレベルにされる。
コントローラー２は、走査線駆動回路４で選択されたと同じ行の画素１００の表示状態を規定する映像信号をデータ線駆動回路５へ供給する。データ線駆動回路５は、供給された映像信号に応じてデータ線１１４にデータ信号を供給する。例えば、１列目の画素１００を黒にする場合、データ線１１４は、走査線１１２ＡがＨレベルの期間においてＨレベルにされ、走査線１１２ＢがＨレベルの期間においてはＬレベルにされる。

第１走査線１１２ＡがＨレベルとなると、ＴＦＴ１３３がオンとなる。ここで画素１００を黒にする場合にはデータ線１１４の電圧はＨレベルであるため、ＴＦＴ１３１がオンとなり、第１電圧Ｖｅ１が画素電極１３ａに印加される。なお、第１走査線１１２ＡがＨレベルであると第２走査線１１２ＢがＬレベルであるため、ＴＦＴ１３２がオフ、ＴＦＴ１３２がオフとなり、第２電圧Ｖｅ２は画素電極１３ａに印加されない。
次に、第１走査線１１２ＡがＬレベルとなり、第２走査線１１２ＢがＨレベルとなると、ＴＦＴ１３３がオフとなり、ＴＦＴ１３４がオンとなる。ここで画素１００を黒の表示にする場合、データ線１１４の電圧はＬレベルであるため、ＴＦＴ１３２がオフとなり、第２電圧Ｖｅ２は画素電極１３ａに印加されない。

その後、第１走査線１１２Ａと第２走査線１１２ＢがＬレベルとなると、ＴＦＴ１３３とＴＦＴ１３４はオフとなる。なお、ＴＦＴ１３１のゲートの電圧は、ＴＦＴ１３１のゲートとＴＦＴ１３３のドレインとの間の寄生容量により維持されるため、走査線１１２ＡがＬレベルとなってもＴＦＴ１３１はオンの状態を保ち、第１電圧Ｖｅ１が画素電極１３ａに印加され続ける。第１電圧Ｖｅ１が画素電極１３ａに印加され続けると、黒の電気泳動粒子が共通電極層３２側に移動し画素１００が黒の表示となる。

また、１列目の画素１００を白にする場合、データ線１１４は、第１走査線１１２ＡがＨレベルの期間においてＬレベルにされ、第２走査線１１２ＢがＨレベルの期間においてはＨレベルにされる。第１走査線１１２ＡがＨレベルとなると、ＴＦＴ１３３がオンとなる。ここでデータ線１１４の電圧はＬレベルであるため、ＴＦＴ１３１がオフとなり、第１電圧Ｖｅ１は画素電極１３ａに印加されない。次に、第２走査線１１２ＢがＨレベルとなると、ＴＦＴ１３３がオフとなり、ＴＦＴ１３４がオンとなる。ここでデータ線１１４の電圧はＨレベルであるため、ＴＦＴ１３２がオンとなり、第２電圧Ｖｅ２が画素電極１３ａに印加される。

その後、第１走査線１１２Ａと第２走査線１１２Ｂの電圧がＬレベルとなると、ＴＦＴ１３３とＴＦＴ１３４はオフとなる。なお、ＴＦＴ１３２のゲートの電圧は、ＴＦＴ１３２のゲートとＴＦＴ１３４のドレインとの間の寄生容量により維持されるため、走査線１１２ＢがＬレベルとなってもＴＦＴ１３２はオンの状態を保ち、第２電圧Ｖｅ２が画素電極１３ａに印加され続ける。第２電圧Ｖｅ２が画素電極１３ａに印加され続けると、白の電気泳動粒子が共通電極層３２側に移動し画素１００が白の表示となる。

本実施形態においても、画素１００の表示を変更する際に画素電極１３ａへの電圧の印加が一回で済むので消費電力を抑えることができる。また、本実施形態においても、画素１００毎に画素電極１３ａに印加する電圧を異ならせることができるため、一回の走査線１１２の選択で、同じ行の画素１００について、ある画素については黒の表示に変更し、他の画素については白の表示に変更することができる。また、本実施形態においても、画素毎にメモリーを設けることがないため、画素毎にメモリー回路を設ける構成と比較して高精細化が可能となる。

（第３実施形態の変形例）
上述した第３実施形態においては、第１走査線１１２Ａと第２走査線１１２Ｂは順次排他的にＨレベルとなるが、図１４に示したように、第１走査線１１２Ａと第２走査線１１２Ｂを同時にＨレベルとし、一定期間が経過した後に第１走査線１１２ＡをＬレベルにし、さらに一定期間が経過した後に第２走査線１１２ＢをＬレベルにしてもよい。

第１走査線１１２Ａと第２走査線１１２ＢがＨレベルとなると、ＴＦＴ１３３とＴＦＴ１３４がオンとなる。ここで、画素１００を黒の表示にするためにデータ線１１４がＨレベルである場合、ＴＦＴ１３１とＴＦＴ１３２がオンとなる。この後、第２走査線１１２ＢはＨレベルのままであるが、第１走査線１１２ＡがＬレベルとなり、ＴＦＴ１３３はオフとなり、ＴＦＴ１３４はオンのままとなる。ここで、画素１００を黒の表示にするためにデータ線１１４がＬレベルにされると、ＴＦＴ１３２がオフとなる。ＴＦＴ１３１のゲートは、ＴＦＴ１３１のゲートとＴＦＴ１３３のドレインとの間の寄生容量によりＨレベルを維持しているため、ＴＦＴ１３１はオンの状態を保ち、第１電圧Ｖｅ１が画素電極１３ａに印加され、画素１００は黒を表示する。

また、第１走査線１１２Ａと第２走査線１１２ＢがＨレベルとなって、ＴＦＴ１３３とＴＦＴ１３４がオンである場合、ここで、画素１００を白の表示にするためにデータ線１１４がＬレベルにすると、ＴＦＴ１３１とＴＦＴ１３２がオフとなる。この後、第２走査線１１２ＢはＨレベルのままであるが、第１走査線１１２ＡがＬレベルとなり、ＴＦＴ１３３はオフとなり、ＴＦＴ１３４はオンのままとなる。ここで、画素１００を白の表示にするためにデータ線１１４がＨレベルにされると、ＴＦＴ１３２がオンとなる。ＴＦＴ１３２がオンとなると第２電圧Ｖｅ２が画素電極１３ａに印加され、画素１００は白を表示する。
なお、この後に第２走査線１１２ＢがＬレベルとなるとＴＦＴ１３３がオフとなるが、ＴＦＴ１３４のゲートは、ＴＦＴ１３２のゲートとＴＦＴ１３４のドレインとの間の寄生容量によりＨレベルを維持しているため、ＴＦＴ１３２はオンの状態を保ち、第２電圧Ｖｅ２が画素電極１３ａに印加され、画素１００は白を表示する。

次に図１５は、第３実施形態の別の変形例に係わる構成を示した図である。画素回路１１０Ｃは、図１３に示した構成と同じであるため説明を省略する。本変形例においては、画素回路１１０Ｃの行毎にＴＦＴ１７１（第５トランジスター）とＴＦＴ１７２（第６トランジスター）が設けられている。ＴＦＴ１７１のゲートは当該行の第１走査線１１２Ａに接続されており、ＴＦＴ１７２のゲートは当該行の次に選択される第１走査線１１２Ａに接続されている。ＴＦＴ１７１のドレインとＴＦＴ１７２のドレインは、当該行の第２走査線１１２Ｂに接続されている。ＴＦＴ１７１のソースには電圧ＶＨが印加され、ＴＦＴ１７２のソースには電圧ＶＬが印加されている。

図１６は、１行の選択期間と、ｉ番目の第１走査線１１２Ａ、第２走査線１１２Ｂ、ｉ＋１番目の第１走査線１１２Ａおよびデータ線１１４に供給される信号の波形を示した図である。第１走査線１１２Ａは、１行の選択期間の前半期間においてＨレベルとなり、後半期間においてはＬレベルとなる。
第２走査線１１２Ｂは、第１走査線１１２ＡがＨレベルになるとＴＦＴ１７１がオンとなるので、Ｈレベルになる。次に第１走査線１１２ＡがＬレベルになるとＴＦＴ１７１はオフになるが、寄生容量により第２走査線１１２ＢはＨレベルのままとなる。また次の行が選択されると、即ち、次の行の第１走査線１１２ＡがＨレベルになると、ＴＦＴ１７２がオンとなるので、第２走査線１１２ＢはＬレベルになる。そして、次の行の第１走査線１１２ＡがＬレベルになると、ＴＦＴ１７２がオフとなるが、第２走査線１１２Ｂは、寄生容量でＬレベルのままとなる。よって、第２走査線１１２Ｂは、選択期間中はＨレベルとなり、次の行の選択期間の始めにＬレベルとなる。
データ線１１４は、当該データ線１１４と同じ列の画素１００を黒の表示にする場合には、前半期間においてＨレベルとなり、後半期間でＬレベルとなる。また、データ線１１４は、当該データ線１１４と同じ列の画素１００を白の表示にする場合には、前半期間においてＬレベルとなり、後半期間でＨレベルとなる。

例えば、画素１００を黒にする場合、選択期間の前半でデータ線１１４の電圧をＨレベルとし、後半でＬレベルとする。すると、前半ではＴＦＴ１３３とＴＦＴ１３４は共にオン状態なので、ＴＦＴ１３１とＴＦＴ１３２のゲートはＨレベルとなる。そして、選択期間の後半では、ＴＦＴ１３３はオフ状態、ＴＦＴ１３４はオン状態となるので、ＴＦＴ１３１のゲートの電圧は寄生容量でＨレベルに保持され、ＴＦＴ１３１がオン状態を維持する。一方、ＴＦＴ１３２のゲートはＬレベルとなる。そして、次の行の選択期間となるとＴＦＴ１３４はオフ状態となるが、ＴＦＴ１３１のゲートの電圧は寄生容量でＬレベルに保持され、ＴＦＴ１３１がオフ状態を保持する。
従って、第１電圧Ｖｅ１が画素電極１３ａに印加され続ける。第１電圧Ｖｅ１が画素電極１３ａに印加され続けると、黒の電気泳動粒子が共通電極層３２側に移動し画素１００が黒の表示となる。

一方、画素１００を白の表示にする場合、選択期間の前半でデータ線１１４の電圧をＬレベルとし、後半でＨレベルとする。すると、選択期間の前半ではＴＦＴ１３３とＴＦＴ１３４は共にオン状態なので、ＴＦＴ１３１とＴＦＴ１３２のゲートはＬレベルとなる。そして、選択期間の後半ではＴＦＴ１３３はオフ状態、ＴＦＴ１３４はオン状態となるので、ＴＦＴ１３１のゲートの電圧は寄生容量でＬレベルに保持され、ＴＦＴ１３１がオフ状態を維持する。一方、ＴＦＴ１３２のゲートはＨレベルとなる。そして、次の行の選択期間となると、ＴＦＴ１３４はオフ状態となるが、ＴＦＴ１３１のゲートの電圧は寄生容量でＨレベルに保持され、ＴＦＴ１３１がオン状態を維持する。
従って、第２電圧Ｖｅ２が画素電極１３ａに印加され続け、画素１００は白の表示を維持する。

［電子機器］
次に、上述した実施形態や変形例に係る電気光学装置を適用した電子機器の例について説明する。図１７は、当該電気光学装置を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー１０００は、板状のフレーム１００１と、ボタン９Ａ〜９Ｆと、上述した実施形態または変形例に係る電気光学装置を備えている。ただし、図においては電気光学装置のうち、表示部３のみが露出している。電子ブックリーダー１０００においては、電子書籍の内容が表示部３に表示され、ボタン９Ａ〜９Ｆを操作することにより電子書籍のページがめくられる。
なお、このほかにも、上述した実施形態や変形例に係る電気光学装置が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。

［その他の変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

上述した各実施形態や各変形例においては、電気光学装置は、電気泳動方式の装置であって、マイクロカプセル２１内に黒の電気泳動粒子と白の電気泳動粒子が封入され、対向する画素電極１３ａと共通電極層３２との間にマイクロカプセル２１が配置されているマイクロカプセル方式であるが、電気光学装置は、マイクロカプセル方式に限定されるものではない。例えば、本発明に係わる電気光学装置は、水平型電気泳動方式であってもよい。また、本発明に係わる電気光学装置は、電子粉流体（登録商標）を用いた方式でもよく、帯電トナー型方式であってもよい。

本発明に係わる電気光学装置においては、上述した第１電圧Ｖｅ１と第２電圧Ｖｅ２は、一定の電圧に限定されるものではなく変更可能であってもよい。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ…電気光学装置、２…コントローラー、３…表示部、４…走査線駆動回路、５…データ線駆動回路、１０…第１基板、１１…基板、１１ａ…接着層、１２…回路層、１３ａ…画素電極、２０…電気泳動層、２１…マイクロカプセル、２２…バインダー、３０…第２基板、３１…フィルム、３２…共通電極層、１００…画素、１１２…走査線、１１０，１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ…画素回路、１１４Ａ…第１データ線、１１４Ｂ…第２データ線、１１８…第１選択線、１１９…第２選択線、１２０…クロック線、１３１〜１３４…ＴＦＴ、１４１，１４２…ＴＦＴ、１５１，１５２，１５３…ＴＦＴ、１７１，１７２…ＴＦＴ、Ｃ１…補助容量

Claims

帯電した粒子を第１電極と前記第１電極と対になる第２電極との間に備える画素を複数備えた電気光学装置であって、
前記画素毎に画素回路を備え、
前記画素回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターを備え、
前記第１トランジスターと前記第２トランジスターのドレインが前記第１電極に接続され、
前記第１トランジスターのソースには所定の第１電圧が印加され、
前記第２トランジスターのソースには所定の第２電圧が印加され、
前記第１トランジスターのゲートと前記第３トランジスターのドレインが接続され、
前記第２トランジスターのゲートと前記第４トランジスターのドレインが接続され、
前記第３トランジスターと前記第４トランジスターのゲートに供給される信号と、前記第３トランジスターと前記第４トランジスターのソースに供給される信号により、前記第１電極に前記第１電圧若しくは前記第２電圧が印加される状態、または前記第１電極をハイインピーダンス状態にすること
を特徴とする電気光学装置。
前記画素回路は行列で配置され、
前記画素回路の行毎に走査線を備え、
前記画素回路の列毎に第１データ線と第２データ線を備え、
前記画素回路の前記第３トランジスターのゲートと前記第４トランジスターのゲートは当該画素回路に対応した走査線に接続され、
前記画素回路の前記第３トランジスターのソースは当該画素回路に対応した前記第１データ線に接続され、前記画素回路の前記第４トランジスターのソースは当該画素回路に対応した前記第２データ線に接続されていること
を特徴とする請求項１に記載の電気光学装置。
前記画素回路は行列で配置され、
前記画素回路の行毎に走査線を備え、
前記画素回路の列毎にデータ線を備え、
前記画素回路の前記第３トランジスターのゲートは当該画素回路に対応した走査線に接続され、
前記画素回路の前記第４トランジスターのゲートにはクロック信号が供給され、
前記画素回路の前記第３トランジスターのソースは当該画素回路に対応したデータ線に接続され、
前記画素回路の前記第４トランジスターのソースは当該画素回路の前記第３トランジスターのドレインに接続されていること
を特徴とする請求項１に記載の電気光学装置。
前記画素回路は行列で配置され、
前記画素回路の行毎に第１走査線と第２走査線を備え、
前記画素回路の列毎にデータ線を備え、
前記画素回路の前記第３トランジスターのゲートは当該画素回路に対応した前記第１走査線に接続され、前記画素回路の前記第４トランジスターのゲートは当該画素回路に対応した前記第２走査線に接続され、
前記画素回路の前記第３トランジスターのソースと前記第４トランジスターのソースは、当該画素回路に対応したデータ線に接続されていること
を特徴とする請求項１に記載の電気光学装置。
前記画素回路は行列で配置され、
前記画素回路の行毎に第１走査線と第２走査線を備え、
前記画素回路の列毎にデータ線を備え、
前記画素回路の行毎に第５トランジスターと第６トランジスターをさらに有し、
前記第５トランジスターのゲートは当該トランジスターに対応した行の前記第１走査線に接続され、前記第６トランジスターのゲートは当該トランジスターに対応した行の次行に対応した前記第１走査線に接続され、
前記第５トランジスターのドレインと前記第６トランジスターのドレインは当該画素回路の前記第４トランジスターのゲートが接続する前記第２走査線に接続され、
前記画素回路の前記第５トランジスターのソースには当該画素回路の前記第４トランジスターをオンにする電圧が印加され、前記画素回路の前記第６トランジスターのソースには当該画素回路の前記第４トランジスターをオフにする電圧が印加され、
前記画素回路の前記第３トランジスターのゲートは当該画素回路に対応した前記第１走査線に接続され、
前記画素回路の前記第３トランジスターのソースと当該画素回路の前記第４トランジスターのソースは、当該画素回路に対応したデータ線に接続されていること
を特徴とする請求項１に記載の電気光学装置。
前記画素回路の行毎に第７トランジスター、第８トランジスター、および第９トランジスターを備え、
各行の前記第７トランジスターのゲートは、当該行に対応した前記走査線に接続され、
各行の前記第８トランジスターのゲートは、当該行の次の行に対応した前記走査線に接続され、
前記第７トランジスターのソースには前記第９トランジスターをオフにする電圧が印加され、
前記第８トランジスターのソースには前記第９トランジスターをオンにする電圧が印加され、
前記第７トランジスターのドレインと前記第８トランジスターのドレインは前記第９トランジスターのゲートに接続され、
前記第９トランジスターのソースには前記第１電圧が印加され、
前記第９トランジスターのドレインは前記第１トランジスターのソースに接続されていること
を特徴とする請求項１乃至請求項５のいずれかに記載の電気光学装置。
帯電した粒子を第１電極と前記第１電極と対になる第２電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、
前記画素回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターを備え、
前記第１トランジスターと前記第２トランジスターのドレインが前記第１電極に接続され、前記第１トランジスターのゲートと前記第３トランジスターのドレインが接続され、前記第２トランジスターのゲートと前記第４トランジスターのドレインが接続された電気光学装置の駆動方法であって、
前記第１トランジスターのソースに所定の第１電圧を印加し、
前記第２トランジスターのソースに所定の第２電圧を印加し、
前記第３トランジスターのゲートに当該第３トランジスターをオンまたはオフにする信号を供給し、
前記第４トランジスターのゲートに当該第４トランジスターをオンまたはオフにする信号を供給し、
前記第３トランジスターと前記第４トランジスターのソースに前記画素の表示状態を規定する映像信号を供給すること
を特徴とする電気光学装置の駆動方法。
帯電した粒子を第１電極と前記第１電極と対になる第２電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、
前記画素回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターを備え、
前記第１トランジスターと前記第２トランジスターのドレインが前記第１電極に接続され、前記第１トランジスターのゲートと前記第３トランジスターのドレインが接続され、前記第２トランジスターのゲートと前記第４トランジスターのドレインが接続され、
前記第１トランジスターのソースに所定の第１電圧が印加され、
前記第２トランジスターのソースに所定の第２電圧が印加される電気光学装置の制御装置であって、
前記第３トランジスターのゲートに当該第３トランジスターをオンまたはオフにする信号を供給し、
前記第４トランジスターのゲートに当該第４トランジスターをオンまたはオフにする信号を供給し、
前記第３トランジスターと前記第４トランジスターのソースに前記画素の表示状態を規定する映像信号を供給すること
を特徴とする電気光学装置の制御装置。
請求項１乃至請求項６のいずれかに記載の電気光学装置を有することを特徴とする電子機器。