JP2017009800A - 記憶型表示装置、記憶型表示装置の駆動方法および電子機器 - Google Patents
記憶型表示装置、記憶型表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2017009800A JP2017009800A JP2015124854A JP2015124854A JP2017009800A JP 2017009800 A JP2017009800 A JP 2017009800A JP 2015124854 A JP2015124854 A JP 2015124854A JP 2015124854 A JP2015124854 A JP 2015124854A JP 2017009800 A JP2017009800 A JP 2017009800A
- Authority
- JP
- Japan
- Prior art keywords
- counter electrode
- pixel
- display device
- voltage waveform
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】対向電極に印加する電圧の周波数を不要に高くすることなく、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを可能とする記憶型表示装置、記憶型表示装置の駆動方法および電子機器を提供すること。
【解決手段】記憶型表示装置は、行方向と列方向にマトリックス状に配置された複数の画素を備え、前記画素は、前記画素ごとに形成された複数の画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に挟持される表示素子とを備える。前記対向電極は、第1の対向電極と第2対向電極とを備え、前記第1の対向電極と前記第2の対向電極は、前記行方向および前記列方向の少なくとも一方向に交互に並んで配置されている。そして、第1の電圧波形を前記第1の対向電極に印加し、前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する制御回路を備える。
【選択図】図8
【解決手段】記憶型表示装置は、行方向と列方向にマトリックス状に配置された複数の画素を備え、前記画素は、前記画素ごとに形成された複数の画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に挟持される表示素子とを備える。前記対向電極は、第1の対向電極と第2対向電極とを備え、前記第1の対向電極と前記第2の対向電極は、前記行方向および前記列方向の少なくとも一方向に交互に並んで配置されている。そして、第1の電圧波形を前記第1の対向電極に印加し、前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する制御回路を備える。
【選択図】図8
Description
本発明は、記憶型表示装置、記憶型表示装置の駆動方法および電子機器に関するものである。
液体中に帯電粒子を分散させた分散系に電界を印加すると、帯電粒子が、液体中で移動(泳動)することが知られている。この現象は電気泳動と称され、近年、この電気泳動を利用して所望の情報(画像)を表示させるようにした電気泳動表示装置が一般に普及し始めている。
例えば、画素電極と、対向電極と、画素電極と対向電極との間に配置されたマイクロカプセルとを含むマイクロカプセル型の電気泳動素子を備えた電気泳動表示装置が提案されている。マイクロカプセルには、電気泳動粒子をマイクロカプセル内に分散させるための分散媒と、複数の白色粒子と、複数の黒色粒子とが封入されている。画素電極にはデータ信号を供給するデータ線が接続され、このデータ線を介して画素電極にデータ信号が書き込まれる。
電気泳動表示装置の駆動方法としては、例えば特許文献1のように、各画素の画素電極にローレベルかハイレベルの電圧を印加し、対向電極にローレベルとハイレベルの電圧を周期的に交互に印加するコモン振りと呼ばれる駆動方法が知られている。
また、電気泳動表示装置において表示内容を書き換える際には、表示を書き換えない画素の画素電極の電圧を対向電極の電圧と等しくすると共に、表示を書き換える画素の画素電極の電位が対向電極に対して所定の電位となるように画素電極の電圧を設定することが考えられる。しかし、画素電極への電圧印加のタイミングと対向電極への電圧印加のタイミングとのずれ、あるいは、画素トランジスターのリーク等により、表示を書き換えない画素における表示状態を維持することが困難になる場合がある。そこで、従来は、全ての画素を例えば白色にする電圧を画素電極に印加して、表示を一旦消去する方法が採用されている。
しかしながら、従来の消去方法では、対向電極から画素電極へ向かう垂直方向、あるいは画素電極から対向電極へ向かう垂直方向の電界のみで白色粒子と黒色粒子の駆動を行っているため、白色粒子と黒色粒子とが互いに移動を阻害し、移動が円滑に行われない場合がある。その結果、前の表示画像が薄く残る、いわゆる残像が発生することがあった。
そこで、このような残像を発生させずに表示を白色で消去する方法として、例えば特許文献2のように、隣接画素の各々の画素電極と対向電極間の電位差を異ならせて消去を行う方法が提案されている。
特許文献1の装置では、例えばローレベルの電圧を0V、ハイレベルの電圧を15Vとすると、対向電極の電圧は所定の周期で0Vになる期間(期間1とする。)と15Vになる期間(期間2とする。)が繰り返される。したがって、画素電極に0Vの電圧が書き込まれている画素では、対向電極の電位を基準とした画素電極の電位は期間1では0Vであり、期間2では−15Vになる。また、画素電極に15Vの電圧が書き込まれている画素では、対向電極の電位を基準とした画素電極の電位は期間1では15Vであり、期間2では0Vになる。例えば、白色粒子が正帯電粒子であり、黒色粒子が負帯電粒子だとすると、画素電極に0Vの電圧が書き込まれている画素では、期間1では階調の変化がなく、期間2では黒色粒子が対向基板に移動を始めるので階調が変化する。また、画素電極に15Vの電圧が書き込まれている画素では、期間1では白色粒子が対向基板に移動を始めるので階調が変化するが、期間2では階調の変化がない。
このように、全ての画素において、階調が連続的に変化するのではなく、階調が変化する期間と変化しない期間とが交互に発生することになり、階調の変化の仕方が不連続であるために、ちらつきとして認識されることになる。
このちらつきは、対向電極に印加する電圧の周波数を高くすることで解消できるが、周波数を高くすると、浮遊容量による無駄な消費電力が増大したり、対向電極の抵抗による電圧波形の鈍りが生じて所定の電圧が印加できなくなり、より大きな電圧を供給する必要が生じるという課題がある。
特許文献2の装置では、隣接画素の各々の画素電極と対向電極間の電位差を異ならせるためには、このような電位差を実現させるためのパターンを全ての画素にプログラムする必要がある。このようなプログラムを実行すると、1行ごとに全データ線の電位が必ずローレベルとハイレベルとの間で切り替わるため、データ線に付随する寄生容量により大きな消費電力が発生してしまう。また、全画面分をプログラムするための時間が必要となり、表示の書き換えを短時間で実行できないという課題がある。
本発明の目的は、対向電極に印加する電圧の周波数を不要に高くすることなく、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを可能とする記憶型表示装置、記憶型表示装置の駆動方法および電子機器を提供することにある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
本発明の記憶型表示装置は、行方向と列方向にマトリックス状に配置された複数の画素を備え、前記画素は、前記画素ごとに形成された複数の画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に挟持される表示素子とを備えた記憶型表示装置であって、
前記対向電極は、第1の対向電極と第2の対向電極とを備え、
前記第1の対向電極と前記第2の対向電極は、前記行方向および前記列方向の少なくとも一方向に交互に並んで配置されており、
第1の電圧波形を前記第1の対向電極に印加し、前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する制御回路を備える、ことを特徴とする。
前記対向電極は、第1の対向電極と第2の対向電極とを備え、
前記第1の対向電極と前記第2の対向電極は、前記行方向および前記列方向の少なくとも一方向に交互に並んで配置されており、
第1の電圧波形を前記第1の対向電極に印加し、前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する制御回路を備える、ことを特徴とする。
これにより、第1の対向電極と第2の対向電極に印加する電圧が異なる期間が生じる。
このため、例えば、第1の電圧波形と第2の電圧波形とが、互いに周波数の異なる矩形の電圧波形である場合を例に挙げて説明すると、前記第1の対向電極にハイレベルの電圧を印加し、前記第2の対向電極にはローレベルの電圧を印加する期間では、ハイレベルの電圧を印加する画素電極の内、前記第1の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じず、その部分の階調は変化しない。一方、前記第2の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じて階調が変化する。
このため、例えば、第1の電圧波形と第2の電圧波形とが、互いに周波数の異なる矩形の電圧波形である場合を例に挙げて説明すると、前記第1の対向電極にハイレベルの電圧を印加し、前記第2の対向電極にはローレベルの電圧を印加する期間では、ハイレベルの電圧を印加する画素電極の内、前記第1の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じず、その部分の階調は変化しない。一方、前記第2の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じて階調が変化する。
また、ローレベルの電圧を印加する画素電極の内、前記第1の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じて、その部分の階調が変化する。一方、前記第2の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じず階調が変化しない。
次に、前記第1の対向電極にローレベルの電圧を印加し、前記第2の対向電極にはハイレベルの電圧を印加する期間では、ハイレベルの電圧を印加する画素電極の内、前記第1の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じ、その部分の階調が変化する。一方、前記第2の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じず階調が変化しない。
また、ローレベルの電圧の印加する画素電極の内、前記第1の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じず、その部分の階調は変化しない。一方、前記第2の対向電極と対向する画素電極あるいは画素電極の一部分には電場が生じて階調が変化する。
したがって、画素電極の電圧が同じ画素において、一方では階調の変化が生じる期間と階調の変化が生じない期間とが繰り返されると共に、他方では階調の変化が生じない期間と階調の変化が生じる期間とが繰り返される。その結果、表示部を見ている使用者にとっては混合されて見えるので、不連続な光学変化が平均化され滑らかな変化となってちらつきが軽減する。また、画素電極の電圧が同じであっても、それぞれに対向する対向電極に印加される電圧は互いに異なるので、電界が発生する際には、画素電極から対向電極へ向かう方向、あるいは、対向電極から画素電極へ向かう方向の垂直方向の電界だけでなく、隣り合う対向電極間において水平方向の電界が発生する。その結果、垂直方向と水平方向の電界が合成され、一つの画素においては、垂直方向の電界だけでなく、斜め方向の電界が発生し、画素境界の粒子が斜め方向に駆動されるので、粒子の移動方向が複数になり、移動が円滑になると考えられる。このように粒子の移動が円滑になるので、前の表示画像が薄く残る、いわゆる残像を発生させることなく、消去動作が行われる。
このように、対向電極に印加する電圧の周波数を不要に高くすることなく、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
なお、表示素子は、電気泳動素子、液晶、飛翔粉粒体素子等を含む概念である。第1の対向電極と第2の対向電極は、行方向に交互に並んでいてもよいし、列方向に交互に並んでいてもよい。さらには、行方向及び列方向のそれぞれに交互に並んでいてもよい。
本発明の記憶型表示装置では、前記第1の電圧波形と前記第2の電圧波形とは、周波数が異なる、ことが好ましい。
これにより、より確実に、第1の対向電極と第2の対向電極に印加する電圧が異なる期間を生じさせることができる。
本発明の記憶型表示装置では、前記第2の電圧波形の周波数は、前記第1の電圧波形の周波数の偶数倍である、ことが好ましい。
これにより、第1の電圧波形と第2の電圧波形とが直交関係を有することとなり、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
本発明の記憶型表示装置では、前記第2の電圧波形の周波数は、前記第1の電圧波形の周波数の2のべき乗倍である、ことが好ましい。
これにより、第1の電圧波形と第2の電圧波形とが直交関係を有することとなり、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
本発明の記憶型表示装置では、前記第1の電圧波形と前記第2の電圧波形とは、直交関係にある、ことが好ましい。
これにより、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
本発明の記憶型表示装置では、前記第1の電圧波形および前記第2の電圧波形の形状は、それぞれ、矩形であり、
前記第1の電圧波形と前記第2の電圧波形とのデューティー比が等しい、ことが好ましい。
前記第1の電圧波形と前記第2の電圧波形とのデューティー比が等しい、ことが好ましい。
これにより、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
本発明の記憶型表示装置では、前記第1の電圧波形および前記第2の電圧波形の形状は、それぞれ、矩形であり、
前記第1の電圧波形と前記第2の電圧波形との波高が等しい、ことが好ましい。
前記第1の電圧波形と前記第2の電圧波形との波高が等しい、ことが好ましい。
これにより、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
本発明の記憶型表示装置では、前記第1の電圧波形および前記第2の電圧波形は、それぞれ、ウォルッシュ関数で表される、ことが好ましい。
これにより、より確実に、第1の対向電極と第2の対向電極に印加する電圧が異なる期間を生じさせることができ、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
本発明の記憶型表示装置では、前記第1の対向電極と前記第2の対向電極は、行方向を長手方向とする形状に形成されている、ことが好ましい。
これにより、第1の対向電極と第2の対向電極を容易に作成でき、ちらつきが軽減されると共に、残像を発生させることなく、消去動作や書き換え動作が行われる。
本発明の記憶型表示装置では、前記第1の対向電極と前記第2の対向電極は、矩形形状に形成されており、格子状に配置されている、ことが好ましい。
これにより、行方向だけでなく列方向においても対向電極に印加される電圧の極性が所定の周期で反転されるので、ちらつきがより一層軽減されると共に、残像の発生をより一層抑えて消去動作や書き換え動作が行われる。
本発明の記憶型表示装置では、前記第1の対向電極と前記第2の対向電極は、対角線上で接続されている、ことが好ましい。
これにより、行方向だけでなく列方向においても対向電極に印加される電圧の極性が所定の周期で反転されるので、ちらつきがより一層軽減されると共に、残像の発生をより一層抑えて消去動作や書き換え動作が行われる。
本発明の記憶型表示装置では、前記第1の対向電極と前記第2の対向電極は、静電容量型入力検出素子を兼ねる、ことが好ましい。
これにより、ちらつきのない表示と残像のない消去や書き換え動作が行われると共に、表示が変更されない期間において、表示部に接触させた指の位置が検出される。
本発明の記憶型表示装置の駆動方法は、行方向と列方向にマトリックス状に配置された複数の画素を備え、前記画素は、前記画素ごとに形成された複数の画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に挟持される表示素子とを備え、前記対向電極は、第1の対向電極と第2の対向電極とを備え、前記第1の対向電極と前記第2の対向電極は、前記行方向および前記列方向の少なくとも一方向に交互に並んで配置された記憶型表示装置の駆動方法であって、
第1の電圧波形を前記第1の対向電極に印加する工程と、
前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する工程と、を備える、ことを特徴とする。
第1の電圧波形を前記第1の対向電極に印加する工程と、
前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する工程と、を備える、ことを特徴とする。
これにより、前記と同様に、対向電極に印加する電圧の周波数を不要に高くすることなく、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
本発明の電子機器は、本発明の記憶型表示装置を備えることを特徴とする。
これにより、電子機器では、前記と同様に、対向電極に印加する電圧の周波数を不要に高くすることなく、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。なお、電子機器は、タブレット、電子ブック、スマートフォン等を含む概念である。
これにより、電子機器では、前記と同様に、対向電極に印加する電圧の周波数を不要に高くすることなく、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。なお、電子機器は、タブレット、電子ブック、スマートフォン等を含む概念である。
以下、本発明の記憶型表示装置、記憶型表示装置の駆動方法および電子機器を添付図面に示す好適な実施形態に基づいて詳細に説明する。
<第1実施形態>
以下、本発明の第1実施形態について説明する。
以下、本発明の第1実施形態について説明する。
図1は、本発明の第1実施形態に係る記憶型表示装置の一例としての電気泳動表示装置100の主要構成を示す図である。同図に示すように、電気泳動表示装置100は、電気泳動パネル10と、制御回路20と、を備える。
電気泳動パネル10は、複数の画素回路Pが配列された表示部30と、各画素回路Pを駆動する駆動部40とを備える。駆動部40は、走査線駆動回路42と、データ線駆動回路44とを備える。
制御回路20は、上位装置から供給される映像信号や同期信号などに基づいて、電気泳動パネル10の各部を統括的に制御する。
表示部30には、X方向に延在するm本の走査線32と、Y方向に延在して走査線32に交差するn本のデータ線34とが形成される(m,nは自然数)。複数の画素回路Pは、走査線32とデータ線34との交差に配置されて縦m行×横n列の行列状に配列される。
第1の電源線61と第2の電源線62が全画素回路Pに対して配列される。
第1の電源線61と第2の電源線62が全画素回路Pに対して配列される。
図2は、画素回路Pの構成例を示す図である。図2においては、第i行(1≦i≦m)の第j列目(1≦j≦n)に位置する1個の画素回路(画素)Pのみを図示している。同図に示すように、画素回路Pは、電気泳動素子50と、選択スイッチTsと、メモリー回路25と、スイッチ回路35とを含む。
選択スイッチTsは、N−MOS(Negative Metal Oxide Semiconductor)で構成されている。選択スイッチTsのゲート部には走査線32、ソース側にはデータ線34、ドレイン側にはメモリー回路25がそれぞれ接続されている。選択スイッチTsは、走査線駆動回路42から走査線32を介して走査信号が入力される期間中、データ線34とメモリー回路25とを接続させることによって、データ線駆動回路44からデータ線34を介して入力されるデータ信号をメモリー回路25に入力させるために用いられる。
メモリー回路25は、ラッチ回路であり、2つのP−MOS(Positive Metal Oxide Semiconductor)25p1、25p2、及び2つのN−MOS25n1、25n2によって構成されている。P−MOS25p1、25p2のソース側に第1の電源線13が接続され、N−MOS25n1、25n2のソース側には第2の電源線14が接続されている。したがって、P−MOS25p1及びP−MOS25p2のソース側が、メモリー回路25の高電位電源端子であり、N−MOS25n1及びN−MOSn2のソース側がメモリー回路25の低電位電源端子である。
また、スイッチ回路35は、第1のトランスファーゲート36と第2のトランスファーゲート37とを備えている。第1のトランスファーゲート36は、P−MOS36pとN−MOS36nとを備えている。第2のトランスファーゲート37は、P−MOS37pとN−MOS37nとを備えている。
第1のトランスファーゲート36のソース側は、第1の電源線61と接続され、第2のトランスファーゲート37のソース側は、第2の電源線62と接続されている。トランスファーゲート36、37のドレイン側は、画素電極51に接続されている。
メモリー回路25は、選択スイッチTsのドレイン側と接続された入力端子N1と、スイッチ回路35と接続された第1の出力端子N2及び第2の出力端子N3とを備えている。
メモリー回路25のP−MOS25p1のゲート部及びN−MOS25n1のゲート部は、メモリー回路25の入力端子N1として機能する。入力端子N1は、選択スイッチTsのドレイン側と接続されるとともに、メモリー回路25の第1の出力端子N2(P−MOS25p2のドレイン側及びN−MOS25n2のドレイン側)と接続されている。
さらに、第1の出力端子N2は、第1のトランスファーゲート36のP−MOS36pのゲート部、及び第2のトランスファーゲート37のN−MOS37nのゲート部に接続されている。
メモリー回路25のP−MOS25p2のゲート部及びN−MOS25n2のゲート部は、メモリー回路25の第2の出力端子N3として機能する。
第2の出力端子N3は、P−MOS25p1のドレイン側及びN−MOS25n1のドレイン側と接続されるとともに、第1のトランスファーゲート36のN−MOS36nのゲート部、及び第2のトランスファーゲート37のP−MOS37pのゲート部に接続されている。
メモリー回路25は、選択スイッチTsから送られたデータ信号を保持するとともに、スイッチ回路35にデータ信号を入力するために用いられる。
スイッチ回路35は、メモリー回路25から入力されたデータ信号に基づいて、第1及び第2の電源線61、62の何れかを択一的に選択し、画素電極51と接続させるセレクタとして機能する。このとき、第1及び第2のトランスファーゲート36、37は、データ信号のレベルに応じて一方のみが動作する。
具体的には、データ信号としてメモリー回路25の入力端子N1にハイレベルが入力されると、第1の出力端子N2からハイレベルが出力されるので、第1の出力端子N2(入力端子N1)に接続されたトランジスターのうち、N−MOS37nが動作し、また第2の出力端子N3と接続されたP−MOS37pが動作してトランスファーゲート37が駆動される。したがって、第2の電源線62と画素電極51とが電気的に接続される。
一方、データ信号としてメモリー回路25の入力端子N1にローレベルが入力されると、第1の出力端子N2からはローレベルが出力されるので、第1の出力端子N2(入力端子N1)に接続されたトランジスターのうち、P−MOS36pが動作し、また第2の出力端子N3と接続されたN−MOS36nが動作してトランスファーゲート36が駆動される。したがって、第1の電源線61と画素電極51とが電気的に接続される。
そして、動作した方のトランスファーゲートを介して、第1の電源線61又は第2の電源線62が画素電極51と導通し、画素電極51に電位が入力される。
また、メモリー回路25は、以上のように選択スイッチTsを介して入力されるデータ信号を保持することができる。したがって、メモリー回路25の状態、即ち、第1の出力端子N2の電圧状態がローレベルの時、第1の電源線61と画素電極51とが接続し、ハイレベルの時、第2の電源線62と画素電極51とが接続する。
電気泳動素子50は、図3に示すように、向かい合う画素電極51及び対向電極52と、画素電極51と対向電極52との間に配置された複数のマイクロカプセル53とを含む。本実施形態では、対向電極52側が観察側の電極である。なお、対向電極52は、第1の対向電極52−1と第2の対向電極52−2とから構成される。詳しくは後述する。
表示素子の一例としての電気泳動素子50は、複数のマイクロカプセル53により構成されている。電気泳動素子50は、接着剤層31を用いて素子基板28と対向基板29の間で固定されている。すなわち、電気泳動素子50と両基板28、29との間に接着剤層31が形成されている。
なお、素子基板28側の接着剤層31は画素電極51面と接着するために必用なものであるが、対向基板29側の接着剤層31については必須ではない。これは、あらかじめ、対向基板29に対して、対向電極52と複数のマイクロカプセル53と対向基板29側の接着剤層31とを、一貫した製造工程で造り込んだあと、電気泳動シートとして取り扱う場合においては、接着剤層31として必用となるのは、素子基板28側の接着剤層31のみとなる場合が想定されるからである。
素子基板28は、例えばガラスやプラスティックなどからなる基板である。素子基板28上に画素電極51が形成され、画素電極51はそれぞれの画素回路Pごとに矩形に形成されている。図示は省略しているが、各画素電極51の間の領域や画素電極51の下面(素子基板28側の層)には、図2で示した走査線32、データ線34、第1の電源線61、第2の電源線62、電源線13、14、選択スイッチTs、メモリー回路25、スイッチ回路35などが形成されている。
対向基板29は、画像を表示する側となるため、例えば、ガラス等の透光性を有する基板とされる。対向基板29上に形成された対向電極52には、透光性と導電性とを備えた材質が用いられ、例えばMgAg(マグネシウム銀)、ITO(インジウム・スズ酸化物)、IZO(インジウム・亜鉛酸化物)等が用いられる。
なお、電気泳動素子50は、あらかじめ対向基板29側に形成され、接着剤層31までを含めた電気泳動シートとして取り扱われるのが一般的である。また、接着剤層31側には、保護用の剥離紙が貼り付けられている。
製造工程においては、別途製造された、画素電極51や前記回路などが形成された素子基板28に対して、剥離紙を剥がした当該電気泳動シートを貼り付けることによって、表示部30を形成している。このため、一般的な構成では、接着剤層31は画素電極51側のみに存在することになる。
図4は、マイクロカプセル53の構成図である。マイクロカプセル53は、例えば50μm程度の粒径を有すると共にポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の透光性を有する高分子樹脂によって形成されている。このマイクロカプセル53は、対向電極52と上述の画素電極51との間に挟持されており、一つの画素内に複数のマイクロカプセル53が縦横に配列された構成になっている。マイクロカプセル53の周囲を埋めるように、当該マイクロカプセル53を固定するバインダ(図示は省略)が設けられている。
マイクロカプセル53は球状体であり、その内部には、電気泳動粒子を分散させるための溶媒である分散媒54と、電気泳動粒子として複数の白色粒子(電気泳動粒子)55と、複数の黒色粒子(電気泳動粒子)56との帯電粒子が封入されている。図5および図6に示す例では、白色粒子はプラスに帯電しており、黒色粒子はマイナスに帯電している。なお、本発明はこのような態様に限定される訳ではなく、白色粒子をマイナスに帯電し、黒色粒子をプラスに帯電してもよい。
分散媒54は、白色粒子55と黒色粒子56とをマイクロカプセル53内に分散させる液体である。
分散媒54としては、例えば水、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、ベンゼン、トルエン、キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩又はその他の種々の油類等の単独又はこれらの混合物に界面活性剤等を配合したものを挙げることができる。
白色粒子55は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子(高分子あるいはコロイド)であり、例えば正に帯電されている。
黒色粒子56は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子(高分子あるいはコロイド)であり、例えば負に帯電されている。
このため、白色粒子55及び黒色粒子56は、分散媒54中で画素電極51と対向電極52との間の電位差によって発生する電場中を移動することができる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
ここでは、白と黒の2粒子種で説明したが、1粒子種でもあるいは3以上の粒子種であっても良く、粒子の色も白と黒に限定されず、任意の有色粒子の組み合わせであっても良い。
また、マイクロカプセル内に粒子と分散媒を封入した構成に限らず、例えば素子基板28上に細かい空間に分割する隔壁をエポキシ樹脂等で形成し、この中に粒子と分散媒を充填し、対向電極52が形成された対向基板29を、接着剤層31で隔壁の頂部と接合した構造であっても良い。
図5及び図6はマイクロカプセル53の動作を説明した図である。画素電極51と対向電極52との関係において、画素電極51が低電位、対向電極52が高電位の場合は、プラスに帯電した白色粒子55がマイクロカプセル53内で画素電極51側に泳動する。一方、マイナスに帯電した黒色粒子56はマイクロカプセル53内で対向電極52側に泳動する。これにより、マイクロカプセル53内の表示面側(対向電極52側)には黒色粒子56が集まることになり、観察側である対向電極52側からこの画素回路Pを見ると、黒色粒子56の色である「黒色」が認識される。
他方、画素電極51と対向電極52との関係において、画素電極51が高電位、対向電極52が低電位の場合は、マイナスに帯電した黒色粒子56がマイクロカプセル53内で画素電極51側に泳動する。一方、プラスに帯電した白色粒子55はマイクロカプセル53内で対向電極52側に泳動する。これにより、マイクロカプセル53の表示面側(対向電極52側)には白色粒子55が集まることになり、観察側である対向電極52側からこの画素回路Pを見ると、白色粒子55の色である「白色」が認識される。
このように、画素電極51と対向電極52との間の電圧を、表示したい階調(明るさ)に応じた値に設定して、帯電粒子を泳動させることで、所望の階調表示を得ることができる。
なお、画素電極51と対向電極52との間への電圧の印加を停止すると、電場がなくなるので、電気泳動粒子は溶媒の粘性抵抗によって停止する。帯電粒子は、対向電極52との電気鏡映力やファン=デル=ワースル力等の引力で、所定の電圧が印加されたときの表示状態を、当該所定の電圧の印加が停止された後でも維持し得る性質(記憶性)を有する。
説明を図1に戻す。走査線駆動回路42は、走査信号を各走査線32に出力する。即ち、走査線駆動回路42は、所定の走査線32を順次選択し、選択した走査線32にハイレベルの電圧を印加し、選択していない走査線32にはローレベルの電圧を印加する走査信号を各走査線32に出力する。
したがって第i行の走査線32が選択されると、第i行の走査線32にハイレベルの電圧が印加されるので、第i行に属するn個の画素回路Pの選択スイッチTsが一斉にオン状態に変化する。
データ線駆動回路44は、走査線駆動回路42が選択した1行分(n個)の画素回路Pに対応するデータ信号Vx[1]〜Vx[n]を生成して各データ線34に出力する。ここでは、第j列目のデータ線34に出力されるデータ信号をVx[j]と表記する。
ここで、第i行の第j列目に位置する画素回路Pに対してデータ信号Vxが供給される場合を想定する。この場合、データ線駆動回路44は、走査線駆動回路42が第i行の走査線32を選択するタイミングに同期して、当該画素回路Pに対して指定された階調(「指定階調」)に応じた大きさの電圧信号をデータ信号Vx[j]として第j列目のデータ線34に出力する。
当該データ信号Vx[j]は、オン状態の選択スイッチTs(図2参照)を介して、当該画素回路Pの画素電極51に供給される(書き込まれる)。これにより、当該画素回路Pの電気泳動素子50の両端間の電圧(画素電極51と対向電極52との間の電圧)が、当該画素回路Pの指定階調に応じた値に設定される。
なお、本実施形態では、指定階調は「黒」(ローレベル)と「白」(ハイレベル)の2値となっている。
このように、駆動部40は、第i行の走査線32を選択すると共に、第i行の第j列目に位置する画素回路Pの指定階調に応じた大きさのデータ信号Vx[j]を第j列目のデータ線34に出力する。
すると、当該データ信号Vx[j]は、オン状態の選択スイッチTs(図2参照)を介して、当該画素回路Pのメモリー回路25の入力端子N1に供給され、メモリー回路25の内容が指定階調にプログラムされる。これにより、当該画素回路Pの電気泳動素子50の両端間の電圧(画素電極51と対向電極52との間の電圧)が、当該画素回路Pの指定階調に応じた値に設定される。
このように、駆動部40は、第i行の走査線32を選択すると共に、第i行の第j列目に位置する画素回路Pの指定階調に応じた大きさのデータ信号Vx[j]を第j列目のデータ線34に出力する。
この動作を、当該画素回路Pに対するデータ信号Vx[j]のプログラムと称する。
この動作を、当該画素回路Pに対するデータ信号Vx[j]のプログラムと称する。
図7は、データ線駆動回路44の一構成例を示す図である。同図に示すように、データ線駆動回路44は、シフトレジスター44−1と第1ラッチ回路44−2と第2ラッチ回路44−3とを備える。
シフトレジスター44−1は、制御回路20から供給されたクロック信号CKに従って、スタートパルスSPをシフトして、第1列のデータ線34に対応する1段目から、第n列のデータ線34に対応するn段目まで、順次、サンプリング信号s1〜snを出力する。
第1ラッチ回路44−2は、サンプリング信号s1〜snが入力された段から順次、当該サンプリング信号s1〜snに対応する期間、映像信号VIDEOを取り込み、第2ラッチ回路44−3へ出力する。なお、映像信号VIDEOは、制御回路20から第1ラッチ回路44−2へ供給される。
第2ラッチ回路44−3は、ラッチパルスLATがアクティブになるタイミングで、第1ラッチ回路44−2の各段から供給された映像信号VIDEO(一行分のデータ信号Vx[1]〜Vx[n])を取り込み保持し、一行分のデータ信号Vx[1]〜Vx[n]を、第1列から第n列のデータ線34に同時に供給する。
詳細には、例えば、i行目に対応する一行分のデータ信号Vx[1]〜Vx[n]を映像信号VIDEOから第1ラッチ回路44−2に取り込んだ後、ラッチパルスLATをアクティブにして、i行に対応した一行分のデータ信号Vx[1]〜Vx[n]を、第1列から第n列のデータ線34に同時に供給する。これと同期して、走査線駆動回路42は走査信号Gw[i]をアクティブレベルにする。
これによりi行上の全画素回路Pのメモリー回路25が指定階調にプログラムされる。
これによりi行上の全画素回路Pのメモリー回路25が指定階調にプログラムされる。
[表示変更時の駆動]
次に、本実施形態における対向電極52(52−1,52−2)と、対向電極52(52−1,52−2)への電圧の印加方法、並びに表示変更時の画素回路の光学変化について説明する。
次に、本実施形態における対向電極52(52−1,52−2)と、対向電極52(52−1,52−2)への電圧の印加方法、並びに表示変更時の画素回路の光学変化について説明する。
図8に示すように、本実施形態における対向電極は、第1の対向電極52−1と第2の対向電極52−2とを備えている。第1の対向電極52−1と第2の対向電極52−2は、行方向を長手方向とする矩形の電極であり、列方向に交互に並んで配置されている。第1の対向電極52−1は第1の共通電源線65に接続され、第2の対向電極52−2は第2の共通電源線66に接続されている。なお、第1の対向電極52−1と第2の対向電極52−2の列方向の幅及び位置は、画素電極51の列方向の幅及び位置と一致していなくても良い。
図9に示すように、制御回路20は、第1の共通電源線65に、所定周期でハイレベルの電圧とローレベルの電圧が交互に繰り返される第1の電圧波形を第1共通電圧VCOM0として印加する。また、制御回路20は、第2の共通電源線66に、第1共通電圧VCOM0と異なる所定周期でハイレベルの電圧とローレベルの電圧が交互に繰り返される第2の電圧波形を第2共通電圧VCOM1として印加する。これにより、後述するように、第1の対向電極52−1および第2の対向電極52−2に印加する電圧の周波数を不要に高くすることなく、画像のちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や画像の書き換えを行うことができる。
ここで、第1共通電圧VCOM0と第2共通電圧VCOM1とは、波形(形状)が異なっていればよいが、本実施形態では、その波形が異なる場合の1例として、図9に示すように、第1共通電圧VCOM0と第2共通電圧VCOM1との周波数が異なる場合を例に挙げて説明する。なお、本実施形態では、駆動期間のうちの全期間において、第1共通電圧VCOM0と第2共通電圧VCOM1との波形が異なっている、すなわち、周波数が異なっているが、これに限らず、駆動期間のうちの一部の期間、例えば、駆動期間のうちの最後の所定期間では、第1共通電圧VCOM0と第2共通電圧VCOM1との波形が同一であってもよい。
また、第1共通電圧VCOM0および第2共通電圧VCOM1の波形は、それぞれ、いかなる形状をなしていてもよいが、本実施形態では、第1共通電圧VCOM0および第2共通電圧VCOM1の波形の形状が、それぞれ、矩形である場合を例に挙げて説明する。
また、第1共通電圧VCOM0と第2共通電圧VCOM1とは、直交関係にある(直交性を有する)ことが好ましい。これにより、ちらつきがより一層軽減されると共に、残像の発生をより一層抑えて消去動作や書き換え動作が行われる。
以下、前記直交関係について説明する。
図11は、第1共通電圧VCOM0と第2共通電圧VCOM1との直交関係を説明するための図である。
図11は、第1共通電圧VCOM0と第2共通電圧VCOM1との直交関係を説明するための図である。
図11に示すように、第1共通電圧VCOM0と、第2共通電圧VCOM1とを、所定の期間、図示の例では、4つの期間(区間)T1、T2、T3、T4に分け、各期間T1〜T4において、それぞれ、第1共通電圧VCOM0の電圧値と、第2共通電圧VCOM1の電圧値との積を求め、各期間T1〜T4での前記積を加算する。
この場合、各積の絶対値は、同一であるので、符合(正負)のみを考えると、期間T1での積の符号は、「負」、期間T2での積の符号は、「正」、期間T3での積の符号は、「正」、期間T4での積の符号は、「負」であり、各期間T1〜T4での積を加算した値は、「0」である。このように、各期間T1〜T4での積を加算した値が「0」となる場合、第1共通電圧VCOM0と、第2共通電圧VCOM1とは、直交関係にある(直交性を有する)と言う。
すなわち、第1共通電圧VCOM0を示す第1の関数と、第2共通電圧VCOM1を示す第2の関数との積を積分すると「0」になる場合、第1共通電圧VCOM0(第1の関数)と、第2共通電圧VCOM1(第2の関数)とは、直交関係にある。
また、第2共通電圧VCOM1の周波数は、第1共通電圧VCOM0の周波数の、例えば、整数倍、1.8倍等、何倍であってもよいが、第1共通電圧VCOM0の周波数の偶数倍であることが好ましく、第1共通電圧VCOM0の周波数の2のべき乗倍であることがより好ましい。これにより、第1共通電圧VCOM0と第2共通電圧VCOM1とが直交関係を有することとなる。
また、第1共通電圧VCOM0の周波数をf1、第2共通電圧VCOM1の周波数をf2としたとき、f2/f1は、2以上、32以下であることが好ましく、2以上、8以下であることがより好ましい。これにより、ちらつきがより一層軽減されると共に、残像の発生をより一層抑えて消去や書き換えを行うことができる。
なお、第1共通電圧VCOM0の周波数と第2共通電圧VCOM1の周波数とを前記と逆にしてもよいことは、言うまでもない。
また、第1共通電圧VCOM0と第2共通電圧VCOM1とのデューティー比は、等しくてもよく、また、異なっていてもいが、本実施形態では、第1の電圧波形と第2の電圧波形とのデューティー比は、等しい。これにより、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や書き換えを行うことができる。
また、第1共通電圧VCOM0と第2共通電圧VCOM1との波高(最大電圧値および最小電圧値)は、等しくてもよく、また、異なっていてもいが、本実施形態では、第1共通電圧VCOM0と第2共通電圧VCOM1との波高は、等しい。これにより、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や書き換えを行うことができる。
また、第1共通電圧VCOM0と第2共通電圧VCOM1との位相は、等しくてもよく、また、異なっていてもいが、本実施形態では、第1共通電圧VCOM0と第2共通電圧VCOM1との位相は、等しい。これにより、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や書き換えを行うことができる。
また、第1共通電圧VCOM0および第2共通電圧VCOM1は、それぞれ、好ましくは、例えば、ウォルッシュ(Walsh)関数等で表される。これにより、より確実に、ちらつきを防止することができ、かつ、低消費電力かつ短時間で残像のない消去や書き換えを行うことができる。ウォルッシュ関数の詳しい説明については、例えば、下記の文献、特に、その第95頁〜第113頁に記載されている。
文献名:アダマール行列とその応用(−構成理論からウォルシュ関数まで−)
著者:喜安 善市
発行所:財団法人 電子通信学会
初版発行:昭和55年3月20日
2版発行:昭和57年8月 1日
著者:喜安 善市
発行所:財団法人 電子通信学会
初版発行:昭和55年3月20日
2版発行:昭和57年8月 1日
このように、本実施形態では、制御回路20は、第1の対向電極52−1にハイレベルの電圧を印加する期間では、第2の対向電極52−2にローレベルの電圧とハイレベルの電圧とを順次印加し、同様に、第1の対向電極52−1にローレベルの電圧を印加する期間では、第2の対向電極52−2にローレベルの電圧とハイレベルの電圧とを順次印加する。これにより、第1の対向電極52−1と第2の対向電極52−2の一方にハイレベルの電圧が印加され、他方にローレベルの電圧が印加される期間と、一方にローレベルの電圧が印加され、他方にハイレベルの電圧が印加される期間とが生じる。
なお、以下の説明では、1例として、第1共通電圧VCOM0の周波数が、第2共通電圧VCOM1の周波数の2倍である場合(f2/f1=2の場合)を図示して説明する。
図9は、第1の対向電極52−1が対向電極であり、白色を表示している画素回路P0_0と、第2の対向電極52−2が対向電極であり、白色を表示している画素回路P0_1とを黒色に表示を変更する場合(メモリー回路25がローレベルにプログラムされている)の各画素回路の光学応答を模式的に示している。また、図9は、第1の対向電極52−1が対向電極であり、黒色を表示している画素回路P1_0と、第2の対向電極52−2が対向電極であり、黒色を表示している画素回路P1_1とを白色に表示を変更する場合(メモリー回路25がハイレベルにプログラムされている)の各画素回路の光学応答を模式的に示している。
図9に示す例では、ローレベルの電位を基準(0V)としてハイレベルの電圧である15Vの電圧を印加する。そして、駆動期間中は第1の電源線61にローレベルの電圧0Vを印加し、第2の電源線62にはハイレベルの電圧15Vを印加する。
すると、メモリー回路25がローレベルにプログラムされている白色を表示している画素回路P0_0と画素回路P0_1の画素電極51には、駆動期間中に0Vの電圧を印加する。また、メモリー回路25がハイレベルにプログラムされている黒色を表示している画素回路P1_0と画素回路P1_1の画素電極51には、駆動期間中に15Vの電圧を印加する。また、第1共通電圧VCOM0として、15Vと0Vを交互に繰り返す電圧を印加する。さらに、第2共通電圧VCOM1として、0Vと15Vを交互に繰り返し、周波数が第1共通電圧VCOM0の2倍の電圧を印加する。
図9に示すように、駆動期間の最初の期間T1においては、白色を表示している画素回路P0_0と画素回路P0_1の画素電極51には0Vの電圧が印加され、画素回路P0_0における第1の対向電極52−1には15Vの第1共通電圧VCOM0が印加される。また、画素回路P0_1における第2の対向電極52−2には0Vの第2共通電圧VCOM1が印加される。したがって、画素回路P0_0の第1の対向電極52−1を基準とした画素電極51の電位差は−15Vとなり、負帯電の黒色粒子は第1の対向電極52−1への移動を開始し、階調の変化が発生する。なお、正帯電の白色粒子は、前記黒色粒子とは逆に、画素電極51への移動を開始する。図9において画素回路P0_0の光学応答を模式的に示す点線は期間T1にて傾きを有する点線として描かれているが、これは階調の変化が生じていることを示している。しかし、画素回路P0_1においては第2の対向電極52−2を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。図9において画素回路P0_1の光学応答を模式的に示す実線は期間T1にて傾きを有さない実線として描かれているが、これは階調の変化が生じていないことを示している。
次の期間T2においては、画素回路P0_0と画素回路P0_1の画素電極51には0Vの電圧が印加され、画素回路P0_0における第1の対向電極52−1には15Vの第1共通電圧VCOM0が印加される。また、画素回路P0_1における第2の対向電極52−2には15Vの第2共通電圧VCOM1が印加される。したがって、画素回路P0_0の第1の対向電極52−1を基準とした画素電極51の電位差は−15Vとなり、負帯電の黒色粒子は第1の対向電極52−1への移動を開始し、階調の変化が発生する。なお、正帯電の白色粒子は、前記黒色粒子とは逆に、画素電極51への移動を開始する。また、画素回路P0_1においては第2の対向電極52−2を基準とした画素電極51の電位差は−15Vとなり、負帯電の黒色粒子は第2の対向電極52−2への移動を開始し、階調の変化が発生する。なお、正帯電の白色粒子は、前記黒色粒子とは逆に、画素電極51への移動を開始する。
次の期間T3においては、画素回路P0_0と画素回路P0_1の画素電極51には0Vの電圧が印加され、画素回路P0_0における第1の対向電極52−1には0Vの第1共通電圧VCOM0が印加される。また、画素回路P0_1における第2の対向電極52−2には0Vの第2共通電圧VCOM1が印加される。したがって、画素回路P0_0の第1の対向電極52−1を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。また、画素回路P0_1の第2の対向電極52−2を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。
次の期間T4においては、画素回路P0_0と画素回路P0_1の画素電極51には0Vの電圧が印加され、画素回路P0_0における第1の対向電極52−1には0Vの第1共通電圧VCOM0が印加される。また、画素回路P0_1における第2の対向電極52−2には15Vの第2共通電圧VCOM1が印加される。したがって、画素回路P0_0の第1の対向電極52−1を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。しかし、画素回路P0_1においては第2の対向電極52−2を基準とした画素電極51の電位差は−15Vとなり、負帯電の黒色粒子は第2の対向電極52−2への移動を開始し、階調の変化が発生する。なお、正帯電の白色粒子は、前記黒色粒子とは逆に、画素電極51への移動を開始する。
以下、同様にして、白色を表示していた画素回路P0_0は、階調変化有りの2回の期間と階調変化無しの2回の期間を順次繰り返し、徐々に白色から黒色に表示色が変化していく。また、白色を表示していた画素回路P0_1は、階調変化無しの期間と階調変化有りの期間とを順次繰り返し、徐々に白色から黒色に表示色が変化していく。したがって、隣接する第1の対向電極52−1と第2の対向電極52−2に対応する同色の画素回路P0_0とP0_1は、一方の階調の変化があり、他方の階調の変化がない期間と、一方の階調の変化がなく、他方の階調の変化がある期間とが生じるため、表示部30を見ている使用者にとっては混合されて見えるので、不連続な光学変化が図9に一点鎖線で示すように平均化され滑らかな変化となってちらつきが軽減する。
次に、黒色を表示している画素回路P1_0と画素回路P1_1の画素電極51には、図9に示すように、駆動期間の最初の期間T1においては、15Vの電圧が印加され、画素回路P1_0における第1の対向電極52−1には15Vの第1共通電圧VCOM0が印加される。また、画素回路P1_1における第2の対向電極52−2には0Vの第2共通電圧VCOM1が印加される。したがって、画素回路P1_0の第1の対向電極52−1を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。図9において画素回路P1_0の光学応答を模式的に示す点線は期間T1にて傾きを有さない点線として描かれているが、これは階調の変化が生じていないことを示している。しかし、画素回路P1_1においては第2の対向電極52−2を基準とした画素電極51の電位差は15Vとなり、正帯電の白色粒子は第2の対向電極52−2への移動を開始し、階調の変化が発生する。なお、負帯電の黒色粒子は、前記白色粒子とは逆に、画素電極51への移動を開始する。図9において画素回路P1_1の光学応答を模式的に示す実線は期間T1にて傾きを有する実線として描かれているが、これは階調の変化が生じていることを示している。
次の期間T2においては、画素回路P1_0と画素回路P1_1の画素電極51には15Vの電圧が印加され、画素回路P1_0における第1の対向電極52−1には15Vの第1共通電圧VCOM0が印加される。また、画素回路P1_1における第2の対向電極52−2には15Vの第2共通電圧VCOM1が印加される。したがって、画素回路P1_0の第1の対向電極52−1を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。また、画素回路P1_1の第2の対向電極52−2を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。
次の期間T3においては、画素回路P1_0と画素回路P1_1の画素電極51には15Vの電圧が印加され、画素回路P1_0における第1の対向電極52−1には0Vの第1共通電圧VCOM0の電圧が印加される。また、画素回路P1_1における第2の対向電極52−2には0Vの電圧が印加される。したがって、画素回路P1_0の第1の対向電極52−1を基準とした画素電極51の電位差は15Vとなり、正帯電の白色粒子は第1の対向電極52−1への移動を開始し、階調の変化が発生する。なお、負帯電の黒色粒子は、前記白色粒子とは逆に、画素電極51への移動を開始する。また、画素回路P1_1の第2の対向電極52−2を基準とした画素電極51の電位差は15Vとなり、正帯電の白色粒子は第2の対向電極52−2への移動を開始し、階調の変化が発生する。なお、負帯電の黒色粒子は、前記白色粒子とは逆に、画素電極51への移動を開始する。
次の期間T4においては、画素回路P1_0と画素回路P1_1の画素電極51には15Vの電圧が印加され、画素回路P1_0における第1の対向電極52−1には0Vの第1共通電圧VCOM0の電圧が印加される。また、画素回路P1_1における第2の対向電極52−2には15Vの電圧が印加される。したがって、画素回路P1_0の第1の対向電極52−1を基準とした画素電極51の電位差は15Vとなり、正帯電の白色粒子は第1の対向電極52−1への移動を開始し、階調の変化が発生する。なお、負帯電の黒色粒子は、前記白色粒子とは逆に、画素電極51への移動を開始する。しかし、画素回路P1_1においては第2の対向電極52−2を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。
以下、同様にして、黒色を表示していた画素回路P1_0は、階調変化無しの2回の期間と階調変化有りの2回の期間を順次繰り返し、徐々に黒色から白色に表示色が変化していく。また、黒色を表示していた画素回路P1_1は、階調変化有りの期間と階調変化無しの期間とを順次繰り返し、徐々に黒色から白色に表示色が変化していく。したがって、隣接する第1の対向電極52−1と第2の対向電極52−2に対応する同色の画素回路P1_0とP1_1は、一方の階調の変化があり、他方の階調の変化がない期間と、一方の階調の変化がなく、他方の階調の変化がある期間とが生じるため、表示部30を見ている使用者にとっては混合されて見えるので、不連続な光学変化が図9に一点鎖線で示すように平均化され滑らかな変化となってちらつきが軽減する。
以上は第1の対向電極52−1と対向する画素回路Pと、第2の対向電極52−2と対向する画素回路Pの場合で説明したが、ある1つの画素回路Pの画素電極51が、第1の対向電極52−1と第2の対向電極52−2の両方に対向した場合でも同じ効果が得られる。
(比較例)
次に、本発明の実施形態と比較される比較例について説明する。図16は、対向電極52が全ての画素回路に対して共通に設けられた比較例における各画素回路の光学応答を模式的に示している。比較例においては画素回路P0が白色を表示しており、メモリー回路25がローレベルにプログラムされていて、画素回路P1が黒色を表示して、メモリー回路25がハイレベルにプログラムされているものとする。
次に、本発明の実施形態と比較される比較例について説明する。図16は、対向電極52が全ての画素回路に対して共通に設けられた比較例における各画素回路の光学応答を模式的に示している。比較例においては画素回路P0が白色を表示しており、メモリー回路25がローレベルにプログラムされていて、画素回路P1が黒色を表示して、メモリー回路25がハイレベルにプログラムされているものとする。
図16に示すように、駆動期間の最初の期間T11においては、白色を表示している画素回路P0の画素電極51には0Vの電圧が印加され、対向電極52には15Vの共通電圧VCOMが印加される。したがって、画素回路P0の対向電極52を基準とした画素電極51の電位差は−15Vとなり、負帯電の黒色粒子は対向電極52への移動を開始し、階調の変化が発生する。なお、正帯電の白色粒子は、前記黒色粒子とは逆に、画素電極51への移動を開始する。図16において画素回路P0の光学応答を模式的に示す実線は期間T11にて傾きを有する実線として描かれているが、これは階調の変化が生じていることを示している。
次の期間T12においては、画素回路P0の画素電極51には0Vの電圧が印加され、対向電極52には0Vの共通電圧VCOMが印加される。したがって、画素回路P0における画素電極51の対向電極52を基準とした電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。図16において画素回路P0の光学応答を模式的に示す実線は期間T12にて傾きを有さない実線として描かれているが、これは階調の変化が生じていないことを示している。
次の期間T13においては、画素回路P0の画素電極51には0Vの電圧が印加され、対向電極52には15Vの共通電圧VCOMが印加される。したがって、画素回路P0における対向電極52を基準とした画素電極51の電位差は−15Vとなり、負帯電の黒色粒子は対向電極52への移動を開始し、階調の変化が発生する。なお、正帯電の白色粒子は、前記黒色粒子とは逆に、画素電極51への移動を開始する。
以下、同様にして、白色を表示していた画素回路P0は、階調変化有りの期間と階調変化無しの期間を順次繰り返し、徐々に白色から黒色に表示色が変化していく。したがって、画素回路P0における光学変化は図16に示すように不連続になり、ちらつきが発生する。
次に、黒色を表示している画素回路P1の画素電極51には、図16に示すように、駆動期間の最初の期間T11においては、15Vの電圧が印加され、対向電極52には15Vの共通電圧VCOMが印加される。したがって、画素回路P1における対向電極52を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。図16において画素回路P1の光学応答を模式的に示す実線は期間T11にて傾きを有さない実線として描かれているが、これは階調の変化が生じていないことを示している。
次の期間T12においては、画素回路P1の画素電極51には15Vの電圧が印加され、対向電極52には0Vの共通電圧VCOMが印加される。したがって、画素回路P1における対向電極52を基準とした画素電極51の電位差は15Vとなり、正帯電の白色粒子は対向電極52への移動を開始し、階調の変化が発生する。なお、負帯電の黒色粒子は、前記白色粒子とは逆に、画素電極51への移動を開始する。図16において画素回路P1の光学応答を模式的に示す実線は期間T12にて傾きを有する実線として描かれているが、これは階調の変化が発生したことを示している。
次の期間T13においては、画素回路P1の画素電極51には15Vの電圧が印加され、対向電極52には15Vの共通電圧VCOMが印加される。したがって、画素回路P1における対向電極52を基準とした画素電極51の電位差は0Vとなり、いずれの粒子の移動も発生せず、階調の変化は発生しない。
以下、同様にして、黒色を表示していた画素回路P1は、階調変化無しの期間と階調変化有りの期間を順次繰り返し、徐々に黒色から白色に表示色が変化していく。したがって、画素回路P1における光学変化は図16に示すように不連続になり、ちらつきが発生する。
以上のような比較例と本実施形態を比較すると明らかなように、比較例においては不連続な光学変化がちらつきを発生させる。したがって、ちらつきを防止するためには共通電圧VCOMの周波数を高くする必要がある。その結果、浮遊容量により無駄に消費電力が増大する場合がある。また、電極の抵抗による電圧波形の鈍りが生じ所定の電圧が印加できなくなって、より大きな電圧の供給を必要とする場合がある。
しかしながら、本実施形態においては、隣接する第1の対向電極52−1と第2の対向電極52−2に対応する同色の画素回路は、一方の階調の変化がある時には他方の階調の変化がない期間と、また、一方の階調の変化がない時には他方の階調の変化がある期間とを有するため、表示部30を見ている使用者にとっては混合されて見えるので、不連続な光学変化が平均化され滑らかな変化となってちらつきが軽減する。したがって、本実施形態においては不必要に共通電圧VCOM0,VCOM1の周波数を高くしなくても良く、無駄な消費電力の増大を防ぎ、大きな電圧の供給をする必要もなくなる。
[消去時の駆動]
次に、本実施形態における消去時の画素回路の光学変化について説明する。消去時においては、図10に示すように、全ての画素回路の画素電極に例えば15Vの電圧を印加する。白色を表示していた画素回路P0−0,P0−1においては、第1の対向電極52−1または第2の対向電極52−2を基準とした画素電極の電位差が0Vの場合には階調の変化が発生しない。また、第1の対向電極52−1または第2の対向電極52−2を基準とした画素電極の電位差が15Vとなる場合でも、電界の方向は正帯電の白色粒子が第1の対向電極52−1または第2の対向電極52−2へ向かう方向なので、結局、階調の変化はなく、白色の表示が維持される。
次に、本実施形態における消去時の画素回路の光学変化について説明する。消去時においては、図10に示すように、全ての画素回路の画素電極に例えば15Vの電圧を印加する。白色を表示していた画素回路P0−0,P0−1においては、第1の対向電極52−1または第2の対向電極52−2を基準とした画素電極の電位差が0Vの場合には階調の変化が発生しない。また、第1の対向電極52−1または第2の対向電極52−2を基準とした画素電極の電位差が15Vとなる場合でも、電界の方向は正帯電の白色粒子が第1の対向電極52−1または第2の対向電極52−2へ向かう方向なので、結局、階調の変化はなく、白色の表示が維持される。
また、黒色を表示していた画素回路P1−0,P1−1においては、図9を参照して説明した動作と同じ動作となるため、図10に示すように、一方の階調の変化があり、他方の階調の変化がない期間と、一方の階調の変化がなく、他方の階調の変化がある期間とが生じるため、表示部30を見ている使用者にとっては混合されて見えるので、不連続な光学変化が平均化され滑らかな変化となってちらつきが軽減する。
また、本実施形態の場合、隣接する画素回路P1−0,P1−1の画素電極51は同電位(15V)となっているが、隣接する画素回路P1−0と画素回路P1−1に対応する第1の対向電極52−1と第2の対向電極52−2の電位とが互いに異なる期間が設けられている。つまり、第1の対向電極52−1の電圧が15Vの場合には、第2の対向電極52−2の電圧は0Vである期間と、第1の対向電極52−1の電圧が0Vの場合には、第2の対向電極52−2の電圧は15Vである期間とが設けられている。したがって、本実施形態においては、画素電極51から第1の対向電極52−1または第2の対向電極52−2へ向かう方向の電界、つまり、垂直方向の電界だけでなく、隣接する第1の対向電極52−1と第2の対向電極52−2との間の水平方向の電界も発生している。
その結果、本実施形態においては、垂直方向の電界と水平方向の電界とが合成されて、斜め方向の電界が発生することになる。画素電極から対向電極、あるいは対向電極から画素電極へ向かう垂直方向の電界のみの場合には、白色粒子と黒色粒子とが互いに移動を阻害し、移動が円滑に行われない場合がる。その結果、前の表示画像が薄く残る、いわゆる残像が発生することがあった。しかし、斜め方向の電界が発生すると、画素境界の粒子が斜め方向に駆動されるので、粒子の移動方向が複数になり、移動が円滑になると考えられる。このように粒子の移動が円滑になるので、前の表示画像が薄く残る、いわゆる残像を発生させることなく、消去動作や書き換え動作を行うことが可能である。
以上のように、本実施形態においては、隣接する画素回路の各々の画素電極と対向電極間の電位差が異なるようにプログラムを行わなくても、列方向に交互に配置された二種類の対向電極に、互いに異なる電圧が印加されているので、全ての画素回路の画素電極に例えば15Vの電圧を印加するという簡単な方法で斜め方向の電界を発生させることが可能となる。
(比較例)
従来の電気泳動表示装置においては、上述したように全ての画素回路に対して共通の対向電極を設けている。したがって、隣接する画素回路の各々の画素電極と対向電極間の電位差が異なるようにするには、隣接する各画素回路の画素電極同士に異なる電圧が印加されるように、各画素回路のメモリーも回路に予めプログラムを行う必要がある。このプログラムを実行すると、1行ごとに全データ線の電位が必ずローレベル(例えば0V)とハイレベル(例えば15V)とで切り替わるため、データ線に付随する寄生容量により大きな消費電力が発生してしまうことがあった。また、全画面分をプログラムするのに時間を費やしてしまうことになる。
従来の電気泳動表示装置においては、上述したように全ての画素回路に対して共通の対向電極を設けている。したがって、隣接する画素回路の各々の画素電極と対向電極間の電位差が異なるようにするには、隣接する各画素回路の画素電極同士に異なる電圧が印加されるように、各画素回路のメモリーも回路に予めプログラムを行う必要がある。このプログラムを実行すると、1行ごとに全データ線の電位が必ずローレベル(例えば0V)とハイレベル(例えば15V)とで切り替わるため、データ線に付随する寄生容量により大きな消費電力が発生してしまうことがあった。また、全画面分をプログラムするのに時間を費やしてしまうことになる。
以上のような比較例と本実施形態とを比較する明らかなように、本実施形態では全画面分をプログラムすることなく、斜め方向の電界を発生させて、残像のない消去動作を行うことが可能なので、低消費電力かつ短時間での残像のない消去動作を行うことができる。
上述したように、本発明によれば、隣接画素で表示色を同じ色に変化させる過渡応答を平滑化することができ、対向電極に印加する電圧の周波数を高くすることなく、ちらつきを防止できる。また、低消費かつ短時間で残像の無い消去や書き換えが可能となる。
<第2実施形態>
次に、第2実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
次に、第2実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
図12は第2実施形態における第1の対向電極52−1及び第2の対向電極52−2の構成を示す図である。
図12に示すように、本実施形態における第1の対向電極52−1及び第2の対向電極52−2は、いずれも矩形形状に形成されており、それぞれ格子状に配置されている。つまり、本実施形態においては、第1の対向電極52−1及び第2の対向電極52−2は、行方向においても、また、列方向においても交互に配置されている。第1の対向電極52−1は第1の共通電源線65に接続、第2の対向電極52−2は第2の共通電源線66に接続される。
第1の対向電極52−1及び第2の対向電極52−2への電圧の印加方法は、第1実施形態と同様であり、第1の共通電源線65には第1共通電圧VCOM0を印加し、第2の共通電源線66には、第2共通電圧VCOM1を印加する。このように第1の対向電極52−1及び第2の対向電極52−2へ共通電圧を印加することにより、行方向及び列方向において隣り合う第1の対向電極52−1と第2の対向電極52−2に対して極性の反転した電圧が印加される期間が生じる。
本実施形態においても、隣接画素で表示色を同じ色に変化させる過渡応答を平滑化することができ、対向電極に印加する電圧の周波数を高くすることなく、ちらつきを防止できる。また、低消費かつ短時間で残像の無い消去や書き換えが可能となる。特に、本実施形態においては、行方向だけでなく、列方向においても隣接する対向電極間で極性の反転した電圧が印加される期間が生じるので、ちらつきの防止と残像を軽減した消去や書き換えにより一層優れた効果を発揮することができる。なお、本実施形態においても、第1の対向電極52−1と第2の対向電極52−2の列方向及び行方向の幅並びに位置は、画素電極Pの列方向及び行方向の幅並びに位置と一致していなくても良い。
<第3実施形態>
次に、第3実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
次に、第3実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
図13は第3実施形態における第1の対向電極52−1及び第2の対向電極52−2の構成を示す図である。図13に示すように、本実施形態においても第2実施形態と同様に、第1の対向電極52−1及び第2の対向電極52−2は、いずれも矩形形状に形成されており、それぞれ格子状に配置されている。つまり、本実施形態においては、第1の対向電極52−1及び第2の対向電極52−2は、行方向においても、また、列方向においても交互に配置されている。図13において白色で表示している対向電極が第1の対向電極52−1であり、黒色で表示している対向電極が第2の対向電極52−2である。
但し、本実施形態においては、第1の対向電極52−1及び第2の対向電極52−2はそれぞれ対角線上で接続されており、第1の対向電極52−1同士を接続する接続線と、第2の対向電極52−2同士を接続する接続線との交差部は絶縁されている。その上で、第1実施形態及び第2実施形態と同様に、第1の対向電極52−1は第1の共通電源線65(図13においては図示せず)に接続され、第2の対向電極52−2は第2の共通電源線66(図13においては図示せず)に接続される。
第1の対向電極52−1及び第2の対向電極52−2への電圧の印加方法は、第1実施形態及び第2実施形態と同様であり、第1の共通電源線65には第1共通電圧VCOM0を印加し、第2の共通電源線66には、第2共通電圧VCOM1を印加する。このように第1の対向電極52−1及び第2の対向電極52−2へ共通電圧を印加することにより、行方向及び列方向において隣り合う第1の対向電極52−1と第2の対向電極52−2に対して極性の反転した電圧を印加する期間が生じる。
本実施形態においても、隣接画素で表示色を同じ色に変化させる過渡応答を平滑化することができ、対向電極に印加する電圧の周波数を高くすることなく、ちらつきを防止できる。また、低消費かつ短時間で残像の無い消去や書き換えが可能となる。特に、本実施形態においては、行方向だけでなく、列方向においても隣接する対向電極間で極性の反転した電圧を印加することができるので、ちらつきの防止と残像を軽減した消去や書き換えにより一層優れた効果を発揮することができる。なお、本実施形態においても、第1の対向電極52−1と第2の対向電極52−2の列方向及び行方向の幅並びに位置は、画素電極Pの列方向及び行方向の幅並びに位置と一致していなくても良い。
また、本実施形態は、電気泳動表示装置として機能させることができるだけでなく、検出素子(静電容量型入力センサ素子)としても機能させることができる。例えば、表示を変更しない期間において、図13において黒色で表示された第2の対向電極52−2を順次選択し、所定の電圧信号を供給すると共に、図13において白色で表示された第1の対向電極52−1群で、容量結合による信号を取り込む。さらに、図13において白色で表示された第1の対向電極52−1を順次選択し、所定の電圧信号を供給すると共に、図13において黒色で表示された第2の対向電極52−2群で、容量結合による信号を取り込む操作を行う。このようにして第1の対向電極52−1と第2の対向電極52−2と間に電位差が生じれば、絶縁物(誘導体)に応じた静電容量が得られる。人体は水分が多く導電性があるため対向電極に近づくと指と対向電極間の静電容量が増加する。したがって、これを行方向と列方向のどのラインが大きくなっているかを調べることで入力座標を検知することができる。このように、本実施形態によれば、電気泳動表示装置として機能させることができるだけでなく、検出素子(静電容量型入力センサ素子)としても機能させることができる。
<変形例>
次に、変形例について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
次に、変形例について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
(変形例1)
前記第1実施形態においては、第1の対向電極52−1と第2の対向電極52−2の形状を、行方向を長手方向とする矩形形状に形成した例について説明したが、本発明はこの構成に限定されているものではない。例えば、第1の対向電極52−1と第2の対向電極52−2の形状を、列方向を長手方向とする矩形形状に形成してもよい。
前記第1実施形態においては、第1の対向電極52−1と第2の対向電極52−2の形状を、行方向を長手方向とする矩形形状に形成した例について説明したが、本発明はこの構成に限定されているものではない。例えば、第1の対向電極52−1と第2の対向電極52−2の形状を、列方向を長手方向とする矩形形状に形成してもよい。
(変形例2)
前記実施形態においては、第1共通電圧VCOM0と第2共通電圧VCOM1との波形が異なる場合の1例として、第1共通電圧VCOM0と第2共通電圧VCOM1との周波数が異なる場合を例に挙げて説明したが、本発明はこの構成に限定されているものではない。例えば、第1共通電圧VCOM0と第2共通電圧VCOM1との一方の波形の形状が矩形であり、他方の波形の形状が、矩形以外の形状、例えば、三角形や五角形等の多角形、台形、正弦波、鋸歯形状、階段形状等が挙げられる。また、これらのうちから2つの形状を選択し、その一方を第1共通電圧VCOM0の波形の形状とし、他方を第2共通電圧VCOM1の波形の形状としてもよい。
前記実施形態においては、第1共通電圧VCOM0と第2共通電圧VCOM1との波形が異なる場合の1例として、第1共通電圧VCOM0と第2共通電圧VCOM1との周波数が異なる場合を例に挙げて説明したが、本発明はこの構成に限定されているものではない。例えば、第1共通電圧VCOM0と第2共通電圧VCOM1との一方の波形の形状が矩形であり、他方の波形の形状が、矩形以外の形状、例えば、三角形や五角形等の多角形、台形、正弦波、鋸歯形状、階段形状等が挙げられる。また、これらのうちから2つの形状を選択し、その一方を第1共通電圧VCOM0の波形の形状とし、他方を第2共通電圧VCOM1の波形の形状としてもよい。
なお、電圧波形の形状は、光学素子の電気光学特性等によって適宜設定してもよい。例えば、電気泳動素子の場合には、駆動期間の初期に高い駆動電圧を印加し、対向電極52から粒子を引きはがして泳動しやすくして、その後比較的低い駆動電圧を印加する場合には、階段形状等が適しており、光学素子が容量性の場合、過渡電流の増大を防止するためには、三角形や正弦波が適している場合がある。
<応用例>
本発明を応用した電子機器を以下に例示する。図14及び図15には、以上に例示した電気泳動表示装置100を採用した電子機器の外観が図示されている。
本発明を応用した電子機器を以下に例示する。図14及び図15には、以上に例示した電気泳動表示装置100を採用した電子機器の外観が図示されている。
図14は、電気泳動表示装置100を利用した携帯型の情報端末(電子書籍)310の斜視図である。図14に示すように、情報端末310は、利用者が操作する操作子312と、表示部314に画像を表示する電気泳動表示装置100とを含んで構成される。操作子312が操作されると表示部314の表示画像が変更される。
図15は、電気泳動表示装置100を利用した電子ペーパー320の斜視図である。図15に示すように、電子ペーパー320は、可撓性の基板(シート)322の表面に形成された電気泳動表示装置100を含んで構成される。
本発明が適用される電子機器は以上の例示に限定されない。例えば、携帯電話機や時計(腕時計),携帯型の音響再生装置,電子手帳,タッチパネル搭載型の表示装置など、各種の電子機器に本発明の電気泳動表示装置(記憶型表示装置)を採用することが可能である。
また、本発明の表示素子は、電気泳動素子に限定されるものではなく、飛翔粉粒体素子、液晶素子等にも適用可能である。したがって、本発明の記憶型表示装置は、電気泳動表示装置に限定されるものではなく、メモリー性を有する液晶表示装置にも適用可能である。また、電子機器の例としても、液晶表示装置を用いた情報端末、携帯電話機や時計(腕時計),携帯型の音響再生装置,電子手帳,タッチパネル搭載型の表示装置、タブレット、電子ブック、スマートフォンなど、各種の電子機器に本発明の記憶型表示装置を採用することが可能である。
以上、本発明の記憶型表示装置、記憶型表示装置の駆動方法および電子機器を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。
また、本発明は、前記各実施形態、前記変形例のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
10…電気泳動パネル、13…第1の電源線、14…第2の電源線、20…制御回路、25…メモリー回路、28…素子基板、29…対向基板、30…表示部、31…接着剤層、32…走査線、34…データ線、35…スイッチ回路、36,37…トランスファーゲート、40…駆動部、42…走査線駆動回路、44…データ線駆動回路、44−1…シフトレジスター、44−2…第1ラッチ回路、44−3…第2ラッチ回路、50…電気泳動素子、51…画素電極、52…対向電極、52−1…第1の対向電極、52−2…第2の対向電極、53…マイクロカプセル、54…分散媒、55…白色粒子、56…黒色粒子、57…イオン層、61…第1の電源線、62…第2の電源線、65…第1の共通電源線、66…第2の共通電源線、100…電気泳動表示装置、310…情報端末、312…操作子、314…表示部、320…電子ペーパー、322…基板、25p1,25p2,36p,37p…P−MOS、25n1,25n2,36n,37n…N−MOS、P,P0_0,P0_1,P1_0,P1_1,…画素回路、s1〜sn…サンプリング信号、T1〜T4、T11〜T13…期間、Ts…選択スイッチ、Vx…データ信号
Claims (14)
- 行方向と列方向にマトリックス状に配置された複数の画素を備え、前記画素は、前記画素ごとに形成された複数の画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に挟持される表示素子とを備えた記憶型表示装置であって、
前記対向電極は、第1の対向電極と第2の対向電極とを備え、
前記第1の対向電極と前記第2の対向電極は、前記行方向および前記列方向の少なくとも一方向に交互に並んで配置されており、
第1の電圧波形を前記第1の対向電極に印加し、前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する制御回路を備える、
ことを特徴とする記憶型表示装置。 - 前記第1の電圧波形と前記第2の電圧波形とは、周波数が異なる、
ことを特徴とする請求項1に記載の記憶型表示装置。 - 前記第2の電圧波形の周波数は、前記第1の電圧波形の周波数の偶数倍である、
ことを特徴とする請求項2に記載の記憶型表示装置。 - 前記第2の電圧波形の周波数は、前記第1の電圧波形の周波数の2のべき乗倍である、
ことを特徴とする請求項2に記載の記憶型表示装置。 - 前記第1の電圧波形と前記第2の電圧波形とは、直交関係にある、
ことを特徴とする請求項1乃至4のいずれか一項に記載の記憶型表示装置。 - 前記第1の電圧波形および前記第2の電圧波形の形状は、それぞれ、矩形であり、
前記第1の電圧波形と前記第2の電圧波形とのデューティー比が等しい、
ことを特徴とする請求項1乃至5のいずれか一項に記載の記憶型表示装置。 - 前記第1の電圧波形および前記第2の電圧波形の形状は、それぞれ、矩形であり、
前記第1の電圧波形と前記第2の電圧波形との波高が等しい、
ことを特徴とする請求項1乃至6のいずれか一項に記載の記憶型表示装置。 - 前記第1の電圧波形および前記第2の電圧波形は、それぞれ、ウォルッシュ関数で表される、
ことを特徴とする請求項1乃至7のいずれか一項に記載の記憶型表示装置。 - 前記第1の対向電極と前記第2の対向電極は、行方向を長手方向とする形状に形成されている、
ことを特徴とする請求項1乃至8のいずれか一項に記載の記憶型表示装置。 - 前記第1の対向電極と前記第2の対向電極は、矩形形状に形成されており、格子状に配置されている、
ことを特徴とする請求項1乃至8のいずれか一項に記載の記憶型表示装置。 - 前記第1の対向電極と前記第2の対向電極は、対角線上で接続されている、
ことを特徴とする請求項10に記載の記憶型表示装置。 - 前記第1の対向電極と前記第2の対向電極は、静電容量型入力検出素子を兼ねる、
ことを特徴とする請求項11に記載の記憶型表示装置。 - 行方向と列方向にマトリックス状に配置された複数の画素を備え、前記画素は、前記画素ごとに形成された複数の画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に挟持される表示素子とを備え、前記対向電極は、第1の対向電極と第2の対向電極とを備え、前記第1の対向電極と前記第2の対向電極は、前記行方向および前記列方向の少なくとも一方向に交互に並んで配置された記憶型表示装置の駆動方法であって、
第1の電圧波形を前記第1の対向電極に印加する工程と、
前記第1の電圧波形と異なる波形の第2の電圧波形を前記第2の対向電極に印加する工程と、を備える、
ことを特徴とする記憶型表示装置の駆動方法。 - 請求項1乃至12のいずれか一項に記載の記憶型表示装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015124854A JP2017009800A (ja) | 2015-06-22 | 2015-06-22 | 記憶型表示装置、記憶型表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015124854A JP2017009800A (ja) | 2015-06-22 | 2015-06-22 | 記憶型表示装置、記憶型表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017009800A true JP2017009800A (ja) | 2017-01-12 |
Family
ID=57763360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015124854A Pending JP2017009800A (ja) | 2015-06-22 | 2015-06-22 | 記憶型表示装置、記憶型表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017009800A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109799931A (zh) * | 2017-11-16 | 2019-05-24 | 天马日本株式会社 | 光线分配可控触摸面板装置 |
-
2015
- 2015-06-22 JP JP2015124854A patent/JP2017009800A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109799931A (zh) * | 2017-11-16 | 2019-05-24 | 天马日本株式会社 | 光线分配可控触摸面板装置 |
JP2019090969A (ja) * | 2017-11-16 | 2019-06-13 | Tianma Japan株式会社 | 光線方向制御タッチパネル装置 |
CN109799931B (zh) * | 2017-11-16 | 2023-06-27 | 天马日本株式会社 | 光线分配可控触摸面板装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4269187B2 (ja) | 電気泳動装置、電気泳動装置の駆動方法、電子機器 | |
JP2009175492A (ja) | 電気泳動表示装置及びその駆動方法並びに電子機器 | |
TW200419509A (en) | Driving a bi-stable matrix display device | |
JP2014059540A (ja) | 電気泳動表示装置 | |
JP5370087B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
CN102737588A (zh) | 电光装置的控制方法、电光装置的控制装置、电光装置及电子设备 | |
JP2017009801A (ja) | 記憶型表示装置および電子機器 | |
JP2011150010A (ja) | 電気光学装置、電気光学装置の駆動方法、電子機器 | |
JP2009237273A (ja) | 電気泳動表示装置及びその駆動方法、並びに電子機器 | |
JP2015138096A (ja) | 電気泳動表示装置、電気泳動表示装置の駆動方法、制御回路および電子機器 | |
JP5974350B2 (ja) | 表示装置、表示装置の制御方法及び制御装置 | |
US20150269891A1 (en) | Electrophoretic device and electronic apparatus | |
JP2017009800A (ja) | 記憶型表示装置、記憶型表示装置の駆動方法および電子機器 | |
JP5459592B2 (ja) | 電気光学装置とその駆動方法、及び電子機器 | |
JP5304556B2 (ja) | 電気泳動表示装置及びその駆動方法 | |
JP2009169365A (ja) | 電気泳動表示装置及びその駆動方法並びに電子機器 | |
JP2016133622A (ja) | 記憶型表示装置、記憶型表示装置の駆動方法、及び電子機器 | |
JP2004177590A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
JP2012194249A (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の制御装置および電子機器 | |
KR101991744B1 (ko) | 전기영동 디스플레이 장치와 이의 구동방법 | |
JP2011232594A (ja) | 電気泳動表示装置、制御回路、電子機器および駆動方法 | |
JP2009229850A (ja) | 画素回路、電気泳動表示装置及びその駆動方法、並びに電子機器 | |
JP2016136176A (ja) | 隔壁型表示装置、及び電子機器 | |
JP5527128B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、電気泳動表示装置用制御回路、電子機器 | |
JP6710936B2 (ja) | 電気泳動表示装置及びその駆動方法 |