JP2012181857A - メモリインターフェイスを利用してメモリモジュールのパーティショニングを制御する方法 - Google Patents

Abstract

【課題】単一パーティションのみを具備している従来のメモリカード又はモジュールであるメモリカード及びモジュールにおいてパーティショニングを実装する装置及び方法。
【解決手段】本発明による代表的なメモリカード／モジュールは、メモリ装置と、データバス、コマンドライン、及びクロックラインを含むメモリインターフェイスと、を含んでいる。メモリカード／モジュールは、１つ又は複数のメモリ装置及びメモリインターフェイスに結合されたメモリコントローラを更に含んでいる。メモリカード／モジュールは、１つ又は複数のメモリ装置のパーティショニングを制御する手段を含んでおり、メモリコントローラは、パーティション情報に従って１つ又は複数のメモリ装置を動作させるべく構成されている。
【選択図】図３

Description

本発明は、メモリカード又はメモリモジュールの技術分野に関するものである。又、これは、フラッシュ技術及び／又はＲＯＭ技術を使用したメモリカード又はメモリモジュールにも関係している。更に詳しくは、本発明は、単一パーティションのみを具備した従来のメモリカード又はメモリモジュールであるＭＭＣ（ＭｕｌｔｉＭｅｄｉａＣａｒｄ（マルチメディアカード）（登録商標））カード、ＳＤメモリカード、又はＭｅｍｏｒｙ Ｓｔｉｃｋ（メモリースティック）（登録商標）などのメモリカード及びモジュール内においてパーティショニングを実装する簡単な方法に関するものである。

本発明は、例えば、ＭＭＣカードや、例えば、ＳＤカード又はＭｅｍｏｒｙ Ｓｔｉｃｋと呼ばれているメモリカード又はメモリモジュールに関するものである。ＭＭＣ及びＳＤの仕様書は、特定のカードフォームファクタを有すると共に特定の電気インターフェイス及びデータ交換用のデータ交換プロトコルを有するメモリカード機能について記述している。本発明は、システムが組み込み型の大容量メモリとして使用可能であり且つ高い信頼性を有するために必要ないくつかの追加機能について記述している。

ＭＭＣカードの特性については、例えば、「ｈｔｔｐ：／／ｗｗｗ．ｍｍｃａ．ｏｒｇ／ｃｏｍｐｌｉａｎｃｅ／ｂｕｙ＿ｓｐｅｃ／ＭＭＣＡ＿Ｓｙｓｔｅｍ＿ＳｕｍｍａｒｙＶ４１．ｐｄｆ」のウェブページにおいて入手可能であるＭＭＣの仕様書に開示されている。

現在、メモリカードの仕様書は、パーティショニング又はメモリカードの内部機能に関するその他の詳細について記述してはいない。従って、適切なカード機能にとって必要な損耗平均化、ガベージコレクション、データ圧縮、不良ブロック管理、及びその他のメモリ技術に関係した問題の場合の内部ファームウェアの機能は、カード固有のものになっており、且つ、ホストから制御不可能である。

最近のモバイル端末のフラッシュメモリのレイアウトは、通常、複数のパーティションを具備している。これらのパーティションは、通常、ハードディスクにおいて知られているもののように、バイナリパーティション（読み取り専用）と、読み取り−書き込みパーティションである。読み取り専用パーティションは、装置の寿命を通じて数回のみ更新可能であり、これらの破壊の可能性は、非常に低くなければならない。読み取り−書き込みパーティションの場合には、その使用法が更に過酷であるが、データの一貫性も非常に重要である。（非常に安全な方法で保存しなければならない）装置の動作に必要なデータを格納するいくつかの読み取り−書き込みパーティションも存在可能である。

ＭＭＣ仕様書「ｈｔｔｐ：／／ｗｗｗ．ｍｍｃａ．ｏｒｇ／ｃｏｍｐｌｉａｎｃｅ／ｂｕｙ＿ｓｐｅｃ／ＭＭＣＡ＿Ｓｙｓｔｅｍ＿ＳｕｍｍａｒｙＶ４１．ｐｄｆ」

既存のメモリカード／モジュール及びメモリカードの仕様書には、パーティションが定義されていない（即ち、カード内のすべてのデータが同一のパーティション内に配置されるものとされている）。これは、例えば、（消去又は書き込み動作が同時にカード内において内部的に実行されている場合の）突然の電源切断（電源供給の中断）の状況においてデータ破壊のリスクが相対的に高くなることを意味しており、この結果、データのセキュリティが相対的に低下することになる。

現在使用するストレージカード内に保存されたデータのセキュリティが、非常に重要なトピックではない場合にも、ストレージ媒体のデータセキュリティの向上は、常に望ましいものと考えられよう。

本発明の一態様によれば、メモリカード又はメモリモジュールが提供されている。このようなメモリカード又はメモリモジュールは、少なくとも１つのメモリ装置、メモリインターフェイス、及びメモリコントローラを有している。前述のメモリインターフェイスは、少なくとも、データバス、コマンドライン、及びクロックラインを有している。メモリカード又はメモリモジュール内において、メモリコントローラは、前述の（少なくとも１つの）メモリ装置及び前述のメモリインターフェイスに接続されている。本発明によるメモリカード又はメモリモジュールには、前述の（少なくとも１つの）メモリ装置のパーティショニングを制御する手段が更に提供されている。更には、前述のメモリコントローラは、前述のパーティショニングに従って前述の（少なくとも１つの）メモリ装置を動作させるべく構成されている。

本発明は、既存のメモリカード又はメモリモジュール仕様の上部における（構成可能／制御可能なパーティションを有する）アブストラクションレイヤを開示している。これらのパーティションを適用することにより、データ破壊の低い確率を保証可能である。実際には、これは、従来の大容量メモリと比べて、命令（機能）、状態、又はパラメータの追加セットをメモリカード／モジュールによってサポートしなければならないことを意味している。

以下においては、「メモリカード／モジュール」という用語に伴って明細書を不明瞭にすることを回避するために、「メモリモジュール」という用語は、メモリカード及びメモリモジュールを表すべく使用されている。更には、すべてのメモリ装置の存在は、複数のメモリ装置として実施可能であることも明らかであることから、メモリ装置との関連において「少なくとも１つ」という用語を省略している。メモリモジュールという表現は、「メモリカード又はモジュール」という表現と同義的に使用されており、且つ、これは、メモリカード、組み込み型のメモリ装置、及びメモリ装置を有する（例えば、ＭＭＣ又はＳＤカードインターフェイスなどの）メモリモジュールインターフェイスを有する装置を表すべく使用されている。

本発明の例示用の一実施例においては、メモリインターフェイスは、ＭＭＣ／ＳＤカードインターフェイスである。この例示用の実施例においては、メモリモジュールは、標準化されたインターフェイス及びフォームファクタを有するＭＭＣ（ＭｕｌｔｉＭｅｄｉａＣａｒｄ）として実装されている。他の例示用の実施例においては、メモリモジュールは、標準化されたインターフェイス及びフォームファクタを有するＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）カードとして実装されている。他の例示用の実施例においては、メモリモジュールは、標準化されたインターフェイス及びフォームファクタを有するチップスケールパッケージとして実装されている。この実装によれば、携帯（セルラー）電話機、携帯型のカメラ、（例えば、ＭＰ３などの）メディア再生装置、及びこれらに類似したものの内部において、パーティショニング可能なメモリモジュールを使用可能である。

本発明の他の例示用の実施例においては、前述のパーティショニング情報は、それぞれのパーティションのサイズ、それぞれのパーティションの開始アドレス／停止アドレス、読み取り専用アクセス／読み取り−書き込みアクセス、損耗平均化情報、スペアブロックの数、及び固定パーティション又は再構成可能なパーティションのグループから選択された、但し、これらに限定されない、情報を有している。

即ち、本発明は、既存のメモリモジュール仕様の上部における（構成可能／制御可能なパーティションを有する）アブストラクションレイヤを開示している。これらのパーティションを適用することにより、データ破壊の確率を低くすることを保証できる。実際には、これは、従来の大容量メモリと比べて、命令（機能）、状態、又はパラメータの追加セットをメモリモジュールによってサポートしなければならないことを意味している。この命令セットにより、メモリモジュールのメモリ装置上においていくつかのパーティションを定義可能である。又、パーティションの最大数を、例えば、１６（３２、６４、或いは、場合によっては、１０２４）に制限することも可能であろう。デフォルトでは、カード全体をデフォルトの機能を有する単一の読み取り／書き込みパーティションとして構成可能である（可視状態にすることができる）。（例えば、開始アドレス及び停止アドレス、或いは、開始アドレス及びパーティションサイズを含む）それぞれのパーティションのサイズは、それぞれのパーティションごとに別個に調節又は選択可能である。

パーティションが読み取り専用アクセスを許可するか、又は読み取り−書き込みアクセスを許可するかをそれぞれのパーティションごとに定義することも想定されている。

又、それぞれのパーティションごとに別個に損耗平均化情報を定義することも考えられている。損耗平均化情報は、例えば、損耗平均化がそれぞれのパーティションについて有効又は無効になっているかどうかを包含可能であり、且つ、どのメモリ（セル、又は）ブロックが実際に損耗しており、且つ、これらを置換するべくどのメモリ（セル、又は）ブロックが使用されるのかに関する情報をも包含可能である。その特定のパーティション内のブロックのみがそのパーティションの損耗平均化に使用されることを許容することも考えられている。この種の「パーティション内」における損耗平均化は、異なるパーティション間におけるデータ干渉を極小化し、突然の電源切断の後の回復を簡単にすることができる。

パーティションごとの損耗平均化動作のためにリザーブされるスペアブロックの数をそれぞれのパーティションごとに定義することが考慮及び想定されている。書き込みアクセスレートが非常に異なると予想されるパーティションの場合には、異なる数のスペアブロックをそれぞれのパーティションに割り当て可能であることに留意されたい。それぞれのパーティションごとの（例えば、実行時ブロックエラーが発生した際に必要とされる）スペアブロックの量は、ホストシステムにおいて構成可能にすることができる。特定のパーティションのスペアブロックは、パーティションについて規定されている同一のアドレス範囲内に配置可能である。特定パーティションのスペアブロックをスペアブロックの共通プール内に配置可能である。ブロックエラーの確率が低いことから、読み取り専用パーティションは、スペアブロックをまったく具備しないことも可能であろう。

又、それぞれのパーティションごとに、少なくとも１つの固定パーティション又は少なくとも１つの再構成可能なパーティションについてリザーブされるスペアブロックの数を定義することも考えられている。

又、まず、連続した空間（メモリ装置のエリア）として読み取り専用パーティションを生成した後に、読み取り−書き込みパーティションを生成することも想定されている。パーティションの損耗平均化能力が不十分であり、且つ、これを拡張する必要がある場合（パーティションシフティング）には、この方法により、追加のスペアブロックに対するアクセスが簡単になる。

前述のメモリ装置と、前述のコントローラと、前述のメモリ装置のパーティショニングを制御する前述の手段と、を単一の集積回路上に実装可能である。又、メモリコントローラと、パーティショニングを制御する前述の手段と、前述のメモリ装置の一部のみを単一のチップ上に統合することのみによって、この実施例を実装することも想定されており、例えば、この場合には、メモリカードのメモリモジュールは、メモリインターフェイスに接続されたいくつかのメモリチップを有している。又、前述のメモリ装置を共に形成する（例えば、単一の又は複数のチップ上に配置された）いくつかのメモリユニットを使用することも考えられている。

例示用の一実施例においては、前述のメモリ装置は、フラッシュメモリである。

本発明の更に他の例示用の実施例においては、前述のメモリコントローラは、前述のパーティション情報の正確性をチェックするべく構成されている。選択されたパーティションがメモリモジュールの構造に適合しているかどうかをチェック可能である。又、パーティションがオーバーラップしているかどうかをチェックすることも可能である。又、最小量のスペアブロックをメモリパーティションに提供し損耗平均化を実現することが可能であるかどうかを判定することも可能である。又、パーティション情報を監視し、且つ、更には、（例えば、スペアブロックを拡張し、パーティションを移動し、且つ、これに類似した内容を実行するべく）パーティションを評価及び再割り当てすることも考えられている。これらの機能により、メモリモジュールは、メモリセル／セクション／エリアの更に大規模な「ブラックアウト」に対して対処可能である。それぞれのチェックの後に、前述のチェック動作の否定的な結果を出力可能である（チェックの肯定的な結果をユーザーに提供することも可能ではあるが、これは、有用な情報を提供するものとみなされないであろう）。これにより、再パーティショニング動作が必要であると考えられるとユーザーに対して通知可能である。

本発明の他の態様によれば、メモリモジュールのメモリインターフェイスを利用する方法が提供されている。メモリインターフェイスは、（少なくとも）、データバス、コマンドライン、及びクロックラインを有している。本方法は、パーティショニング情報を示す信号をメモリモジュールのメモリコントローラにおいて受信する段階と、前述のパーティショニング情報をメモリモジュール内に保存する段階と、前述のメモリ装置を前述のパーティション情報に従って前述のメモリコントローラによって動作させる段階と、を有している。本明細書においては、「信号」という用語は、広い意味において理解する必要があり、即ち、これは、インターフェイスを通じたソフトウェアの送信とハードウェアシグナリングの両方をカバーする必要がある。メモリインターフェイスは、ホスト装置に対するメモリモジュールのインターフェイスであることに留意されたい。

本発明の方法の例示用の実施例においては、パーティショニング情報を示す前述の信号は、それぞれのパーティションのサイズと、それぞれのパーティションの開始アドレス／停止アドレスと、読み取り専用アクセス／読み取り−書き込みアクセスと、それぞれのパーティションの損耗平均化情報と、それぞれのパーティションのスペアブロックの数と、前述のパーティションが固定パーティションであるか又は再構成可能なパーティションであるかと、のグループから選択された、但し、これらに限定されない、情報を有している。前述のパーティショニング情報を保存した後に、本方法は、前述の受信信号から前述の情報を抽出する段階と、メモリ装置のパーティションを定義する段階と、を更に有している。又、前述のメモリ装置を前述のパーティション情報に従って動作させる前述の段階は、前述の定義されたパーティションに従ってメモリ装置にアクセスする段階と、それぞれのパーティションごとに別個に読み取り／書き込みアクセス及び損耗平均化を制御する段階と、をも有することができる。

本発明の方法の更に他の例示用の実施例においては、前述のメモリコントローラは、前述のパーティション情報の正確性をチェックするべく構成されている。これにより、選択されたパーティションがメモリモジュール／装置の構造に適合しているかどうかをチェック可能である。又、パーティション情報が、例えば、オーバーラップするパーティションを定義しているかどうかをもチェック可能である。最小量のスペアブロックをメモリパーティションに提供して損耗平均化を実現することができるかどうかを判定可能である。それぞれのチェックの後に、前述のチェック動作の否定的な結果を出力可能である。これにより、再パーティショニング動作が必要であると考えられるとユーザーに対して通知可能である。

本発明の他の態様によれば、メモリモジュールのメモリインターフェイスの利用方法が提供されている。メモリインターフェイスは、データバス、コマンドライン、及びクロックラインを有している。本方法は、ホスト装置からパーティショニング情報を表す信号をメモリモジュールのメモリコントローラに送信する段階と、前述のメモリ装置を前述のパーティション情報に従って前述のメモリコントローラによって動作させる段階と、を有している。

本発明の方法の例示用の一実施例によれば、前述のパーティショニング情報を表す信号は、それぞれのパーティションのサイズと、それぞれのパーティションの開始アドレス／停止アドレスと、読み取り専用／読み取り−書き込みアクセスと、それぞれのパーティションの損耗平均化情報と、それぞれのパーティションのスペアブロックの数と、パーティションが固定パーティションであるか又は再構成可能なパーティションであるかと、のグループから選択された、但し、これらに限定されない、情報を有している。前述のパーティショニング情報を保存した後に、本方法は、前述の受信信号から前述の情報を抽出する段階と、メモリ装置のパーティションを定義する段階と、を更に有することができる。又、前述のパーティション情報に従って前述のメモリ装置を動作させる前述の段階は、前述の定義されたパーティションに従ってメモリ装置にアクセスする段階と、それぞれのパーティションごとに別個に読み取り／書き込みアクセス及び損耗平均化を制御する段階と、をも有することができる。

本発明の更に他の態様によれば、プログラムプロダクトがメモリモジュール上において実行された際に、メモリインターフェイスの利用に関する先程の説明の方法を実行するプログラムコード手段を有するソフトウェアツールが提供されている。本発明のこの、並びに、以下の態様によれば、前述のメモリインターフェイスは、（少なくとも）、データバス、コマンドライン、及びクロックラインを有している。

本発明の他の態様によれば、プログラムプロダクトがメモリモジュール上において実行された際に、メモリインターフェイスの利用に関する先程の説明の方法を実行するべくサーバーからダウンロード可能であるコンピュータプログラムプロダクトが提供されている。

本発明の更に他の態様によれば、プログラムプロダクトがメモリモジュール上において実行された際に、メモリインターフェイスの利用に関する先程の説明の方法を実行するべくコンピュータ可読媒体上に保存されたプログラムコード手段を有するコンピュータプログラムプロダクトが提供されている。

本発明の他の態様によれば、コンピュータデータ信号が提供されている。コンピュータデータ信号は、搬送波内に組み込まれており、プログラムプロダクトがメモリモジュール上において実行された際にメモリインターフェイスの利用に関する先程の説明に含まれている方法の段階を（それが受信された又は転送された）コンピュータ又はメモリモジュールに実行させるプログラムを表している。

（パーティションの境界を示している）一般的なメモリレイアウトの一例を示す図である。 許可される（インターパーティション）及び許可されない（エクストラパーティション）損耗平均化動作を視覚的に表現する図である。 本発明の一態様によるメモリカードの概略図である。 本発明の方法の一実装を示すフローチャートである。 本発明の方法の他の実装を示すフローチャートである。

以下の詳細な説明においては、同一のコンポーネントには、それらが本発明の異なる実施例に示されているかどうかとは無関係に、同一の参照符号が付与されている。本発明を明瞭且つ簡潔に示すべく、図面の縮尺は、必ずしも正確でない可能性があり、また、特定の図面は、多少概略的な形態において示されている場合がある。

図１は、一般的な組み込み型の大容量メモリのレイアウトの一例を示している。大容量メモリは、太い線で描かれたパーティションの境界によって区切られた異なるパーティションを有している。それぞれのパーティションの一部は、ホストから「可視状態であるパーティション」として描かれている（空白のエリアとして描かれている）。ホストから可視状態であるパーティションに加えて、それぞれのパーティション内には、不可視状態のスペアエリアが提供されている（これらは、ホストから不可視状態である）。それぞれのメモリモジュールには、不良ブロック管理のデータ及びメモリモジュールのメタデータを保存するべく（メモリコア／モジュール内のエリアとして、又は前述のメモリ装置のパーティショニングを制御するための更なる手段として）エリアがメモリモジュールの内部にリザーブされている。

図２は、許可される（パーティション内）損耗平均化及び許可されない（パーティション間）損耗平均化の動作の一例を示している。パーティショニングを伴わない既知のメモリモジュールとは対照的に、パーティション間における損耗平均化は、（パーティションの、特に異なるパーティションの欠如に起因して）発生してはならない。図面には、矢印によって示されているように、単一パーティション内においては（太い線によって示されているパーティションの境界内においては）、異なるブロックのシフト（又は、損耗平均化）が許可されることが示されている。しかしながら、破線の矢印によって示されているパーティションの境界に跨ったパーティション間における損耗平均化の使用は、許可されない。いずれにせよ、本発明によれば、パーティションをシフトさせることが可能であり、この結果、まずは、パーティションをシフトさせた後に、さもなければパーティション間損耗平均化プロセスになったであろうパーティション内損耗平均化を実行可能である。

図３は、本発明の一態様によるメモリカードの概略図である。（データバス、電源、接地レベル、コマンド、及びクロック信号用の接点を有する）通常の電気インターフェイスを有し、且つ、通常のＭＭＣフォームファクタを具備したＭＭＣ（Ｍｕｌｔｉ−Ｍｅｄｉａ Ｃａｒｄ）カードが示されている。従来のＭＭＣカードと同様に、これらの接点は、ＭＭＣカードの外部接点を介したデータ交換を制御するべく機能するメモリインターフェイスコントローラに接続されている。メモリインターフェイスコントローラは、メモリコントローラを介してメモリ装置に接続されている。従来のＭＭＣカードとは異なり、メモリコントローラは、前述のメモリ装置のパーティショニングを制御する専用のユニット／手段に接続されており、この図においては、図を簡単にするべく、前述のメモリ装置のパーティショニングを制御する手段は、パーティショニング手段と命名されている。メモリコントローラは、この前述のメモリ装置のパーティショニングを制御する手段内に、メモリ装置に関係したパーティション情報を保存することにより、メモリ装置（メモリエリア又はメモリコア）内の破線によって示されたエリアをメモリ装置のパーティションとして定義可能である。前述のメモリ装置のパーティショニングを制御する手段をメモリ装置自体の専用エリア（又は、場合によっては、パーティションエリア）として実装することにより、ＭＭＣカードが単一のメモリ装置のみによってパーティショニング能力を提供できるようにすることも可能であることに留意されたい（メモリコントローラ自体の内部において前述のメモリ装置のパーティショニングを制御する手段に割り当てられたメモリエリア（アドレス）をハードコーディングすることを想定可能である）。

パーティション情報を保存するメモリ装置により（且つ、メモリコントローラの処理能力が十分である場合には）、メモリモジュールは、前述のメモリ装置の前述のパーティショニングを制御する手段のパーティションデータに従ってメモリ装置又はメモリ装置に対するアクセスを動作させることができる。

わかりやすくするべく、（メモリコントローラから構成することも可能である）メモリ装置のインターフェイスコントローラ又は（メモリ装置インターフェイス及びメモリインターフェイスコントローラをリセットするための）メモリ装置の電源検出などのＭＭＣカードの他のコンポーネントについては、省略している。

図４は、本発明の方法の一実装を示すフローチャートである。このフローチャートは、パーティショニング情報を表す信号をメモリカードのメモリコントローラにおいて受信する段階で始まる。この情報は、メモリ（モジュール）インターフェイスコントローラにおいて、メモリインターフェイスを介して外部ホストから受信可能である。次いで、前述の受信したパーティショニング情報を、前述のメモリコントローラに割り当てられた前述のメモリ装置のパーティショニングを制御する手段に提供している。次いで、メモリモジュールのメモリコントローラは、前述のメモリ装置の前述のパーティショニングを制御する手段の前述の保存されたパーティション情報に従って前述のメモリ装置を動作させている。

フローチャートには明示的に示されてはいないが、パーティショニング情報は、それぞれのパーティションのサイズ、それぞれのパーティションの開始アドレス／停止アドレス、読み取り専用アクセス又は読み取り−書き込みアクセスなどのパーティションのアクセスタイプ、それぞれのパーティションの損耗平均化情報（どのブロックが損耗しており、どのブロックがそれらを置換するのか）、及びそれぞれのパーティションのスペアブロックの数（これは、実現するべきＭＴＢＦ（Ｍｅａｎ Ｔｉｍｅ Ｂｅｆｏｒｅ Ｆａｉｌｕｒｅ）とは独立的に自由に選択可能である）のグループから選択可能であるが、但し、これらに限定されるものではない。前述のパーティショニング情報を受信した後に、本方法は、前述の受信信号から前述の情報を抽出する段階と、前述の抽出した情報を保存する段階と、前述のメモリ装置上において（それぞれのパーティションパラメータによって）パーティションを定義する段階と、を更に有することができる。又、前述のメモリ装置を前述のパーティション情報に従って動作させる前述の段階は、（すべてのパーティションパラメータによって前述のパーティションを定義する段階と）、前述の定義されたパーティションに従って（即ち、パーティションごとに）メモリ装置にアクセスする段階と、それぞれのパーティションごとに別個に読み取り／書き込みアクセス及び損耗平均化を制御する段階と、をも有することができる。

図５は、本発明の方法の他の実装を示すフローチャートである。このフローチャートは、パーティショニング情報を表す信号をホスト装置からメモリモジュールのメモリコントローラに送信する段階で始まる。次いで、ホスト装置は、前述のメモリ装置を前述のパーティション情報に従って動作させている。この実装は、本発明のホスト装置側を表している。

これは、パーティションの制御のために定義可能である特殊な命令セットによって実装可能である。例えば、（ＭＭＣＡ ｖ４．１の仕様書に規定されている）ＥＸＴ＿ＣＳＤ命令を基礎として使用可能である。それぞれのパーティションの個別のパーティションサイズ、即ち、開始アドレスと終了アドレス、パーティションが読み取り専用を許可するか又は読み取り−書き込み動作を許可するか、損耗平均化が有効になっているかどうかを定義可能である必要がある。読み取り専用パーティション内における損耗平均化を（既定では）許可しないことを想定可能である。

本発明によれば、（ホストに接続されている場合に）任意の時点においてメモリモジュールのストレージを自由に再パーティショニングすることが可能になる。図面の説明を不明瞭にすることを回避するべく、専用のアクセス手順、損耗平均化手順、及びパーティショニング情報のデータフォーマットの説明については、省略している。

メモリカード／モジュール内においてパーティショニングを使用することにより、データ破壊のリスクを低減可能であろう。又、パーティショニングにより、フレッシュな損耗平均化されていないエリア上に読み取り専用データを維持することも可能である（データ保持力も消去回数に依存している）。これは、読み取り／書き込み領域（エリア又はブロック）内においてスペア領域（エリア又はブロック）を更に使用することにより、メモリモジュールの全体的な予想寿命を改善可能であるという更なる利点を具備している。メモリ（コア）をいくつかのパーティションに分割することにより、特定の読み取り−書き込みエリアのライフサイクルを低減することもあるが（それぞれのメモリブロックの消去回数は限られている）、相対的に高いデータの一貫性という利益の観点から、これは許容可能であると思われる。

本発明は、ホスト装置から（ＭＭＣ／ＳＤカードインターフェイスなどのメモリモジュールインターフェイスを介して）メモリカード／モジュールの内部の低レベルのパーティショニングを制御可能であることに留意されたい。従来、既存のカードは、この機能を提供しておらず、メモリ装置の固定された内部の物理的なパーティショニングを使用している（そして、この結果、この上部にＦＡＴパーティショニングを提供している）。このような既知の方法とは異なり、本発明は、カード内部の物理的なレイヤパーティションとＦＡＴパーティションの間に第３のパーティショニングレイヤを追加している。

本明細書におけるパーティションは、以下の内容を意味している。メモリモジュールは、ユーザーにとって可視状態である複数のセクタである。この複数のセクタ（連続したアドレス空間）を、なんらかのモジュール固有の刻みを有するセクションに分割している。１つのセクションが１つのパーティションである。それぞれのパーティションは、機能セット（ＲＯやＲ／Ｗなど）を具備している。機能セットは、ユーザー／ホストに対するパーティションの動作について規定している。

本出願には、本発明の実装及び実施例に関する例を使用した説明が含まれている。当業者であれば、本発明は、以上において提示した実施例の詳細に限定されるものではなく、且つ、本発明は、本発明の特徴を逸脱することなしに、他の形態において実施可能であることを理解するであろう。以上において提示した実施例は、例示を目的とするものであって、限定を意図したものではないとみなされたい。従って、本発明の実装及び使用の可能性を制限するものは、添付の請求項のみである。従って、等価な実装を含む請求項によって決定される本発明を実装する様々選択肢も、本発明の範囲に含まれている。

Claims (16)

1. 少なくとも１つのメモリ装置と、
   データバス、コマンドライン、及びクロックラインを有するメモリインターフェイスと、
   前記少なくとも１つのメモリ装置及び前記メモリインターフェイスに接続されたメモリコントローラと、
   前記少なくとも１つのメモリ装置のパーティショニングを制御する手段と、
   を有しており、
   前記メモリコントローラは、前記少なくとも１つのメモリ装置を前記パーティション情報に従って動作させるべく構成されている、メモリカード又はメモリモジュール。
2. 前記メモリインターフェイスは、ＭＭＣ／ＳＤカードインターフェイスである請求項１記載のメモリモジュール。
3. 前記パーティショニング情報は、
   それぞれのパーティションのサイズと、
   それぞれのパーティションの開始アドレス／停止アドレスと、
   読み取り専用アクセス／読み取り−書き込みアクセスと、
   損耗平均化情報と、
   スペアブロックの数と、
   固定パーティション又は再構成可能なパーティションと、のグループから選択された、但し、これらに限定されない、情報を有する請求項１記載のメモリモジュール。
4. 前記少なくとも１つのメモリ装置は、フラッシュメモリである請求項１記載のメモリモジュール。
5. 前記少なくとも１つのメモリ装置と、前記メモリコントローラと、前記少なくとも１つのメモリ装置の前記パーティショニングを制御する前記手段と、は、単一チップ上に実装されている請求項１記載のメモリモジュール。
6. 前記メモリコントローラは、前記パーティション情報の正確性をチェックするべく構成されている請求項１記載のメモリモジュール。
7. パーティショニング情報を表す信号をメモリモジュールのメモリコントローラにおいて受信する段階と、
   前記パーティショニング情報をメモリモジュール内に保存する段階と、
   前記少なくとも１つのメモリ装置を前記パーティション情報に従って前記メモリコントローラによって動作させる段階と、
   を有するメモリモジュールのためのメモリインターフェイスの利用方法。
8. 前記パーティショニング情報を表す信号は、
   それぞれのパーティションのサイズと、
   それぞれのパーティションの開始アドレス／停止アドレスと、
   読み取り専用アクセス／読み取り−書き込みアクセスと、
   それぞれのパーティションの損耗平均化情報と、
   それぞれのパーティションのスペアブロックの数と、
   固定パーティション又は再構成可能パーティションと、のグループから選択された、但し、これらに限定されない、情報を有しており、
   前記パーティショニング情報を保存する前記段階は、前記受信信号から前記情報を抽出する段階と、前記少なくとも１つのメモリ装置のパーティションを定義する段階と、を更に有しており、
   前記メモリモジュールを前記パーティション情報に従って動作させる段階は、前記定義されたパーティションに従って前記少なくとも１つのメモリ装置にアクセスする段階と、それぞれのパーティションごとに別個に読み取り／書き込みアクセス及び損耗平均化を制御する段階と、を有する請求項７記載のメモリモジュールの利用方法。
9. メモリモジュールを利用可能なコンピュータプログラムであって、該プログラムがメモリモジュール上において実行された際に請求項７記載の前記段階を実行するプログラムコードセクションを有する、コンピュータプログラム。
10. メモリモジュールを利用可能な方法を実行するコンピュータプログラムプロダクトであって、該プログラムプロダクトがコントローラ又はメモリモジュール上において実行された際に請求項７の前記段階を実行するべく機械可読媒体上に保存されたプログラムコードセクションを有する、コンピュータプログラムプロダクト。
11. 搬送波内において実現され、プロセッサによって実行された際に請求項７の前記段階を実行させる命令を表しているコンピュータデータ信号。
12. パーティショニング情報を表す信号をホスト装置からメモリモジュールのメモリコントローラに送信する段階と、
    前記少なくとも１つのメモリ装置を前記パーティション情報に従って前記メモリコントローラによって動作させる段階と、
    を有するメモリモジュールのメモリインターフェイスの利用方法。
13. 前記パーティショニング情報を表す信号は、
    それぞれのパーティションのサイズと、
    それぞれのパーティションの開始アドレス／停止アドレスと、
    読み取り専用アクセス／読み取り−書き込みアクセスと、
    それぞれのパーティションの損耗平均化情報と、
    それぞれのパーティションのスペアブロックの数と、
    固定パーティション又は再構成可能なパーティションと、のグループから選択された、但し、これらに限定されない、情報を有しており、
    前記パーティショニング情報を送信する前記段階は、送信対象の信号内に前記情報を包含する段階を更に有しており、
    前記パーティション情報に従って前記メモリモジュールを動作させる段階は、前記定義されたパーティションに従って前記少なくとも１つのメモリ装置にアクセスする段階と、それぞれのパーティションについて別個に読み取り／書き込みアクセス及び損耗平均化を制御する段階と、を有する請求項１２記載のメモリモジュールの利用方法。
14. メモリモジュールを利用可能なコンピュータプログラムであって、該プログラムがメモリモジュール上において実行された際に請求項１２の前記段階を実行するプログラムコードセクションを有するコンピュータプログラム。
15. メモリモジュールを利用可能な方法を実行するコンピュータプログラムプロダクトであって、該プログラムプロダクトがコントローラ又はメモリモジュール上において実行された際に請求項１２の前記段階を実行するべく機械可読媒体上に保存されたプログラムコードセクションを有するコンピュータプログラムプロダクト。
16. 搬送波内において実現され、プロセッサによって実行された際に請求項１２の前記段階を実行させる命令を表しているコンピュータデータ信号。

Images