JP2008046981A - システム制御装置、情報処理装置および入出力要求制御方法 - Google Patents

システム制御装置、情報処理装置および入出力要求制御方法 Download PDF

Info

Publication number
JP2008046981A
JP2008046981A JP2006223491A JP2006223491A JP2008046981A JP 2008046981 A JP2008046981 A JP 2008046981A JP 2006223491 A JP2006223491 A JP 2006223491A JP 2006223491 A JP2006223491 A JP 2006223491A JP 2008046981 A JP2008046981 A JP 2008046981A
Authority
JP
Japan
Prior art keywords
input
output request
system control
address
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006223491A
Other languages
English (en)
Other versions
JP5103823B2 (ja
Inventor
仁 ▲高▼橋
Hitoshi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006223491A priority Critical patent/JP5103823B2/ja
Priority to DE602007000533T priority patent/DE602007000533D1/de
Priority to EP07106624A priority patent/EP1890229B1/en
Priority to US11/790,456 priority patent/US20080046678A1/en
Priority to KR1020070045529A priority patent/KR100832824B1/ko
Priority to CNB2007101025449A priority patent/CN100557585C/zh
Publication of JP2008046981A publication Critical patent/JP2008046981A/ja
Application granted granted Critical
Publication of JP5103823B2 publication Critical patent/JP5103823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

【課題】情報処理装置に搭載された複数のＦＷＨの一部に障害が生じていても、情報処理装置を正常に運用することができるシステム制御装置、情報処理装置および入出力要求制御方法を提供すること。
【解決手段】システム制御装置３００1は、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶部３１０と、ＣＰＵから入出力要求を受けた場合に、入出力要求に含まれるアドレスをアドレスマップ記憶部３１０に記憶されたアドレスマップと比較し、アドレスが、当該のシステム制御装置とローカルに接続されていないＦＷＨに対応する領域に含まれるならば、入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定部３３０とを備える。
【選択図】 図５

Description

この発明は、システム制御装置、情報処理装置および入出力要求制御方法に関し、特に、情報処理装置に搭載された複数のＦｉｒｍｗａｒｅ Ｈｕｂの一部に障害が生じていても、情報処理装置を正常に運用することができるシステム制御装置、情報処理装置および入出力要求制御方法に関する。
一般に、サーバ装置やパソコン等の情報処理装置は、ＯＳ（Operating System）の起動や各種デバイスの制御を担当するソフトウェアであるＢＩＯＳ（Basic Input/Output System）プログラムや、電源投入時に各種デバイスに異常がないかを検査するＰＯＳＴ（Power On Self Test）プログラム等のファームウェアをＦｉｒｍｗａｒｅ Ｈｕｂ（以下、「ＦＷＨ」という）と呼ばれる記憶装置内に記憶する（例えば、特許文献１を参照）。
そして、ＦＷＨに記憶されたＢＩＯＳプログラムやＰＯＳＴプログラムは、情報処理装置の起動時等に、ＣＰＵ（Central Processing Unit）によって読み出される。例えば、ある種の情報処理装置では、ＦＷＨ内の記憶領域は、システム制御装置が管理する物理アドレスマップ上の所定の領域にマッピングされ、ＣＰＵは、その所定の領域にアクセスすることにより、ＢＩＯＳプログラムやＰＯＳＴプログラムの読み出しをおこなう。
国際公開第０３／０８３６６４号パンフレット
ところで、近年、処理性能や可用性の向上等への要請から、演算処理を実行可能なシステムボード（以下、「ＳＢ（System Board）」ともいう）を複数搭載し、それらのシステムボードをバスやスイッチで接続して稼動させる構成の情報処理装置が多く使用されるようになっている。
このような構成の情報処理装置では、各システムボードごとにＦＷＨが備えられるが、各システムボードのＦＷＨの内容に不整合があった場合や、一部のシステムボードのＦＷＨの内容が破損していた場合に、情報処理装置全体、もしくは、一部のシステムボードが正常に起動せず、情報処理システムの運用に重大な支障が生じる場合があった。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、情報処理装置に搭載された複数のＦＷＨの一部に障害が生じていても、情報処理装置を正常に運用することができるシステム制御装置、情報処理装置および入出力要求制御方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明の一つの態様では、入出力要求を制御するシステム制御装置であって、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶手段と、ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続されたＦＷＨに対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続されたＦＷＨにアクセスし、前記アドレスが、当該のシステム制御装置とローカルに接続されていないＦＷＨに対応する領域に含まれるならば、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定手段とを備えたことを特徴とする。
また、本発明の他の態様では、ＣＰＵと、ＦＷＨと、システム制御装置とが実装されたシステムボードを複数搭載可能な情報処理装置であって、前記システム制御装置は、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶手段と、ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続されたＦＷＨに対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続されたＦＷＨにアクセスし、前記アドレスが、当該のシステム制御装置とローカルに接続されていないＦＷＨに対応する領域に含まれるならば、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定手段とを備えたことを特徴とする。
また、本発明の他の態様では、入出力要求を制御するシステム制御装置においてＦＷＨに対する入出力要求を制御する入出力要求制御方法であって、ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域がマッピングされたアドレスマップと比較するアドレス比較工程と、前記アドレス比較工程において、前記アドレスが、当該のシステム制御装置とローカルに接続されたＦＷＨに対応する領域に含まれていた場合に、前記入出力要求に含まれる内容にしたがって前記ローカルに接続されたＦＷＨにアクセスするＦＷＨアクセス工程と、前記アドレスが、当該のシステム制御装置とローカルに接続されていないＦＷＨに対応する領域に含まれていた場合に、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力要求転送工程とを含んだことを特徴とする。
これらの発明の態様によれば、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域をアドレスマップ上に設け、システム制御装置が、ＣＰＵから入出力要求を受けた場合に、そのアドレスマップを参照し、ローカルに接続されたＦＷＨ以外のＦＷＨに対する入出力要求であることが分かった場合には、入出力要求を他のシステム制御装置へ転送するように構成したので、ＣＰＵが、同一の情報処理装置内に搭載された全てのＦＷＨにアクセスすることができる。
また、本発明の他の態様では、上記の発明の態様において、前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続されたＦＷＨに対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続されたＦＷＨにアクセスすることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続されたＦＷＨに対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続されたＦＷＨにアクセスすることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記入出力要求制御方法は、他のシステム制御装置から入出力要求が転送された場合に、前記入出力要求に含まれるアドレスを前記アドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続されたＦＷＨに対応する領域に含まれていた場合に、前記入出力要求に含まれる内容にしたがって前記ローカルに接続されたＦＷＨにアクセスする転送要求対応工程をさらに含んだことを特徴とする。
これらの発明の態様によれば、システム制御装置が、他のシステム制御装置から入出力要求の転送を受けた場合に、上記のアドレスマップを参照し、ローカルに接続されたＦＷＨに対する入出力要求であることが分かった場合には、入出力要求の内容にしたがってローカルに接続されたＦＷＨにアクセスするように構成したので、システム制御装置の協調動作により、ＣＰＵは、同一の情報処理装置内に搭載された全てのＦＷＨにアクセスすることができる。
また、本発明の他の態様では、上記の発明の態様において、当該のシステム制御装置が搭載されている情報処理装置がパーティションに分割されている場合に、前記入出力対象判定手段によって他のシステム制御装置へ転送される入出力要求に当該のシステム制御装置が属するパーティションの識別子を付加するパーティション識別子付加手段をさらに備え、前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求にパーティションの識別子が含まれている場合に、該識別子が、当該のシステム制御装置が属するパーティションの識別子と異なっていれば、前記入出力要求を破棄することを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記システム制御装置は、当該のシステム制御装置が搭載されている情報処理装置がパーティションに分割されている場合に、前記入出力対象判定手段によって他のシステム制御装置へ転送される入出力要求に当該のシステム制御装置が属するパーティションの識別子を付加するパーティション識別子付加手段をさらに備え、前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求にパーティションの識別子が含まれている場合に、該識別子が、当該のシステム制御装置が属するパーティションの識別子と異なっていれば、前記入出力要求を破棄することを特徴とする。
この発明の態様によれば、システム制御装置が、他のパーティションに属するシステム制御装置から入出力要求の転送を受けた場合に、入出力要求を破棄するように構成したので、誤って、他のパーティションで発行された入出力要求を処理することを防止することができる。
また、本発明の他の態様では、上記の発明の態様において、前記ＣＰＵは、同一の情報処理装置内に搭載された第１のＦＷＨの内容が破損していることが検出された場合に、同一の情報処理装置内に搭載された第２のＦＷＨの内容を読み出すための入出力要求をローカルに接続されたシステム制御装置に送信し、さらに、前記第２のＦＷＨから読み出された内容を前記第１のＦＷＨへ書き出すための入出力要求をローカルに接続されたシステム制御装置に送信することを特徴とする。
この発明の態様によれば、一部のＦＷＨの内容が破損している場合に、正常なＦＷＨの内容をコピーすることによってＦＷＨの内容を修復するように構成したので、一部のＦＷＨの内容の破損により、情報処理装置の運用に支障が生じることを回避することができる。
また、本発明の他の態様では、上記の発明の態様において、前記ＣＰＵは、同一の情報処理装置内に搭載された第１のＦＷＨの内容と他のＦＷＨの内容とに不整合が生じていることが検出された場合に、同一の情報処理装置内に搭載された第２のＦＷＨの内容を読み出すための入出力要求をローカルに接続されたシステム制御装置に送信し、さらに、前記第２のＦＷＨから読み出された内容を前記第１のＦＷＨへ書き出すための入出力要求をローカルに接続されたシステム制御装置に送信することを特徴とする。
この発明の態様によれば、一部のＦＷＨの内容に不整合が生じている場合に、正常なＦＷＨの内容をコピーすることによってＦＷＨの内容を修復するように構成したので、一部のＦＷＨの内容の破損により、情報処理装置の運用に支障が生じることを回避することができる。
本発明の一つの態様によれば、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域をアドレスマップ上に設け、システム制御装置が、ＣＰＵから入出力要求を受けた場合に、そのアドレスマップを参照し、ローカルに接続されたＦＷＨ以外のＦＷＨに対する入出力要求であることが分かった場合には、入出力要求を他のシステム制御装置へ転送するように構成したので、ＣＰＵが、同一の情報処理装置内に搭載された全てのＦＷＨにアクセスすることができるという効果を奏する。
また、本発明の他の態様によれば、システム制御装置が、他のシステム制御装置から入出力要求の転送を受けた場合に、上記のアドレスマップを参照し、ローカルに接続されたＦＷＨに対する入出力要求であることが分かった場合には、入出力要求の内容にしたがってローカルに接続されたＦＷＨにアクセスするように構成したので、システム制御装置の協調動作により、ＣＰＵは、同一の情報処理装置内に搭載された全てのＦＷＨにアクセスすることができるという効果を奏する。
また、本発明の他の態様によれば、システム制御装置が、他のパーティションに属するシステム制御装置から入出力要求の転送を受けた場合に、入出力要求を破棄するように構成したので、誤って、他のパーティションで発行された入出力要求を処理することを防止することができるという効果を奏する。
また、本発明の他の態様によれば、一部のＦＷＨの内容が破損している場合に、正常なＦＷＨの内容をコピーすることによってＦＷＨの内容を修復するように構成したので、一部のＦＷＨの内容の破損により、情報処理装置の運用に支障が生じることを回避することができるという効果を奏する。
また、本発明の他の態様によれば、一部のＦＷＨの内容に不整合が生じている場合に、正常なＦＷＨの内容をコピーすることによってＦＷＨの内容を修復するように構成したので、一部のＦＷＨの内容の破損により、情報処理装置の運用に支障が生じることを回避することができるという効果を奏する。
以下に添付図面を参照して、本発明に係るシステム制御装置、情報処理装置および入出力要求制御方法の好適な実施の形態を詳細に説明する。
まず、ＣＰＵがＦＷＨにアクセスするためのアドレスマップ方式について説明する。ＦＷＨは、ＯＳの起動や各種デバイスの制御を担当するソフトウェアであるＢＩＯＳプログラムや、電源投入時に各種デバイスに異常がないかを検査するＰＯＳＴプログラム等を記憶する記憶装置である。
図１２は、従来のアドレスマップ方式の一例を示す図である。同図に示した例では、３２ビットでアドレス指定可能な０ｈ〜ＦＦＦＦＦＦＦＦｈの空間をＬｏｗ／Ｍｅｄｉｕｍメモリ１１とし、アドレス指定に３２ビット以上を必要とするＦＦＦＦＦＦＦＦｈより上位の領域をＨｉｇｈ−Ｅｘｔｅｎｄｅｄメモリ１２とすると、ＣＰＵがＦＷＨにアクセスするためのアドレス空間であるＬｏｃａｌ ＦＷＨ領域２１は、Ｌｏｗ／Ｍｅｄｉｕｍメモリ１１の最上位に割り当てられている。
この例では、ＦＷＨ内の記憶領域が４つの区画に分割され、それぞれの区画が４ＭＢの記憶容量をもつことが前提となっている。そのため、Ｌｏｃａｌ ＦＷＨ領域２１は、それぞれの区画に対応したＡ＿０〜Ａ＿３の４つの区画から構成されている。Ａ＿０〜Ａ＿３の４つの区画は、それぞれに対応するＦＷＨ内の記憶領域をマッピングするために４ＭＢのアドレス空間をもち、Ｌｏｃａｌ ＦＷＨ領域２１は、合計で１６ＭＢの領域を占めている。
ＣＰＵは、Ａ＿０〜Ａ＿３のいずれかの区画の所定のアドレスにアクセスすることにより、その区画とアドレスに対応したＦＷＨ内の記憶領域を読み書きすることができる。このように、従来のアドレスマップ方式においては、ＦＷＨ内の記憶領域が物理アドレスマップ上にマッピングされ、ＣＰＵは、その領域にアクセスすることにより、ＦＷＨ内に記憶されたプログラム等の読み出し等をおこなうことができた。
しかしながら、この従来のアドレスマップ方式では、物理アドレスマップ上に１つのＦＷＨに対応するアドレス空間しかマッピングされておらず、ＣＰＵが複数のＦＷＨにアクセスすることができなかった。このため、ＣＰＵやメモリが実装されたシステムボードが複数搭載され、システムボードごとにＦＷＨが備えられたサーバ装置等においても、ＣＰＵは、自身が実装されたシステムボード上のＦＷＨにしかアクセスすることができなかった。
複数のシステムボードが搭載され、システムボードごとにＦＷＨが備えられたサーバ装置等においては、いずれかのシステムボードのＦＷＨの内容が破損している場合や、他のＦＷＨの内容と整合がとれていない場合に、装置全体、もしくは、一部のシステムボードが正常に起動せず、重大な支障を生じさせる場合がある。
このような場合に、ＣＰＵが他のシステムボード上のＦＷＨにアクセスすることが可能であれば、いずれかのＣＰＵが、正常なＦＷＨの内容を、内容が不正な状態になっているＦＷＨにコピーすることで、装置を正常に起動させることができる。ところが、従来のアドレスマップ方式では、ＣＰＵが他のシステムボード上のＦＷＨにアクセスすることができなかったため、このような対処を実施することができなかった。
図１は、本実施例に係るアドレスマップ方式の一例を示す図である。同図に示すように、本実施例に係るアドレスマップ方式は、物理アドレスマップ上に、Ｌｏｃａｌ ＦＷＨ領域２１に加えて、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域２２を有する。Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域２２は、同一パーティション内の全システムボード上のＦＷＨにアクセスすることが可能なアドレス空間であり、Ｈｉｇｈ−Ｅｘｔｅｎｄｅｄメモリ１２の最上位に配置されている。
パーティションとは、情報処理装置に搭載されたシステムボードを複数組み合わせて、仮想的な情報処理装置として動作させる単位である。システムボードを複数搭載することが可能な情報処理装置の多くは、内部を複数のパーティションに分割し、パーティション毎に独立してＯＳ等を動作させることができるように構成されている。
同図に示した例では、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域２２は、ＳＢ＃０〜ＳＢ＃３１の３２個の領域からなり、最大３２個のシステムボードのＦＷＨにアクセスするためのアドレス空間が確保されている。また、ＳＢ＃０〜ＳＢ＃３１の各領域は、それぞれ、Ａ＿０＿Ｍ〜Ａ＿３＿Ｍの４つの区画からなる第１のＦＷＨと、Ａ＿０＿Ｒ〜Ａ＿３＿Ｒの４つの区画からなる第２のＦＷＨとをアクセスできるように構成されている。ＳＢ＃０〜ＳＢ＃３１の各領域は、２個のＦＷＨにアクセスするために、Ｌｏｃａｌ ＦＷＨ領域２１の２倍の３２ＭＢのアドレス空間を有している。
本実施例に係るアドレスマップ方式では、ＣＰＵは、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域２２にアクセスすることにより、他のシステムボードのＦＷＨの内容を読み書きすることができる。したがって、一部のシステムボードのＦＷＨの内容が破損している場合や、ＦＷＨの内容に不整合が生じている場合には、ＣＰＵが、正常なＦＷＨの内容を、不具合が生じているＦＷＨにコピーし、不具合を解消させることが可能になっている。
なお、図１に示した物理アドレスマップ上の各種領域の配置やサイズ等は一例であり、情報処理装置の構成や仕様に合わせて、適宜変更することが可能である。
次に、本実施例に係るアドレスマップ方式が適用される情報処理装置の構成について説明する。図２は、本実施例に係るアドレスマップ方式が適用される情報処理装置の一例を示す図である。
同図に示すように、情報処理装置１００は、システムボード２００1〜２００nをクロスバースイッチ６００で接続して構成されている。システムボード２００1〜２００nは、それぞれがＣＰＵやメモリを備え、独立して各種演算処理を実行可能な電子基板であり、クロスバースイッチ６００は、システムボード２００1〜２００nが各種情報をやりとりするためのスイッチである。
また、同図に示した例では、システムボード２００1および２００2がパーティション１１０1を構成し、システムボード２００3〜２００nがパーティション１１０2を構成している。パーティション１１０1とパーティション１１０2は、別個の情報処理装置として動作可能であり、例えば、起動や停止を独立しておこなうことができる。
なお、図２では、図示を省略しているが、情報処理装置１００は、ネットワークに接続するためのネットワークインターフェース装置や、磁気ディスク装置にアクセスするための入出力インターフェース装置等も備える。
次に、図１に示したパーティション１１０1において、各システムボード上のＣＰＵがＦＷＨにアクセスする場合のルートについて説明する。図３は、Ｌｏｃａｌ ＦＷＨ領域２１経由でＦＷＨにアクセスする場合のルートを示す図である。
ここで、システムボード２００1を例にして、システムボード２００1〜２００nの構成について改めて説明する。図３に示すように、システムボード２００1は、システム制御装置３００1を介して、ＣＰＵ４００1〜４００4と、ＦＷＨ５００1および５００2を接続して構成されている。なお、同図では、ＦＷＨのアクセスに関連しない構成の図示を省略している。
システム制御装置３００1は、ＣＰＵ４００1〜４００4によるメモリや各種デバイスへのアクセスを制御するコントローラである。具体的には、システム制御装置３００1は、ＣＰＵ４００1〜４００4からメモリや各種デバイスへの入出力要求を受け付け、その要求を適切な相手に転送する。そして、転送した相手から応答を受けると、要求元のＣＰＵにその旨を通知し、応答結果を引き渡す。
ＣＰＵ４００1〜４００4は、各種演算を実行する演算装置であり、ＦＷＨ５００1および５００2は、ＢＩＯＳプログラムやＰＯＳＴプログラム等を記憶する記憶装置である。このように、システムボード２００1は、２個のＦＷＨを備えるが、通常は、一方のＦＷＨのみが使用される。システムボード２００1〜２００nは、それぞれ、２個の仮想的なシステムボードとして動作することが可能であり、そのように、システムボード２００1〜２００nが２つに分割された状態で動作する場合に、もう一方のＦＷＨが使用される。
図３の例では、システムボード２００2が、仮想システムボード２１０1および２１０2に分割されている。仮想システムボード２１０1は、ＣＰＵ４００5および４００6とＦＷＨ５００3を含み、仮想システムボード２１０2は、ＣＰＵ４００7および４００8とＦＷＨ５００4を含んでいる。そして、システム制御装置３００2は、仮想システムボード２１０1と２１０2に共有されている。
既に説明した通り、ＣＰＵは、Ｌｏｃａｌ ＦＷＨ領域２１経由でＦＷＨにアクセスする場合、一つのＦＷＨにしかアクセスすることができない。例えば、システムボード２００1では、ＣＰＵ４００1〜４００4は、ＦＷＨ５００1にしかアクセスすることができない。また、システムボード２００2では、仮想システムボード２１０1に属するＣＰＵ４００5および４００6は、同じく仮想システムボード２１０1に属するＦＷＨ５００3にしかアクセスすることができず、仮想システムボード２１０2に属するＣＰＵ４００7および４００8は、同じく仮想システムボード２１０2に属するＦＷＨ５００4にしかアクセスすることができない。
図４は、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域２２経由でＦＷＨにアクセスする場合のルートを示す図である。同図に示すように、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域２２経由でＦＷＨにアクセスする場合、各ＣＰＵは、同一パーティション内の全てのＦＷＨにアクセスすることができる。例えば、ＣＰＵ４００1は、Ｌｏｃａｌ ＦＷＨ領域２１経由では、ＦＷＨ５００1にしかアクセスできなかったのに対し、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域２２経由では、ＦＷＨ５００1〜ＦＷＨ５００4のいずれにもアクセスすることができる。
なお、本実施例では、運用上の必要性やセキュリティの観点から、ＣＰＵが、他のパーティションに属するＦＷＨにアクセスすることができないように構成された情報処理装置の例を示しているが、必要であれば、ＣＰＵが、他のパーティションに属するＦＷＨにアクセスできるように構成してもよい。
次に、図３に示したシステム制御装置３００1および３００2の構成の詳細について説明する。システム制御装置３００1および３００2は、いずれも同様の構成を有するので、ここでは、システム制御装置３００1を例にして構成を説明する。
図５は、システム制御装置３００1の構成を示す機能ブロック図である。同図に示すように、システム制御装置３００1は、アドレスマップ記憶部３１０と、ＰＩＤ記憶部３２０と、入出力対象判定部３３０と、ＰＩＤ付加部３４０とを有する。なお、同図では、ＦＷＨのアクセスに関連しない構成の図示を省略している。
アドレスマップ記憶部３１０は、物理アドレスマップ上のどの領域がどのデバイスやメモリに対応しているかを記憶する記憶部であり、Ｌｏｃａｌ ＦＷＨ領域３１１と、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２と、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１３とを記憶する。
Ｌｏｃａｌ ＦＷＨ領域３１１は、図１にて示したＬｏｃａｌ ＦＷＨ領域２１に相当するアドレス空間の範囲を保持する。Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２は、図１にて示したＰａｒｔｉｔｉｏｎ ＦＷＨ領域２２に相当するアドレス空間のうち、同一のシステムボード上に搭載されたＦＷＨにアクセスするためのアドレス空間の範囲を保持する。Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１３は、図１にて示したＰａｒｔｉｔｉｏｎ ＦＷＨ領域２２に相当するアドレス空間のうち、他のシステムボード上に搭載されたＦＷＨにアクセスするためのアドレス空間の範囲を保持する。
ＰＩＤ記憶部３２０は、ＰＩＤ（Partition ID）、すなわち、システム制御装置３００1が属しているパーティションの識別子を記憶する記憶部である。
入出力対象判定部３３０は、同一のシステムボード上に搭載されたＣＰＵから送信された入出力要求や、他のシステムボード上に搭載されたシステム制御装置から転送された入出力要求を受信し、入出力を要求された対象を判定する処理部である。
具体的には、ＣＰＵから送信された入出力要求は、リクエストパケット４１としてシステム制御装置３００1に受信される。リクエストパケット４１は、入出力を要求する対象のアドレスを示すＡｄｄｒｅｓｓ部と、要求の内容を示すＲｅｑｕｅｓｔ部とからなる。入出力対象判定部３３０は、リクエストパケット４１を受信すると、Ａｄｄｒｅｓｓ部に設定されているアドレスを取り出して、判定回路３３１1〜３３１3に入力する。
判定回路３３１1は、入力されたアドレスがＬｏｃａｌ ＦＷＨ領域３１１に含まれるかを判定する回路であり、判定回路３３１2は、入力されたアドレスがＰａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれるかを判定する回路であり、判定回路３３１3は、入力されたアドレスがＰａｒｔｉｔｉｏｎ ＦＷＨ領域３１３に含まれるかを判定する回路である。
入力されたアドレスがＬｏｃａｌ ＦＷＨ領域３１１に含まれるか、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれる場合、判定回路３３１1もしくは３３１2の出力がＯＮになる。これにより、判定回路３３１1および３３１2の出力の論理和を出力するＯＲ回路３３２の出力がＯＮになる。そして、ＡＮＤ回路３３３は、ＯＲ回路３３２の出力がＯＮであり、且つ、リクエストパケット４１が受信されていることを検出すると、リクエストパケット４１を、ローカルに接続されたＦＷＨ（図５の例ではＦＷＨ５００1）に転送する。
このように、ＣＰＵから送信されたリクエストパケット４１のＡｄｄｒｅｓｓ部に設定されているアドレスが、Ｌｏｃａｌ ＦＷＨ領域３１１もしくはＰａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれる場合には、リクエストパケット４１は、ローカルに接続されたＦＷＨに転送され、そのＦＷＨに対する入出力処理が実行されることになる。
また、入力されたアドレスがＰａｒｔｉｔｉｏｎ ＦＷＨ領域３１３に含まれる場合、判定回路３３１3の出力がＯＮになる。そして、ＡＮＤ回路３３４は判定回路３３１3の出力がＯＮであり、且つ、リクエストパケット４１が受信されていることを検出すると、リクエストパケット４１を、他のシステム制御装置へ転送する。
ＰＩＤ付加部３４０は、他のシステム制御装置へ転送されるリクエストパケット４１に、ＰＩＤ記憶部３２０に記憶されているＰＩＤを付加する処理部である。リクエストパケット４１にＰＩＤを付加するのは、誤って他のパーティションにおいて入出力処理が実行されないようにするためである。なお、ＰＩＤが付加された後のリクエストパケット４１は、リクエストパケット４２の形式になる。
このように、ＣＰＵから送信されたリクエストパケット４１のＡｄｄｒｅｓｓ部に設定されているアドレスが、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１３に一致する場合には、リクエストパケット４１は、他のシステム制御装置に転送される。
また、他のシステム制御装置から転送された入出力要求は、リクエストパケット４２としてシステム制御装置３００1に受信される。リクエストパケット４２は、転送元のシステム制御装置が属するパーティションのＰＩＤを示すＰＩＤ部と、入出力を要求する対象のアドレスを示すＡｄｄｒｅｓｓ部と、要求の内容を示すＲｅｑｕｅｓｔ部とからなる。入出力対象判定部３３０は、リクエストパケット４２が受信されると、ＰＩＤ部に設定されているＰＩＤを取り出して、判定回路３３５に入力する。
判定回路３３５は、入力されたＰＩＤが、ＰＩＤ記憶部３２０に記憶されているＰＩＤと一致するかを判定する回路である。入力されたＰＩＤが、ＰＩＤ記憶部３２０に記憶されているＰＩＤと一致する場合、判定回路３３５の出力がＯＮになる。そして、ＡＮＤ回路３３６は、判定回路３３５の出力がＯＮであり、且つ、リクエストパケット４２が受信されていることを検出すると、リクエストパケット４２のＡｄｄｒｅｓｓ部とＲｅｑｕｅｓｔ部を出力する。
ＡＮＤ回路３３６から出力されたＡｄｄｒｅｓｓ部に設定されているアドレスは、判定回路３３７に入力される。判定回路３３７は、入力されたアドレスが、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれるかを判定する回路である。入力されたアドレスが、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれる場合、判定回路３３７の出力がＯＮになる。
そして、ＡＮＤ回路３３８は、判定回路３３７の出力がＯＮであり、且つ、ＡＮＤ回路３３６からリクエストパケット４２のＡｄｄｒｅｓｓ部とＲｅｑｕｅｓｔ部が出力されていることを検出すると、Ａｄｄｒｅｓｓ部とＲｅｑｕｅｓｔ部を、ローカルに接続されたＦＷＨに転送する。
このように、他のシステム制御装置から転送されたリクエストパケット４２のＰＩＤ部に設定されているＰＩＤが、ＰＩＤ記憶部３２０に記憶されているＰＩＤと一致し、Ａｄｄｒｅｓｓ部に設定されているアドレスが、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれる場合には、リクエストパケット４２のＡｄｄｒｅｓｓ部とＲｅｑｕｅｓｔ部は、ローカルに接続されたＦＷＨに転送され、そのＦＷＨに対する入出力処理が実行されることになる。
次に、図５に示したシステム制御装置３００1の処理手順を、フローチャートを参照しながら説明する。図６は、システム制御装置３００1がＣＰＵからリクエストパケット４１を受信した場合の処理手順を示すフローチャートである。
同図に示すように、システム制御装置３００1が、ＣＰＵから送信されたリクエストパケット４１を受信すると（ステップＳ１０１）、入出力対象判定部３３０が、リクエストパケット４１のＡｄｄｒｅｓｓ部に設定されたアドレスを、アドレスマップ記憶部３１０に記憶された物理アドレスマップと比較する（ステップＳ１０２）。
そして、Ａｄｄｒｅｓｓ部に設定されたアドレスが、Ｌｏｃａｌ ＦＷＨ領域３１１に含まれる場合（ステップＳ１０３肯定）、もしくは、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれる場合には（ステップＳ１０３否定、ステップＳ１０４肯定）、入出力対象判定部３３０は、リクエストパケット４１の内容にしたがって、ローカルに接続されたＦＷＨにアクセスする（ステップＳ１０５）。
また、Ａｄｄｒｅｓｓ部に設定されたアドレスが、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１３に含まれる場合には（ステップＳ１０３否定、ステップＳ１０４否定、ステップＳ１０６肯定）、ＰＩＤ付加部３４０が、リクエストパケット４１にＰＩＤを付加し（ステップＳ１０７）、ＰＩＤを付加後のリクエストパケット４１は他のシステム制御装置へ転送される（ステップＳ１０８）。
なお、図６では、Ａｄｄｒｅｓｓ部に設定されたアドレスが、上記のいずれの領域にも含まれない場合の処理が明記されていないが、その場合、システム制御装置３００1は、Ａｄｄｒｅｓｓ部に設定されたアドレスと、アドレスマップ記憶部３１０に記憶された物理アドレスマップの比較結果に基づいて、対処を決定する。
図７は、システム制御装置３００1が他のシステム制御装置からリクエストパケット４２を受信した場合の処理手順を示すフローチャートである。同図に示すように、システム制御装置３００1が、他のシステム制御装置から転送されたリクエストパケット４２を受信すると（ステップＳ２０１）、入出力対象判定部３３０が、リクエストパケット４２のＰＩＤ部に設定されたＰＩＤを、ＰＩＤ記憶部３２０に記憶されたＰＩＤと比較する（ステップＳ２０２）。
そして、ＰＩＤ部に設定されたＰＩＤが、ＰＩＤ記憶部３２０に記憶されたＰＩＤと一致する場合（ステップＳ２０３肯定）、入出力対象判定部３３０は、リクエストパケット４２のＡｄｄｒｅｓｓ部に設定されたアドレスを、アドレスマップ記憶部３１０に記憶された物理アドレスマップと比較する（ステップＳ２０４）。
そして、Ａｄｄｒｅｓｓ部に設定されたアドレスが、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれる場合には（ステップＳ２０５肯定）、入出力対象判定部３３０は、リクエストパケット４２の内容にしたがって、ローカルに接続されたＦＷＨにアクセスする（ステップＳ２０６）。
一方、ＰＩＤ部に設定されたＰＩＤが、ＰＩＤ記憶部３２０に記憶されたＰＩＤと一致しない場合（ステップＳ２０３否定）、もしくは、Ａｄｄｒｅｓｓ部に設定されたアドレスが、Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域３１２に含まれない場合には（ステップＳ２０５否定）、システム制御装置３００1は、リクエストパケット４２を破棄する。
次に、本実施例に係るアドレスマップ方式を用いて情報処理装置１００がＦＷＨの内容を修復する場合の動作について説明する。なお、以下の説明では、システムボード２００1〜２００3の３つのシステムボードが同一のパーティションに属しており、システムボード２００2に搭載されたＣＰＵが、代表ＣＰＵとして、パーティション全体の状態を管理する役割を担っているものとする。
図８は、情報処理装置１００の起動時にＦＷＨの内容の破損が検出された場合の動作を示すシーケンス図である。同図に示すように、電源投入後、システムボード２００2では、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出され（ステップＳ１２０１）、読み出されたＢＩＯＳプログラムやＰＯＳＴプログラム等を用いた初期化手順が開始された後（ステップＳ１２０２）、初期化手順が正常に完了したものとする（ステップＳ１２０３）。
同様に、システムボード２００3では、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出され（ステップＳ１３０１）、読み出されたＢＩＯＳプログラムやＰＯＳＴプログラム等を用いた初期化手順が開始された後（ステップＳ１３０２）、初期化手順が正常に完了したものとする（ステップＳ１３０３）。
一方、システムボード２００1では、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出されたものの（ステップＳ１１０１）、チェックサムの検査等により、読み出された内容が破損していることが検出され（ステップＳ１１０２）、起動が停止したものとする（ステップＳ１１０３）。
システムボード２００2とシステムボード２００3は、初期化手順が正常に完了した後、他のシステムボードの初期化手順の完了を待ち合わせる（ステップＳ１２０４）。ここで、代表ＣＰＵであるシステムボード２００2のＣＰＵは、同一パーティション内の他のシステムボードの監視を続け、所定の時間を過ぎてもシステムボード２００1の初期化手順が完了しないことを検出すると（ステップＳ１２０５）、システムボード２００1のＦＷＨの内容を読み出す（ステップＳ１２０６）。
そして、チェックサムの検査等により、読み出された内容が破損していることを検出すると（ステップＳ１２０７）、ローカルに接続されているＦＷＨの内容をシステムボード２００1のＦＷＨへコピーし、システムボード２００1のＦＷＨの内容を修復する（ステップＳ１２０８）。そして、システムボード２００2のＣＰＵは、システムボード２００1に対してリセットを指示した後、待機状態となる（ステップＳ１２０９）。
そして、システムボード２００1では、リセットの実行後（ステップＳ１１０４）、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出され（ステップＳ１１０５）、読み出されたＢＩＯＳプログラムやＰＯＳＴプログラム等を用いた初期化手順が開始された後（ステップＳ１１０６）、初期化手順が正常に完了する（ステップＳ１１０７）。この間、システムボード２００3は、待機状態となっている（ステップＳ１３０４）。
こうして、同一のパーティション内の全てのシステムボードにおいて初期化手順が正常に完了し、全てのシステムボードが待ち合わせに揃った後（ステップＳ１２１０）、このパーティションは、次の処理手順へ移行する。
このように、本実施例に係るアドレスマップ方式では、ＣＰＵが他のシステムボード上のＦＷＨにアクセスすることができるため、一部のシステムボードのＦＷＨの内容が破損していても、正常なＦＷＨの内容をコピーすることにより、ＦＷＨの内容を修復することが可能になっている。
なお、図８の例では、ＦＷＨの内容を修復した後、修復したＦＷＨが搭載されたシステムボードのみをリセットしているが、図９の動作例のように、ＦＷＨの内容を修復した後、パーティション全体をリセットすることとしてもよい。
図１０は、情報処理装置１００の起動時にＢＩＯＳのバージョンの不整合が検出された場合の動作を示すシーケンス図である。同図に示すように、電源投入後、システムボード２００1では、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出され（ステップＳ３１０１）、読み出されたＢＩＯＳプログラムやＰＯＳＴプログラム等を用いた初期化手順が開始された後（ステップＳ３１０２）、初期化手順が正常に完了したものとする（ステップＳ３１０３）。
同様に、システムボード２００2では、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出され（ステップＳ３２０１）、読み出されたＢＩＯＳプログラムやＰＯＳＴプログラム等を用いた初期化手順が開始された後（ステップＳ３２０２）、初期化手順が正常に完了したものとする（ステップＳ３２０３）。
同様に、システムボード２００3では、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出され（ステップＳ３３０１）、読み出されたＢＩＯＳプログラムやＰＯＳＴプログラム等を用いた初期化手順が開始された後（ステップＳ３３０２）、初期化手順が正常に完了したものとする（ステップＳ３３０３）。
システムボード２００1、システムボード２００2およびシステムボード２００3は、初期化手順が正常に完了した後、他のシステムボードの初期化手順の完了を待ち合わせる。そして、全てのシステムボードが待ち合わせに揃った後（ステップＳ３２０４）、代表ＣＰＵであるシステムボード２００2のＣＰＵは、他のシステムボードにおいて読み出されたＢＩＯＳプログラムのバージョンを確認する（ステップＳ３２０５）。
ここで、システムボード２００2のＣＰＵが、システムボード２００1において読み出されたＢＩＯＳプログラムのバージョンが他のシステムボードにおいて読み出されたＢＩＯＳプログラムのバージョンと異なることを検出したものとする（ステップＳ３２０６）。
この場合、システムボード２００2のＣＰＵは、ローカルに接続されているＦＷＨの内容をシステムボード２００1のＦＷＨへコピーし、システムボード２００1のＦＷＨに記憶されているＢＩＯＳプログラムのバージョンを他のシステムボードのＦＷＨに記憶されているＢＩＯＳプログラムのバージョンと一致させる（ステップＳ３２０７）。そして、システムボード２００2のＣＰＵは、システムボード２００1に対してリセットを指示した後、待機状態となる（ステップＳ３２０８）。
そして、システムボード２００1では、リセットの実行後（ステップＳ３１０４）、同一システムボード上のＦＷＨの内容がＣＰＵによって読み出され（ステップＳ３１０５）、読み出されたＢＩＯＳプログラムやＰＯＳＴプログラム等を用いた初期化手順が開始された後（ステップＳ３１０６）、初期化手順が正常に完了する（ステップＳ３１０７）。この間、システムボード２００3は、待機状態となっている（ステップＳ３３０４）。
こうして、同一のパーティション内の全てのシステムボードにおいて初期化手順が正常に完了し、全てのシステムボードが待ち合わせに揃い、全てのシステムボードにおいて読み出されたＢＩＯＳプログラムのバージョンが同一であることが確認された後（ステップＳ３２０９）、このパーティションは、次の処理手順へ移行する。
このように、本実施例に係るアドレスマップ方式では、ＣＰＵが他のシステムボード上のＦＷＨにアクセスすることができるため、一部のシステムボードのＦＷＨの内容と他のシステムボードのＦＷＨの内容とに不整合が生じている場合でも、正常なＦＷＨの内容をコピーすることにより、ＦＷＨの内容を修復することが可能になっている。
なお、図１０の例では、ＦＷＨの内容を修復した後、修復したＦＷＨが搭載されたシステムボードのみをリセットしているが、図１１の動作例のように、ＦＷＨの内容を修復した後、パーティション全体をリセットすることとしてもよい。
上述してきたように、本実施例では、同一の情報処理装置内に搭載された各ＦＷＨにアクセスするための領域をアドレスマップ上に設け、システム制御装置が、ＣＰＵから入出力要求を受けた場合に、そのアドレスマップを参照し、ローカルに接続されたＦＷＨ以外のＦＷＨに対する入出力要求であることが分かった場合には、入出力要求を他のシステム制御装置へ転送するように構成したので、ＣＰＵが、同一の情報処理装置内に搭載された全てのＦＷＨにアクセスすることができる。
なお、上記の実施例では、複数のパーティションに分割された情報処理装置に本発明を適用した例を示したが、本発明は、パーティションに分割されていない情報処理装置においても有効である。また、本発明は、複数のシステムボードからなる情報処理装置だけではなく、単一のシステムボード上に複数のシステム制御装置とＦＷＨが搭載された情報処理装置においても有効である。
また、上記の実施例では、ＢＩＯＳプログラム等のファームウェアを記憶する記憶装置がＦＷＨであることを前提に説明しているが、ＢＩＯＳプログラム等のファームウェアは、ＦＷＨ以外の記憶装置に記憶されていてもよい。
（付記１）入出力要求を制御するシステム制御装置であって、
ファームウェアを記憶する記憶手段にアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶手段と、
ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスし、前記アドレスが、当該のシステム制御装置とローカルに接続されていない記憶手段に対応する領域に含まれるならば、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定手段と
を備えたことを特徴とするシステム制御装置。
（付記２）前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスすることを特徴とする付記１に記載のシステム制御装置。
（付記３）当該のシステム制御装置が搭載されている情報処理装置がパーティションに分割されている場合に、前記入出力対象判定手段によって他のシステム制御装置へ転送される入出力要求に当該のシステム制御装置が属するパーティションの識別子を付加するパーティション識別子付加手段をさらに備え、
前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求にパーティションの識別子が含まれている場合に、該識別子が、当該のシステム制御装置が属するパーティションの識別子と異なっていれば、前記入出力要求を破棄することを特徴とする付記２に記載のシステム制御装置。
（付記４）ＣＰＵと、ファームウェアを記憶する記憶手段と、システム制御装置とが実装されたシステムボードを複数搭載可能な情報処理装置であって、
前記システム制御装置は、
同一の情報処理装置内に搭載された各記憶手段にアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶手段と、
ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスし、前記アドレスが、当該のシステム制御装置とローカルに接続されていない記憶手段に対応する領域に含まれるならば、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定手段と
を備えたことを特徴とする情報処理装置。
（付記５）前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスすることを特徴とする付記４に記載の情報処理装置。
（付記６）前記システム制御装置は、当該のシステム制御装置が搭載されている情報処理装置がパーティションに分割されている場合に、前記入出力対象判定手段によって他のシステム制御装置へ転送される入出力要求に当該のシステム制御装置が属するパーティションの識別子を付加するパーティション識別子付加手段をさらに備え、
前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求にパーティションの識別子が含まれている場合に、該識別子が、当該のシステム制御装置が属するパーティションの識別子と異なっていれば、前記入出力要求を破棄することを特徴とする付記５に記載の情報処理装置。
（付記７）前記ＣＰＵは、同一の情報処理装置内に搭載された第１の記憶手段の内容が破損していることが検出された場合に、同一の情報処理装置内に搭載された第２の記憶手段の内容を読み出すための入出力要求をローカルに接続されたシステム制御装置に送信し、さらに、前記第２の記憶手段から読み出された内容を前記第１の記憶手段へ書き出すための入出力要求をローカルに接続されたシステム制御装置に送信することを特徴とする付記４〜６のいずれか１つに記載の情報処理装置。
（付記８）前記ＣＰＵは、同一の情報処理装置内に搭載された第１の記憶手段の内容と他の記憶手段の内容とに不整合が生じていることが検出された場合に、同一の情報処理装置内に搭載された第２の記憶手段の内容を読み出すための入出力要求をローカルに接続されたシステム制御装置に送信し、さらに、前記第２の記憶手段から読み出された内容を前記第１の記憶手段へ書き出すための入出力要求をローカルに接続されたシステム制御装置に送信することを特徴とする付記４〜６のいずれか１つに記載の情報処理装置。
（付記９）入出力要求を制御するシステム制御装置において、ファームウェアを記憶する記憶手段に対する入出力要求を制御する入出力要求制御方法であって、
ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを、同一の情報処理装置内に搭載された各記憶手段にアクセスするための領域がマッピングされたアドレスマップと比較するアドレス比較工程と、
前記アドレス比較工程において、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれていた場合に、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスするアクセス工程と、
前記アドレスが、当該のシステム制御装置とローカルに接続されていない記憶手段に対応する領域に含まれていた場合に、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力要求転送工程と
を含んだことを特徴とする入出力要求制御方法。
（付記１０）他のシステム制御装置から入出力要求が転送された場合に、前記入出力要求に含まれるアドレスを前記アドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれていた場合に、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスする転送要求対応工程をさらに含んだことを特徴とする付記９に記載の入出力要求制御方法。
（付記１１）前記システム制御装置が搭載されている情報処理装置がパーティションに分割されている場合に、前記入出力要求転送工程によって他のシステム制御装置へ転送される入出力要求に当該のシステム制御装置が属するパーティションの識別子を付加するパーティション識別子付加工程をさらに備え、
前記転送要求対応工程は、他のシステム制御装置から転送された入出力要求にパーティションの識別子が含まれている場合に、該識別子が、当該のシステム制御装置が属するパーティションの識別子と異なっていれば、前記入出力要求を破棄することを特徴とする付記１０に記載のシステム制御装置。
以上のように、本発明に係るシステム制御装置、情報処理装置および入出力要求制御方法は、ＦＷＨに対する入出力要求の制御において有用であり、特に、情報処理装置に搭載された複数のＦＷＨの一部に障害が生じていても、情報処理装置を正常に運用することが必要な場合に適している。
本実施例に係るアドレスマップ方式の一例を示す図である。 本実施例に係るアドレスマップ方式が適用される情報処理装置の一例を示す図である。 Ｌｏｃａｌ ＦＷＨ領域経由でＦＷＨにアクセスする場合のルートを示す図である。 Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域経由でＦＷＨにアクセスする場合のルートを示す図である。 本実施例に係るシステム制御装置の構成を示す機能ブロック図である。 システム制御装置がＣＰＵからリクエストパケットを受信した場合の処理手順を示すフローチャートである。 システム制御装置が他のシステム制御装置からリクエストパケットを受信した場合の処理手順を示すフローチャートである。 情報処理装置の起動時にＦＷＨの内容の破損が検出された場合の動作を示すシーケンス図である。 情報処理装置の起動時にＦＷＨの内容の破損が検出された場合の他の動作を示すシーケンス図である。 情報処理装置の起動時にＢＩＯＳのバージョンの不整合が検出された場合の動作を示すシーケンス図である。 情報処理装置の起動時にＢＩＯＳのバージョンの不整合が検出された場合の他の動作を示すシーケンス図である。 従来のアドレスマップ方式の一例を示す図である。
符号の説明
１１ Ｌｏｗ／Ｍｅｄｉｕｍメモリ
１２ Ｈｉｇｈ−Ｅｘｔｅｎｄｅｄメモリ
２１ Ｌｏｃａｌ ＦＷＨ領域・
２２ Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域・
４１、４２ リクエストパケット
１００ 情報処理装置
１１０1、１１０2 パーティション
２００1〜２００n システムボード
２１０1、２１０2 仮想システムボード
３００1、３００2 システム制御装置
３１０ アドレスマップ記憶部
３１１ Ｌｏｃａｌ ＦＷＨ領域・
３１２ Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域・
３１３ Ｐａｒｔｉｔｉｏｎ ＦＷＨ領域・
３２０ ＰＩＤ記憶部
３３０ 入出力対象判定部
３３１1〜３３１3、３３５、３３７ 判定回路
３３２ ＯＲ回路
３３３、３３４、３３６、３３８ ＡＮＤ回路
３４０ ＰＩＤ付加部
４００1〜４００8 ＣＰＵ
５００1〜５００4 ＦＷＨ
６００ クロスバースイッチ

Claims (10)

  1. 入出力要求を制御するシステム制御装置であって、
    ファームウェアを記憶する記憶手段にアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶手段と、
    ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスし、前記アドレスが、当該のシステム制御装置とローカルに接続されていない記憶手段に対応する領域に含まれるならば、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定手段と
    を備えたことを特徴とするシステム制御装置。
  2. 前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスすることを特徴とする請求項１に記載のシステム制御装置。
  3. 当該のシステム制御装置が搭載されている情報処理装置がパーティションに分割されている場合に、前記入出力対象判定手段によって他のシステム制御装置へ転送される入出力要求に当該のシステム制御装置が属するパーティションの識別子を付加するパーティション識別子付加手段をさらに備え、
    前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求にパーティションの識別子が含まれている場合に、該識別子が、当該のシステム制御装置が属するパーティションの識別子と異なっていれば、前記入出力要求を破棄することを特徴とする請求項２に記載のシステム制御装置。
  4. ＣＰＵと、ファームウェアを記憶する記憶手段と、システム制御装置とが実装されたシステムボードを複数搭載可能な情報処理装置であって、
    前記システム制御装置は、
    同一の情報処理装置内に搭載された各記憶手段にアクセスするための領域がマッピングされたアドレスマップを記憶するアドレスマップ記憶手段と、
    ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスし、前記アドレスが、当該のシステム制御装置とローカルに接続されていない記憶手段に対応する領域に含まれるならば、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力対象判定手段と
    を備えたことを特徴とする情報処理装置。
  5. 前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを前記アドレスマップ記憶手段に記憶されたアドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれるならば、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスすることを特徴とする請求項４に記載の情報処理装置。
  6. 前記システム制御装置は、当該のシステム制御装置が搭載されている情報処理装置がパーティションに分割されている場合に、前記入出力対象判定手段によって他のシステム制御装置へ転送される入出力要求に当該のシステム制御装置が属するパーティションの識別子を付加するパーティション識別子付加手段をさらに備え、
    前記入出力対象判定手段は、他のシステム制御装置から転送された入出力要求にパーティションの識別子が含まれている場合に、該識別子が、当該のシステム制御装置が属するパーティションの識別子と異なっていれば、前記入出力要求を破棄することを特徴とする請求項５に記載の情報処理装置。
  7. 前記ＣＰＵは、同一の情報処理装置内に搭載された第１の記憶手段の内容が破損していることが検出された場合に、同一の情報処理装置内に搭載された第２の記憶手段の内容を読み出すための入出力要求をローカルに接続されたシステム制御装置に送信し、さらに、前記第２の記憶手段から読み出された内容を前記第１の記憶手段へ書き出すための入出力要求をローカルに接続されたシステム制御装置に送信することを特徴とする請求項４〜６のいずれか１つに記載の情報処理装置。
  8. 前記ＣＰＵは、同一の情報処理装置内に搭載された第１の記憶手段の内容と他の記憶手段の内容とに不整合が生じていることが検出された場合に、同一の情報処理装置内に搭載された第２の記憶手段の内容を読み出すための入出力要求をローカルに接続されたシステム制御装置に送信し、さらに、前記第２の記憶手段から読み出された内容を前記第１の記憶手段へ書き出すための入出力要求をローカルに接続されたシステム制御装置に送信することを特徴とする請求項４〜６のいずれか１つに記載の情報処理装置。
  9. 入出力要求を制御するシステム制御装置において、ファームウェアを記憶する記憶手段に対する入出力要求を制御する入出力要求制御方法であって、
    ＣＰＵから入出力要求を受けた場合に、前記入出力要求に含まれるアドレスを、同一の情報処理装置内に搭載された各記憶手段にアクセスするための領域がマッピングされたアドレスマップと比較するアドレス比較工程と、
    前記アドレス比較工程において、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれていた場合に、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスするアクセス工程と、
    前記アドレスが、当該のシステム制御装置とローカルに接続されていない記憶手段に対応する領域に含まれていた場合に、前記入出力要求を同一の情報処理装置内に搭載された他のシステム制御装置へ転送する入出力要求転送工程と
    を含んだことを特徴とする入出力要求制御方法。
  10. 他のシステム制御装置から入出力要求が転送された場合に、前記入出力要求に含まれるアドレスを前記アドレスマップと比較し、前記アドレスが、当該のシステム制御装置とローカルに接続された記憶手段に対応する領域に含まれていた場合に、前記入出力要求に含まれる内容にしたがって前記ローカルに接続された記憶手段にアクセスする転送要求対応工程をさらに含んだことを特徴とする請求項９に記載の入出力要求制御方法。
JP2006223491A 2006-08-18 2006-08-18 情報処理装置および入出力要求制御方法 Expired - Fee Related JP5103823B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006223491A JP5103823B2 (ja) 2006-08-18 2006-08-18 情報処理装置および入出力要求制御方法
DE602007000533T DE602007000533D1 (de) 2006-08-18 2007-04-20 Systemcontroller, Datenprozessor und Ein-/Ausgabesteuerverfahren
EP07106624A EP1890229B1 (en) 2006-08-18 2007-04-20 System controller, data processor, and input output request control method
US11/790,456 US20080046678A1 (en) 2006-08-18 2007-04-25 System controller, data processor, and input output request control method
KR1020070045529A KR100832824B1 (ko) 2006-08-18 2007-05-10 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어방법
CNB2007101025449A CN100557585C (zh) 2006-08-18 2007-05-14 系统控制器、数据处理器以及输入输出请求控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006223491A JP5103823B2 (ja) 2006-08-18 2006-08-18 情報処理装置および入出力要求制御方法

Publications (2)

Publication Number Publication Date
JP2008046981A true JP2008046981A (ja) 2008-02-28
JP5103823B2 JP5103823B2 (ja) 2012-12-19

Family

ID=38283868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006223491A Expired - Fee Related JP5103823B2 (ja) 2006-08-18 2006-08-18 情報処理装置および入出力要求制御方法

Country Status (6)

Country Link
US (1) US20080046678A1 (ja)
EP (1) EP1890229B1 (ja)
JP (1) JP5103823B2 (ja)
KR (1) KR100832824B1 (ja)
CN (1) CN100557585C (ja)
DE (1) DE602007000533D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067520A1 (en) 2014-10-31 2016-05-06 Canon Kabushiki Kaisha Information processing apparatus, control method thereof, and program

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8055805B2 (en) * 2009-03-31 2011-11-08 Intel Corporation Opportunistic improvement of MMIO request handling based on target reporting of space requirements
KR101989860B1 (ko) * 2012-12-21 2019-06-17 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
DE112016006734T5 (de) * 2015-04-26 2019-01-03 Intel Corporation Integriertes Android- und Windows-Gerät

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619738A (ja) * 1984-06-26 1986-01-17 Fuji Electric Co Ltd アドレスマツピング方式
JP2000357084A (ja) * 1999-06-17 2000-12-26 Nec Eng Ltd 通信システムにおけるプログラムダウンロード方式
JP2001515633A (ja) * 1998-01-07 2001-09-18 富士通株式会社 分散共有メモリマルチプロセッサシステムのための統合されたメッセージ・パッシング及びメモリ保護を有するキャッシュ・コヒーレンス・ユニット
JP2001306307A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd ファームウェアの処理方法。
US20030163753A1 (en) * 2002-02-28 2003-08-28 Dell Products L.P. Automatic BIOS recovery in a multi-node computer system
JP2005031796A (ja) * 2003-07-08 2005-02-03 Nippon Telegr & Teleph Corp <Ntt> プログラムをダウンロードする方法及び装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131941A (en) 1977-08-10 1978-12-26 Itek Corporation Linked microprogrammed plural processor system
US5829052A (en) * 1994-12-28 1998-10-27 Intel Corporation Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system
JPH08286972A (ja) * 1995-04-19 1996-11-01 Nec Corp 情報処理装置
US5940870A (en) * 1996-05-21 1999-08-17 Industrial Technology Research Institute Address translation for shared-memory multiprocessor clustering
US6112281A (en) * 1997-10-07 2000-08-29 Oracle Corporation I/O forwarding in a cache coherent shared disk computer system
US6738889B2 (en) * 1999-07-12 2004-05-18 International Business Machines Corporation Apparatus and method for providing simultaneous local and global addressing with hardware address translation
US6636984B1 (en) * 2000-06-15 2003-10-21 International Business Machines Corporation System and method for recovering data from mirror drives following system crash
US6675268B1 (en) * 2000-12-11 2004-01-06 Lsi Logic Corporation Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes
US6904457B2 (en) * 2001-01-05 2005-06-07 International Business Machines Corporation Automatic firmware update of processor nodes
US6968398B2 (en) 2001-08-15 2005-11-22 International Business Machines Corporation Method of virtualizing I/O resources in a computer system
US7028177B2 (en) * 2002-01-31 2006-04-11 Hewlett-Packard Development Company, L.P. Array controller ROM cloning in redundant controllers
US6957307B2 (en) * 2002-03-22 2005-10-18 Intel Corporation Mapping data masks in hardware by controller programming
US7269709B2 (en) * 2002-05-15 2007-09-11 Broadcom Corporation Memory controller configurable to allow bandwidth/latency tradeoff
US7281055B2 (en) * 2002-05-28 2007-10-09 Newisys, Inc. Routing mechanisms in systems having multiple multi-processor clusters
US6795850B2 (en) * 2002-12-13 2004-09-21 Sun Microsystems, Inc. System and method for sharing memory among multiple storage device controllers
US6986008B2 (en) * 2003-01-14 2006-01-10 International Business Machines Corporation Backup firmware in a distributed system
US20050080982A1 (en) * 2003-08-20 2005-04-14 Vasilevsky Alexander D. Virtual host bus adapter and method
US7908445B2 (en) * 2004-07-19 2011-03-15 Infortrend Technology, Inc. Redundant controller dynamic logical media unit reassignment
US20060041882A1 (en) 2004-08-23 2006-02-23 Mehul Shah Replication of firmware

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619738A (ja) * 1984-06-26 1986-01-17 Fuji Electric Co Ltd アドレスマツピング方式
JP2001515633A (ja) * 1998-01-07 2001-09-18 富士通株式会社 分散共有メモリマルチプロセッサシステムのための統合されたメッセージ・パッシング及びメモリ保護を有するキャッシュ・コヒーレンス・ユニット
JP2000357084A (ja) * 1999-06-17 2000-12-26 Nec Eng Ltd 通信システムにおけるプログラムダウンロード方式
JP2001306307A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd ファームウェアの処理方法。
US20030163753A1 (en) * 2002-02-28 2003-08-28 Dell Products L.P. Automatic BIOS recovery in a multi-node computer system
JP2005031796A (ja) * 2003-07-08 2005-02-03 Nippon Telegr & Teleph Corp <Ntt> プログラムをダウンロードする方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067520A1 (en) 2014-10-31 2016-05-06 Canon Kabushiki Kaisha Information processing apparatus, control method thereof, and program
US11010347B2 (en) 2014-10-31 2021-05-18 Canon Kabushiki Kaisha Information processing apparatus with server-location dependent timing, control method thereof, and program

Also Published As

Publication number Publication date
US20080046678A1 (en) 2008-02-21
DE602007000533D1 (de) 2009-03-26
CN100557585C (zh) 2009-11-04
KR20080016430A (ko) 2008-02-21
CN101127017A (zh) 2008-02-20
EP1890229B1 (en) 2009-02-11
JP5103823B2 (ja) 2012-12-19
EP1890229A1 (en) 2008-02-20
KR100832824B1 (ko) 2008-05-28

Similar Documents

Publication Publication Date Title
EP3764237B1 (en) System startup method and apparatus, electronic device and storage medium
US9009580B2 (en) System and method for selective error checking
CN111177029A (zh) 用于管理软件定义的永久性存储器的系统及方法
JP5353887B2 (ja) ディスクアレイ装置の制御ユニット、データ転送装置及び復電処理方法
US7543179B2 (en) Error management topologies
JP2008269142A (ja) ディスクアレイ装置
CN105068836A (zh) 一种基于sas网络的远程可共享的启动系统
CN110622130B (zh) 可配置的本地异构计算环境中的高容量、低延迟数据处理
US20230251931A1 (en) System and device for data recovery for ephemeral storage
JP5103823B2 (ja) 情報処理装置および入出力要求制御方法
JP4322240B2 (ja) 再起動方法、システム及びプログラム
JP4472646B2 (ja) システム制御装置、システム制御方法及びシステム制御プログラム
CN113282246A (zh) 数据处理方法及装置
US7412619B2 (en) Integrated circuit capable of error management
JP6070115B2 (ja) 情報処理装置、ｂｍｃおよびｂｉｏｓアップデート方法
US20220179581A1 (en) Memory system and controller of memory system
JP2005309580A (ja) 記憶制御システム及びブート制御システム
WO2019043815A1 (ja) ストレージシステム
JP2013054434A (ja) Ｉ／ｏ制御装置およびｉ／ｏ制御方法
US7430687B2 (en) Building-up of multi-processor of computer nodes
US20210271595A1 (en) All flash array server and associated contrl method
CN115878499A (zh) 计算机设备、处理数据的方法及计算机系统
JP6007822B2 (ja) フォールトトレラントサーバ、およびそのメモリコピー方法
CN118567554A (zh) 集群多机的数据完整性校验方法、装置及设备
CN118113497A (zh) 内存故障处理方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees