KR20080016430A - 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어방법 - Google Patents

시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어방법 Download PDF

Info

Publication number
KR20080016430A
KR20080016430A KR1020070045529A KR20070045529A KR20080016430A KR 20080016430 A KR20080016430 A KR 20080016430A KR 1020070045529 A KR1020070045529 A KR 1020070045529A KR 20070045529 A KR20070045529 A KR 20070045529A KR 20080016430 A KR20080016430 A KR 20080016430A
Authority
KR
South Korea
Prior art keywords
input
output request
address
storage means
system control
Prior art date
Application number
KR1020070045529A
Other languages
English (en)
Other versions
KR100832824B1 (ko
Inventor
진 다카하시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080016430A publication Critical patent/KR20080016430A/ko
Application granted granted Critical
Publication of KR100832824B1 publication Critical patent/KR100832824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

본 발명은 정보 처리 장치에 탑재된 복수의 FWH의 일부에 장해가 발생하고 있어도 정보 처리 장치를 정상적으로 운용할 수 있는 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어 방법을 제공하는 것을 목적으로 한다.
시스템 제어 장치(3001)는 동일한 정보 처리 장치 내에 탑재된 각 FWH에 액세스하기 위한 영역이 매핑된 어드레스 맵을 기억하는 어드레스 맵 기억부(310)와, CPU로부터 입출력 요구를 받은 경우에, 입출력 요구에 포함되는 어드레스를 어드레스 맵 기억부(310)에 기억된 어드레스 맵과 비교하여, 어드레스가 이 시스템 제어 장치와 국부적으로 접속되어 있지 않은 FWH에 대응하는 영역에 포함되면, 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 대상 판정부(330)를 구비한다.

Description

시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어 방법{SYSTEM CONTROLLER, DATA PROCESSOR, AND INPUT OUTPUT REQUEST CONTROL METHOD}
도 1은 본 실시예에 따른 어드레스 맵 방식의 일례를 도시한 도면.
도 2는 본 실시예에 따른 어드레스 맵 방식이 적용되는 정보 처리 장치의 일례를 도시한 도면.
도 3은 Local FWH 영역 경유로 FWH에 액세스하는 경우의 루트를 도시한 도면.
도 4는 Partition FWH 영역 경유로 FWH에 액세스하는 경우의 루트를 도시한 도면.
도 5는 본 실시예에 따른 시스템 제어 장치의 구성을 도시한 기능 블록도.
도 6은 시스템 제어 장치가 CPU로부터 리퀘스트 패킷을 수신한 경우의 처리 순서를 도시한 흐름도.
도 7은 시스템 제어 장치가 다른 시스템 제어 장치로부터 리퀘스트 패킷을 수신한 경우의 처리 순서를 도시한 흐름도.
도 8은 정보 처리 장치의 기동시에 FWH 내용의 파손이 검출된 경우의 동작을 도시한 시퀀스도.
도 9는 정보 처리 장치의 기동시에 FWH 내용의 파손이 검출된 경우의 다른 동작을 도시한 시퀀스도.
도 10은 정보 처리 장치의 기동시에 BIOS 버전의 부정합이 검출된 경우의 동작을 도시한 시퀀스도.
도 11은 정보 처리 장치의 기동시에 BIOS 버전의 부정합이 검출된 경우의 다른 동작을 도시한 시퀀스도.
도 12는 종래의 어드레스 맵 방식의 일례를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : Low/Medium 메모리
12 : High-Extended 메모리
21 : Local FWH 영역
22 : Partition FWH 영역
41, 42 : 리퀘스트 패킷
100 : 정보 처리 장치
1101, 1102 : 파티션
2001∼200n : 시스템 보드
2101, 2102 : 가상 시스템 보드
3001, 3002 : 시스템 제어 장치
310 : 어드레스 맵 기억부
311 : Local FWH 영역
312 : Partition FWH 영역
313 : Partition FWH 영역
320 : PID 기억부
330 : 입출력 대상 판정부
3311∼3313, 335, 337 : 판정 회로
332 : OR 회로
333, 334, 336, 338 : AND 회로
340 : PID 부가부
4001∼4008 : CPU
5001∼5004 : FWH
600 : 크로스바 스위치
본 발명은 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어 방법에 관한 것이며, 특히, 정보 처리 장치에 탑재된 복수의 Firmware Hub의 일부에 장해가 발생하고 있어도 정보 처리 장치를 정상적으로 운용할 수 있는 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어 방법에 관한 것이다.
일반적으로, 서버 장치나 퍼스널 컴퓨터 등의 정보 처리 장치는 OS(Operating System)의 기동이나 각종 디바이스의 제어를 담당하는 소프트웨어인 BIOS(Basic Input/Output System) 프로그램이나 전원 투입시에 각종 디바이스에 이상이 없는지를 검사하는 POST(Power On Self Test) 프로그램 등의 펌웨어를 Firmware Hub(이하, 「FWH」라고 함)로 불리는 기억 장치 내에 기억한다(예컨대, 특허 문헌 1을 참조).
그리고, FWH에 기억된 BIOS 프로그램이나 POST 프로그램은 정보 처리 장치의 기동시 등에 CPU(Central Processing Unit)에 의해 판독된다. 예컨대, 어떤 종류의 정보 처리 장치에서는 FWH 내의 기억 영역은 시스템 제어 장치가 관리하는 물리 어드레스 맵 상의 소정의 영역에 매핑되고, CPU는 그 소정의 영역에 액세스함으로써, BIOS 프로그램이나 POST 프로그램의 판독을 행한다.
[특허 문헌 1] 국제 공개 제03/083664호 팜플렛
그런데, 최근, 처리 성능이나 가용성 향상 등에의 요청으로부터 연산 처리를 실행할 수 있는 시스템 보드(이하, 「SB(시스템 보드)」라고도 함)를 복수 탑재하고, 이들의 시스템 보드를 버스나 스위치로 접속하여 가동시키는 구성의 정보 처리 장치가 많이 사용되도록 되어 있다.
이러한 구성의 정보 처리 장치에서는 각 시스템 보드마다 FWH가 구비되지만, 각 시스템 보드의 FWH 내용에 부정합이 있었던 경우나, 일부의 시스템 보드의 FWH 내용이 파손되어 있었던 경우에, 정보 처리 장치 전체, 혹은 일부의 시스템 보드가 정상적으로 기동되지 않고, 정보 처리 시스템의 운용에 중대한 지장이 발생하는 경 우가 있었다.
본 발명은 전술한 종래 기술에 의한 문제점을 해소하기 위해 이루어진 것이며, 정보 처리 장치에 탑재된 복수의 FWH의 일부에 장해가 발생하고 있어도 정보 처리 장치를 정상적으로 운용할 수 있는 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하고, 목적을 달성하기 위해 본 발명의 하나의 형태에서는 입출력 요구를 제어하는 시스템 제어 장치로서, 동일한 정보 처리 장치 내에 탑재된 각 FWH에 액세스하기 위한 영역이 매핑된 어드레스 맵을 기억하는 어드레스 맵 기억 수단과, CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속된 FWH에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 FWH에 액세스하고, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속되어 있지 않은 FWH에 대응하는 영역에 포함되면, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 대상 판정 수단을 구비한 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는 CPU와, FWH와, 시스템 제어 장치가 실장된 시스템 보드를 복수 탑재 가능한 정보 처리 장치로서, 상기 시스템 제어 장치는 동일한 정보 처리 장치 내에 탑재된 각 FWH에 액세스하기 위한 영역이 매핑된 어드레 스 맵을 기억하는 어드레스 맵 기억 수단과, CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속된 FWH에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 FWH에 액세스하고, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속되어 있지 않은 FWH에 대응하는 영역에 포함되면, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 대상 판정 수단을 구비한 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는 입출력 요구를 제어하는 시스템 제어 장치에 있어서 FWH에 대한 입출력 요구를 제어하는 입출력 요구 제어 방법으로서, CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 동일한 정보 처리 장치 내에 탑재된 각 FWH에 액세스하기 위한 영역이 매핑된 어드레스 맵과 비교하는 어드레스 비교 공정과, 상기 어드레스 비교 공정에 있어서, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속된 FWH에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 FWH에 액세스하는 FWH 액세스 공정과, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속되어 있지 않은 FWH에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 요구 전송 공정을 포함한 것을 특징으로 한다.
이들의 발명의 형태에 의하면, 동일한 정보 처리 장치 내에 탑재된 각 FWH에 액세스하기 위한 영역을 어드레스 맵 상에 설치하고, 시스템 제어 장치가 CPU로부터 입출력 요구를 받은 경우에, 그 어드레스 맵을 참조하여, 국부적으로 접속된 FWH 이외의 FWH에 대한 입출력 요구인 것을 알았을 경우에는 입출력 요구를 다른 시스템 제어 장치에 전송하도록 구성하였기 때문에, CPU가 동일한 정보 처리 장치 내에 탑재된 모든 FWH에 액세스할 수 있다.
또한, 본 발명의 다른 형태에서는 상기한 발명의 형태에 있어서, 상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속된 FWH에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 FWH에 액세스하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는 상기한 발명의 형태에 있어서, 상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 이 시스템 제어 장치와 국부적으로 접속된 FWH에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 FWH에 액세스하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는 상기한 발명의 형태에 있어서, 상기 입출력 요구 제어 방법은 다른 시스템 제어 장치로부터 입출력 요구가 전송된 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵과 비교하여, 상기 어드 레스가 이 시스템 제어 장치와 국부적으로 접속된 FWH에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 FWH에 액세스하는 전송 요구 대응 공정을 더욱 포함한 것을 특징으로 한다.
이들의 발명의 형태에 의하면, 시스템 제어 장치가 다른 시스템 제어 장치로부터 입출력 요구의 전송을 받은 경우에, 상기한 어드레스 맵을 참조하여, 국부적으로 접속된 FWH에 대한 입출력 요구인 것을 알았을 경우에는 입출력 요구의 내용에 따라 국부적으로 접속된 FWH에 액세스하도록 구성하였기 때문에, 시스템 제어 장치의 협조 동작에 의해, CPU는 동일한 정보 처리 장치 내에 탑재된 모든 FWH에 액세스할 수 있다.
또한, 본 발명의 다른 형태에서는 상기한 발명의 형태에 있어서, 이 시스템 제어 장치가 탑재되어 있는 정보 처리 장치가 파티션으로 분할되어 있는 경우에, 상기 입출력 대상 판정 수단에 의해 다른 시스템 제어 장치에 전송되는 입출력 요구에 이 시스템 제어 장치가 속하는 파티션의 식별자를 부가하는 파티션 식별자 부가 수단을 더욱 구비하고, 상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구에 파티션의 식별자가 포함되어 있는 경우에, 이 식별자가 이 시스템 제어 장치가 속하는 파티션의 식별자와 다르면, 상기 입출력 요구를 파기하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는 상기한 발명의 형태에 있어서, 상기 시스템 제어 장치는 이 시스템 제어 장치가 탑재되어 있는 정보 처리 장치가 파티션으로 분할되어 있는 경우에, 상기 입출력 대상 판정 수단에 의해 다른 시스템 제어 장치에 전송되는 입출력 요구에 이 시스템 제어 장치가 속하는 파티션의 식별자를 부가하는 파티션 식별자 부가 수단을 더욱 구비하고, 상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구에 파티션의 식별자가 포함되어 있는 경우에, 이 식별자가 이 시스템 제어 장치가 속하는 파티션의 식별자와 다르면, 상기 입출력 요구를 파기하는 것을 특징으로 한다.
본 발명의 형태에 의하면, 시스템 제어 장치가 다른 파티션에 속하는 시스템 제어 장치로부터 입출력 요구의 전송을 받은 경우에, 입출력 요구를 파기하도록 구성하였기 때문에, 잘못하여 다른 파티션으로 발행된 입출력 요구를 처리하는 것을 방지할 수 있다.
또한, 본 발명의 다른 형태에서는 상기한 발명의 형태에 있어서, 상기 CPU는 동일한 정보 처리 장치 내에 탑재된 제1 FWH의 내용이 파손되어 있는 것이 검출된 경우에, 동일한 정보 처리 장치 내에 탑재된 제2 FWH의 내용을 판독하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하고, 또한, 상기 제2 FWH로부터 판독된 내용을 상기 제1 FWH에 기록하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하는 것을 특징으로 한다.
본 발명의 형태에 의하면, 일부의 FWH 내용이 파손되어 있는 경우에, 정상적인 FWH의 내용을 복사함으로써 FWH의 내용을 수복하도록 구성하였기 때문에, 일부의 FWH 내용의 파손에 의해, 정보 처리 장치의 운용에 지장이 생기는 것을 회피할 수 있다.
또한, 본 발명의 다른 형태에서는 상기한 발명의 형태에 있어서, 상기 CPU는 동일한 정보 처리 장치 내에 탑재된 제1 FWH의 내용과 다른 FWH의 내용에 부정합이 발생하고 있는 것이 검출된 경우에, 동일한 정보 처리 장치 내에 탑재된 제2 FWH의 내용을 판독하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하고, 또한, 상기 제2 FWH로부터 판독된 내용을 상기 제1 FWH에 기록하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하는 것을 특징으로 한다.
본 발명의 형태에 의하면, 일부의 FWH 내용에 부정합이 발생하고 있는 경우에, 정상적인 FWH의 내용을 복사함으로써 FWH의 내용을 수복하도록 구성하였기 때문에, 일부의 FWH 내용의 파손에 의해, 정보 처리 장치의 운용에 지장이 발생하는 것을 회피할 수 있다.
이하에 첨부 도면을 참조하여, 본 발명에 따른 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어 방법의 적합한 실시형태를 상세하게 설명한다.
[실시예]
우선, CPU가 FWH에 액세스하기 위한 어드레스 맵 방식에 대해서 설명한다. FWH는 OS의 기동이나 각종 디바이스의 제어를 담당하는 소프트웨어인 BIOS 프로그램이나 전원 투입시에 각종 디바이스에 이상이 없는지를 검사하는 POST 프로그램 등을 기억하는 기억 장치이다.
도 12는 종래의 어드레스 맵 방식의 일례를 도시하는 도면이다. 도 12에 도시한 예에서는 32 비트로 어드레스 지정 가능한 0 h∼FFFFFFFF h의 공간을 Low/Medium 메모리(11)로 하고, 어드레스 지정에 32 비트 이상을 필요로 하는 FFFFFFFF h보다 상위 영역을 High-Extended 메모리(12)로 하면, CPU가 FWH에 액세 스하기 위한 어드레스 공간인 Local FWH 영역(21)은 Low/Medium 메모리(11)의 최상위에 할당되어 있다.
이 예에서는 FWH 내의 기억 영역이 4개의 구획으로 분할되고, 각각의 구획이 4 MB의 기억 용량을 갖는 것이 전제로 되어 있다. 그 때문에, Local FWH 영역(21)은 각각의 구획에 대응한 A_0∼A_3의 4개의 구획으로 구성되어 있다. A_0∼A_3의 4개의 구획은 각각 대응하는 FWH 내의 기억 영역을 매핑하기 위해 4 MB의 어드레스공간을 갖고, Local FWH 영역(21)은 합계로 16 MB의 영역을 차지하고 있다.
CPU는 A_0∼A_3 중 어느 하나의 구획의 소정의 어드레스로 액세스함으로써, 그 구획과 어드레스에 대응한 FWH 내의 기억 영역을 기록 및 판독할 수 있다. 이와 같이, 종래의 어드레스 맵 방식에 있어서는 FWH 내의 기억 영역이 물리 어드레스 맵 상에 매핑되고, CPU는 그 영역에 액세스함으로써, FWH 내에 기억된 프로그램 등의 판독 등을 행할 수 있었다.
그러나, 이 종래의 어드레스 맵 방식에서는 물리 어드레스 맵 상에 하나의 FWH에 대응하는 어드레스 공간밖에 매핑되어 있지 않으며, CPU가 복수의 FWH에 액세스할 수 없었다. 이 때문에, CPU나 메모리가 실장된 시스템 보드가 복수 탑재되고, 시스템 보드마다 FWH가 구비된 서버 장치 등에 있어서도 CPU는 자신이 실장된 시스템 보드 상의 FWH에 밖에 액세스할 수 없었다.
복수의 시스템 보드가 탑재되고, 시스템 보드마다 FWH가 구비된 서버 장치 등에 있어서는 어느 하나의 시스템 보드의 FWH 내용이 파손되어 있는 경우나, 다른 FWH의 내용과 정합이 취해지고 있지 않은 경우에, 장치 전체 혹은 일부의 시스템 보드가 정상적으로 기동하지 않고, 중대한 지장을 발생시키는 경우가 있다.
이러한 경우에, CPU가 다른 시스템 보드 상의 FWH에 액세스하는 것이 가능하면, 어느 하나의 CPU가 정상적인 FWH의 내용을, 내용이 부정한 상태로 되어 있는 FWH에 복사함으로써, 장치를 정상적으로 기동시킬 수 있다. 그런데, 종래의 어드레스 맵 방식에서는 CPU가 다른 시스템 보드 상의 FWH에 액세스할 수 없기 때문에, 이러한 대처를 실시할 수 없었다.
도 1은 본 실시예에 따른 어드레스 맵 방식의 일례를 도시하는 도면이다. 도 1에 도시하는 바와 같이, 본 실시예에 따른 어드레스 맵 방식은 물리 어드레스 맵 상에 Local FWH 영역(21)에 덧붙여 Partition FWH 영역(22)을 갖는다. Partition FWH 영역(22)은 동일 파티션 내의 모든 시스템 보드 상의 FWH에 액세스하는 것이 가능한 어드레스 공간이며, High-Extended 메모리(12)의 최상위에 배치되어 있다.
파티션이란, 정보 처리 장치에 탑재된 시스템 보드를 복수 조합하여, 가상적인 정보 처리 장치로서 동작시키는 단위이다. 시스템 보드를 복수 탑재하는 것이 가능한 정보 처리 장치의 대부부은 내부를 복수의 파티션으로 분할하고, 파티션마다 독립적으로 OS 등을 동작시킬 수 있도록 구성되어 있다.
도 1에 도시한 예에서는 Partition FWH 영역(22)은 SB# 0∼SB# 31의 32개의 영역으로 이루어지며, 최대 32개의 시스템 보드의 FWH에 액세스하기 위한 어드레스공간이 확보되어 있다. 또한, SB# 0∼SB# 31의 각 영역은 각각 A_0_M∼A_3_M의 4개의 구획으로 이루어지는 제1 FWH와, A_0_R∼A_3_R의 4개의 구획으로 이루어지는 제2 FWH를 액세스할 수 있도록 구성되어 있다. SB# 0∼SB# 31의 각 영역은 2개의 FWH 에 액세스하기 위해, Local FWH 영역(21)의 2배의 32 MB의 어드레스 공간을 갖고 있다.
본 실시예에 따른 어드레스 맵 방식에서는 CPU는 Partition FWH 영역(22)에 액세스함으로써, 다른 시스템 보드의 FWH 내용을 기록 및 판독할 수 있다. 따라서, 일부의 시스템 보드의 FWH 내용이 파손되어 있는 경우나 FWH의 내용에 부정합이 발생하고 있는 경우에는 CPU가 정상적인 FWH의 내용을 문제점이 발생하고 있는 FWH에 복사하여 문제점을 해소시킬 수 있게 되어 있다.
또한, 도 1에 도시한 물리 어드레스 맵 상의 각종 영역의 배치나 사이즈 등은 일례이며, 정보 처리 장치의 구성이나 사양에 맞추어 적절하게 변경하는 것이 가능하다.
다음에, 본 실시예에 따른 어드레스 맵 방식이 적용되는 정보 처리 장치의 구성에 대해서 설명한다. 도 2는 본 실시예에 따른 어드레스 맵 방식이 적용되는 정보 처리 장치의 일례를 도시하는 도면이다.
도 2에 도시하는 바와 같이, 정보 처리 장치(100)는 시스템 보드(2001∼200n)를 크로스바 스위치(600)로 접속하여 구성되어 있다. 시스템 보드(2001∼200n)는 각각이 CPU나 메모리를 구비하고, 독립적으로 각종 연산 처리를 실행할 수 있는 전자 기판이며, 크로스바 스위치(600)는 시스템 보드(2001∼200n)가 각종 정보를 주고받기 위한 스위치이다.
또한, 도 2에 도시한 예에서는 시스템 보드(2001 및 2002)가 파티션(1101)을 구성하고, 시스템 보드(2003∼200n)가 파티션(1102)을 구성하고 있다. 파티션(1101)과 파티션(1102)은 별개의 정보 처리 장치로서 동작 가능하며, 예컨대 기동이나 정지를 독립적으로 행할 수 있다.
또한, 도 2에서는 도시를 생략하고 있지만, 정보 처리 장치(100)는 네트워크에 접속하기 위한 네트워크 인터페이스 장치와 자기 디스크 장치에 액세스하기 위한 입출력 인터페이스 장치 등도 구비한다.
다음에, 도 1에 도시한 파티션(1101)에 있어서, 각 시스템 보드 상의 CPU가 FWH에 액세스하는 경우의 루트에 대해서 설명한다. 도 3은 CPU가 Local FWH 영역(21) 경유하여 FWH에 액세스하는 경우의 루트를 도시하는 도면이다.
여기서, 시스템 보드(2001)를 예로 하여, 시스템 보드(2001∼200n)의 구성에 대해서 다시 설명한다. 도 3에 도시하는 바와 같이, 시스템 보드(2001)는 시스템 제어 장치(3001)를 통해 CPU(4001∼4004)와, FWH(5001 및 5002)를 접속하여 구성되어 있다. 또한, 도 3에서는 FWH의 액세스에 관련되지 않는 구성의 도시를 생략하고 있다.
시스템 제어 장치(3001)는 CPU(4001∼4004)에 의한 메모리나 각종 디바이스에의 액세스를 제어하는 컨트롤러이다. 구체적으로는, 시스템 제어 장치(3001)는 CPU(4001∼4004)로부터 메모리나 각종 디바이스에의 입출력 요구를 수신하고, 그 요 구를 적절한 상대에 전송한다. 그리고, 전송한 상대로부터 응답을 받으면, 요구원의 CPU에 그 취지를 통지하고, 응답 결과를 인도한다.
CPU(4001∼4004)는 각종 연산을 실행하는 연산 장치이며, FWH(5001 및 5002)는 BIOS 프로그램이나 POST 프로그램 등을 기억하는 기억 장치이다. 이와 같이, 시스템 보드(2001)는 2개의 FWH를 구비하지만, 통상은 한쪽의 FWH만이 사용된다. 시스템 보드(2001∼200n)는 각각 2개의 가상적인 시스템 보드로서 동작하는 것이 가능하며, 그와 같이 시스템 보드(2001∼200n)가 2개로 분할된 상태에서 동작하는 경우에, 다른 한 쪽의 FWH가 사용된다.
도 3의 예에서는 시스템 보드(2002)가 가상 시스템 보드(2101 및 2102)로 분할되어 있다. 가상 시스템 보드(2101)는 CPU(4005 및 4006)와 FWH(5003)를 포함하고, 가상 시스템 보드(2102)는 CPU(4007 및 4008)와 FWH(5004)를 포함하고 있다. 그리고, 시스템 제어 장치(3002)는 가상 시스템 보드(2101과 2102)에 공유되어 있다.
이미 설명한 바와 같이, CPU는 Local FWH 영역(21)을 경유하여 FWH에 액세스하는 경우, 하나의 FWH에 밖에 액세스할 수 없다. 예컨대, 시스템 보드(2001)에서는 CPU(4001∼4004)는 FWH(5001)에 밖에 액세스할 수 없다. 또한, 시스템 보드(2002)에서는 가상 시스템 보드(2101)에 속하는 CPU(4005 및 4006)는 동일하게 가상 시스템 보드(2101)에 속하는 FWH(5003)에 밖에 액세스할 수 없고, 가상 시스템 보드(2102)에 속하는 CPU(4007 및 4008)는 동일하게 가상 시스템 보드(2102)에 속하는 FWH(5004)에 밖에 액세스할 수 없다.
도 4는 Partition FWH 영역(22)을 경유하여 FWH에 액세스하는 경우의 루트를 도시하는 도면이다. 도 4에 도시하는 바와 같이, Partition FWH 영역(22)을 경유하여 FWH에 액세스하는 경우, 각 CPU는 동일 파티션 내의 모든 FWH에 액세스할 수 있다. 예컨대, CPU(4001)가 Local FWH 영역(21)을 경유하는 경우에서는 FWH(5001)에 밖에 액세스할 수 없었지만, Partition FWH 영역(22)을 경유하는 경우에서는 FWH(5001∼FWH5004) 중 어디에도 액세스할 수 있다.
또한, 본 실시예에서는 운용상의 필요성이나 보안의 관점으로, CPU가 다른 파티션에 속하는 FWH에 액세스할 수 없도록 구성된 정보 처리 장치의 예를 나타내고 있지만, 필요하면, CPU가 다른 파티션에 속하는 FWH에 액세스할 수 있도록 구성하여도 좋다.
다음에, 도 3에 도시한 시스템 제어 장치(3001 및 3002) 구성의 상세한 내용에 대해서 설명한다. 시스템 제어 장치(3001 및 3002)는 모두 동일한 구성을 갖기 때문에, 여기서는 시스템 제어 장치(3001)를 예로 하여 구성을 설명한다.
도 5는 시스템 제어 장치(3001)의 구성을 도시하는 기능 블록도이다. 도 5에 도시하는 바와 같이, 시스템 제어 장치(3001)는 어드레스 맵 기억부(310)와, PID 기억부(320)와, 입출력 대상 판정부(330)와, PID(Partition ID) 부가부(340)를 갖는다. 또한, 도 5에서는 FWH의 액세스에 관련하지 않는 구성의 도시를 생략하고 있다.
어드레스 맵 기억부(310)는 물리 어드레스 맵 상의 어떤 영역이 어떤 디바이스나 메모리에 대응하고 있는지를 기억하는 기억부이며, Local FWH 영역(311)과, Partition FWH 영역(312)과, Partition FWH 영역(313)을 기억한다.
Local FWH 영역(311)은 도 1에서 도시한 Local FWH 영역(21)에 상당하는 어드레스 공간의 범위를 유지한다. Partition FWH 영역(312)은 도 1에서 도시한 Partition FWH 영역(22)에 상당하는 어드레스 공간에서 동일한 시스템 보드 상에 탑재된 FWH에 액세스하기 위한 어드레스 공간의 범위를 유지한다. Partition FWH 영역(313)은 도 1에서 도시한 Partition FWH 영역(22)에 상당하는 어드레스 공간 에서 다른 시스템 보드 상에 탑재된 FWH에 액세스하기 위한 어드레스 공간의 범위를 유지한다.
PID 기억부(320)는 PID(Partition ID), 즉 시스템 제어 장치(3001)가 속해 있는 파티션의 식별자를 기억하는 기억부이다.
입출력 대상 판정부(330)는 동일한 시스템 보드 상에 탑재된 CPU로부터 송신된 입출력 요구나 다른 시스템 보드 상에 탑재된 시스템 제어 장치로부터 전송된 입출력 요구를 수신하고, 입출력을 요구된 대상을 판정하는 처리부이다.
구체적으로는 CPU로부터 송신된 입출력 요구는 리퀘스트 패킷(41)으로서 시스템 제어 장치(3001)에 수신된다. 리퀘스트 패킷(41)은 입출력을 요구하는 대상의 어드레스를 나타내는 Address부와, 요구의 내용을 나타내는 Request부를 포함한다. 입출력 대상 판정부(330)는 리퀘스트 패킷(41)을 수신하면, Address부에 설정되어 있는 어드레스를 취출하여 판정 회로(3311∼3313)에 입력한다.
판정 회로(3311)는 입력된 어드레스가 Local FWH 영역(311)에 포함되는지를 판정하는 회로이고, 판정 회로(3312)는 입력된 어드레스가 Partition FWH 영역(312)에 포함되는지를 판정하는 회로이며, 판정 회로(3313)는 입력된 어드레스가 Partition FWH 영역(313)에 포함되는지를 판정하는 회로이다.
입력된 어드레스가 Local FWH 영역(311)에 포함되거나 Partition FWH 영역(312)에 포함되는 경우, 판정 회로(3311 혹은 3312)의 출력이 ON이 된다. 이것에 의해, 판정 회로(3311 및 3312) 출력의 논리합을 출력하는 OR 회로(332)의 출력이 ON이 된다. 그리고, AND 회로(333)는 OR 회로(332)의 출력이 ON이며, 또한, 리퀘스트 패킷(41)이 수신되어 있는 것을 검출하면, 리퀘스트 패킷(41)을 국부적으로 접속된 FWH[도 5의 예에서는 FWH(5001)]에 전송한다.
이와 같이, CPU로부터 송신된 리퀘스트 패킷(41)의 Address부에 설정되어 있는 어드레스가 Local FWH 영역(311) 혹은 Partition FWH 영역(312)에 포함되는 경우에는 리퀘스트 패킷(41)은 국부적으로 접속된 FWH에 전송되고, 그 FWH에 대한 입 출력 처리가 실행되게 된다.
또한, 입력된 어드레스가 Partition FWH 영역(313)에 포함되는 경우, 판정 회로(3313)의 출력이 ON이 된다. 그리고, AND 회로(334)는 판정 회로(3313)의 출력이 ON이며, 또한, 리퀘스트 패킷(41)이 수신되어 있는 것을 검출하면, 리퀘스트 패킷(41)을 다른 시스템 제어 장치에 전송한다.
PID 부가부(340)는 다른 시스템 제어 장치에 전송되는 리퀘스트 패킷(41)에 PID 기억부(320)에 기억되어 있는 PID를 부가하는 처리부이다. 리퀘스트 패킷(41)에 PID를 부가하는 것은 잘못하여 다른 파티션에서 입출력 처리가 실행되지 않도록 하기 위함이다. 또한, PID가 부가된 후의 리퀘스트 패킷(41)은 리퀘스트 패킷(42)의 형식이 된다.
이와 같이, CPU로부터 송신된 리퀘스트 패킷(41)의 Address부에 설정되어 있는 어드레스가 Partition FWH 영역(313)에 일치하는 경우에는 리퀘스트 패킷(41)은 다른 시스템 제어 장치에 전송된다.
또한, 다른 시스템 제어 장치로부터 전송된 입출력 요구는 리퀘스트 패킷(42)으로서 시스템 제어 장치(3001)에 수신된다. 리퀘스트 패킷(42)은 전송원의 시스템 제어 장치가 속하는 파티션의 PID를 나타내는 PID부와, 입출력을 요구하는 대상의 어드레스를 나타내는 Address부와, 요구의 내용을 나타내는 Request부로 이루어진다. 입출력 대상 판정부(330)는 리퀘스트 패킷(42)이 수신되면, PID부에 설정되어 있는 PID를 취출하여, 판정 회로(335)에 입력한다.
판정 회로(335)는 입력된 PID가 PID 기억부(320)에 기억되어 있는 PID와 일치하는지를 판정하는 회로이다. 입력된 PID가 PID 기억부(320)에 기억되어 있는 PID와 일치하는 경우, 판정 회로(335)의 출력이 ON이 된다. 그리고, AND 회로(336)는 판정 회로(335)의 출력이 ON이며, 또한, 리퀘스트 패킷(42)이 수신되어 있는 것을 검출하면, 리퀘스트 패킷(42)의 Address부와 Request부를 출력한다.
AND 회로(336)로부터 출력된 Address부에 설정되어 있는 어드레스는 판정 회로(337)에 입력된다. 판정 회로(337)는 입력된 어드레스가 Partition FWH 영역(312)에 포함되는지를 판정하는 회로이다. 입력된 어드레스가 Partition FWH 영역(312)에 포함되는 경우, 판정 회로(337)의 출력이 ON이 된다.
그리고, AND 회로(338)는 판정 회로(337)의 출력이 ON이며, 또한, AND 회로(336)로부터 리퀘스트 패킷(42)의 Address부와 Request부가 출력되어 있는 것을 검출하면, Address부와 Request부를 국부적으로 접속된 FWH에 전송한다.
이와 같이, 다른 시스템 제어 장치로부터 전송된 리퀘스트 패킷(42)의 PID 부에 설정되어 있는 PID가 PID 기억부(320)에 기억되어 있는 PID와 일치하고, Address부에 설정되어 있는 어드레스가 Partition FWH 영역(312)에 포함되는 경우에는 리퀘스트 패킷(42)의 Address부와 Request부는 국부적으로 접속된 FWH에 전송되고, 그 FWH에 대한 입출력 처리가 실행되게 된다.
다음에, 도 5에 도시한 시스템 제어 장치(3001)의 처리 순서를 흐름도를 참조하면서 설명한다. 도 6은 시스템 제어 장치(3001)가 CPU로부터 리퀘스트 패킷(41) 을 수신한 경우의 처리 순서를 도시하는 흐름도이다.
도 6에 도시하는 바와 같이, 시스템 제어 장치(3001)가 CPU로부터 송신된 리퀘스트 패킷(41)을 수신하면(단계 S101), 입출력 대상 판정부(330)가 리퀘스트 패킷(41)의 Address부에 설정된 어드레스를 어드레스 맵 기억부(310)에 기억된 물리 어드레스 맵과 비교한다(단계 S102).
그리고, Address부에 설정된 어드레스가 Local FWH 영역(311)에 포함되는 경우(단계 S103 긍정) 혹은 Partition FWH 영역(312)에 포함되는 경우에는(단계 S103부정, 단계 S104 긍정), 입출력 대상 판정부(330)는 리퀘스트 패킷(41)의 내용에 따라 국부적으로 접속된 FWH에 액세스한다(단계 S105).
또한, Address부에 설정된 어드레스가 Partition FWH 영역(313)에 포함되는 경우에는(단계 S103 부정, 단계 S104 부정, 단계 S106 긍정), PID 부가부(340)가 리퀘스트 패킷(41)에 PID를 부가하고(단계 S107), PID를 부가한 후의 리퀘스트 패킷(41)은 다른 시스템 제어 장치에 전송된다(단계 S108).
또한, 도 6에서는 Address부에 설정된 어드레스가 상기 어느 하나의 영역에도 포함되지 않는 경우의 처리가 명기되어 있지 않지만, 그 경우, 시스템 제어 장치(3001)는 Address부에 설정된 어드레스와 어드레스 맵 기억부(310)에 기억된 물리어드레스 맵의 비교 결과에 기초하여 대처를 결정한다.
도 7은 시스템 제어 장치(3001)가 다른 시스템 제어 장치로부터 리퀘스트 패킷(42)을 수신한 경우의 처리 순서를 도시하는 흐름도이다. 도 7에 도시하는 바와 같이, 시스템 제어 장치(3001)가 다른 시스템 제어 장치로부터 전송된 리퀘스트 패킷(42)을 수신하면(단계 S201), 입출력 대상 판정부(330)가 리퀘스트 패킷(42)의 PID부에 설정된 PID를, PID 기억부(320)에 기억된 PID와 비교한다(단계 S202).
그리고, PID부에 설정된 PID가 PID 기억부(320)에 기억된 PID와 일치하는 경우(단계 S203 긍정), 입출력 대상 판정부(330)는 리퀘스트 패킷(42)의 Address부에 설정된 어드레스를 어드레스 맵 기억부(310)에 기억된 물리 어드레스 맵과 비교한다(단계 S204).
그리고, Address부에 설정된 어드레스가 Partition FWH 영역(312)에 포함되는 경우에는(단계 S205 긍정), 입출력 대상 판정부(330)는 리퀘스트 패킷(42)의 내용에 따라 국부적으로 접속된 FWH에 액세스한다(단계 S206).
한편, PID부에 설정된 PID가 PID 기억부(320)에 기억된 PID와 일치하지 않는 경우(단계 S203 부정) 혹은 Address부에 설정된 어드레스가 Partition FWH 영역(312)에 포함되지 않는 경우에는(단계 S205 부정), 시스템 제어 장치(3001)는 리퀘스트 패킷(42)을 파기한다.
다음에, 본 실시예에 따른 어드레스 맵 방식을 이용하여 정보 처리 장치(100)가 FWH의 내용을 수복하는 경우의 동작에 대해서 설명한다. 또한, 이하의 설명에서는 시스템 보드(2001∼2003)의 3개의 시스템 보드가 동일한 파티션에 속해 있으며, 시스템 보드(2002)에 탑재된 CPU가 대표 CPU로서, 파티션 전체의 상태를 관리하는 역할을 담당하고 있는 것으로 한다.
도 8은 정보 처리 장치(100)의 기동시에 FWH의 내용 파손이 검출된 경우의 동작을 도시하는 시퀀스도이다. 도 8에 도시하는 바와 같이, 전원 투입 후, 시스템 보드(2002)에서는 동일 시스템 보드 상의 FWH 내용이 CPU에 의해 판독되고(단계 S1201), 판독된 BIOS 프로그램이나 POST 프로그램 등을 이용한 초기화 순서가 시작된 후(단계 S1202), 초기화 순서가 정상적으로 완료된 것으로 한다(단계 S1203).
마찬가지로, 시스템 보드(2003)에서는 동일 시스템 보드 상의 FWH의 내용이 CPU에 의해 판독되고(단계 S1301), 판독된 BIOS 프로그램이나 POST 프로그램 등을 이용한 초기화 순서가 시작된 후(단계 S1302), 초기화 순서가 정상적으로 완료된 것으로 한다(단계 S1303).
한편, 시스템 보드(2001)에서는 동일 시스템 보드 상의 FWH 내용이 CPU에 의해 판독되었지만(단계 S1101), 체크섬(checksum)의 검사 등에 의해 판독된 내용이 파손되어 있는 것이 검출되고(단계 S1102), 기동이 정지된 것으로 한다(단계 S1103).
시스템 보드(2002)와 시스템 보드(2003)는 초기화 순서가 정상적으로 완료된 후, 다른 시스템 보드의 초기화 순서의 완료를 대기한다(단계 S1204). 여기서, 대표 CPU인 시스템 보드(2002)의 CPU는 동일 파티션 내의 다른 시스템 보드의 감시를 계속하고, 소정의 시간이 지나도 시스템 보드(2001)의 초기화 순서가 완료되지 않는 것을 검출하면(단계 S1205), 시스템 보드(2001)의 FWH 내용을 판독한다(단계 S1206).
그리고, 체크섬의 검사 등에 의해, 판독된 내용이 파손되어 있는 것을 검출하면(단계 S1207), 국부적으로 접속되어 있는 FWH의 내용을 시스템 보드(2001)의 FWH에 복사하고, 시스템 보드(2001)의 FWH 내용을 수복한다(단계 S1208). 그리고, 시스템 보드(2002)의 CPU는 시스템 보드(2001)에 대하여 리셋을 지시한 후, 대기 상태가 된다(단계 S1209).
그리고, 시스템 보드(2001)에서는 리셋의 실행 후(단계 S1104), 동일 시스템 보드 상의 FWH 내용이 CPU에 의해 판독되고(단계 S1105), 판독된 BIOS 프로그램이나 POST 프로그램 등을 이용한 초기화 순서가 시작된 후(단계 S1106), 초기화 순서가 정상적으로 완료된다(단계 S1107). 그 동안 시스템 보드(2003)는 대기 상태로 되어 있다(단계 S1304).
이렇게 해서, 동일한 파티션 내의 모든 시스템 보드에 있어서 초기화 순서가 정상적으로 완료되고, 모든 시스템 보드가 대기 상태가 된 후(단계 S1210), 이 파티션은 다음 처리 순서로 이행한다.
이와 같이, 본 실시예에 따른 어드레스 매핑 방식에서는 CPU가 다른 시스템 보드 상의 FWH에 액세스할 수 있기 때문에, 일부의 시스템 보드의 FWH 내용이 파손되어도 정상적인 FWH의 내용을 복사함으로써, FWH의 내용을 수복하는 것이 가능하게 되어 있다.
또한, 도 8의 예에서는 FWH의 내용을 수복한 후, 수복한 FWH가 탑재된 시스템 보드만을 리셋하고 있지만, 도 9의 동작예와 같이, FWH의 내용을 수복한 후, 파티션 전체를 리셋하는 것으로 하여도 좋다.
도 10은 정보 처리 장치(100)의 기동시에 BIOS 버전의 부정합이 검출된 경우의 동작을 도시하는 시퀀스도이다. 도 10에 도시하는 바와 같이, 전원 투입 후, 시스템 보드(2001)에서는 동일 시스템 보드 상의 FWH의 내용이 CPU에 의해 판독되고(단계 S3101), 판독된 BIOS 프로그램이나 POST 프로그램 등을 이용한 초기화 순서가 시작된 후(단계 S3102), 초기화 순서가 정상적으로 완료된 것으로 한다(단계 S3103).
마찬가지로, 시스템 보드(2002)에서는 동일 시스템 보드 상의 FWH 내용이 CPU에 의해 판독되고(단계 S3201), 판독된 BIOS 프로그램이나 POST 프로그램 등을 이용한 초기화 순서가 시작된 후(단계 S3202), 초기화 순서가 정상적으로 완료된 것으로 한다(단계 S3203).
마찬가지로, 시스템 보드(2003)에서는 동일 시스템 보드 상의 FWH의 내용이 CPU에 의해 판독되고(단계 S3301), 판독된 BIOS 프로그램이나 POST 프로그램 등을 이용한 초기화 순서가 시작된 후(단계 S3302), 초기화 순서가 정상적으로 완료된 것으로 한다(단계 S3303).
시스템 보드(2001), 시스템 보드(2002) 및 시스템 보드(2003)는 초기화 순서가 정상적으로 완료된 후, 다른 시스템 보드의 초기화 순서의 완료를 대기한다. 그 리고, 모든 시스템 보드가 대기 상태가 된 후(단계 S3204), 대표 CPU인 시스템 보드(2002)의 CPU는 다른 시스템 보드에 있어서 판독된 BIOS 프로그램의 버전을 확인한다(단계 S3205).
여기서, 시스템 보드(2002)의 CPU가 시스템 보드(2001)에 있어서 판독된 BIOS 프로그램의 버전이 다른 시스템 보드에 있어서 판독된 BIOS 프로그램의 버전과 다른 것을 검출한 것으로 한다(단계 S3206).
이 경우, 시스템 보드(2002)의 CPU는 국부적으로 접속되어 있는 FWH의 내용을 시스템 보드(2001)의 FWH에 복사하고, 시스템 보드(2001)의 FWH에 기억되어 있는 BIOS 프로그램의 버전을 다른 시스템 보드의 FWH에 기억되어 있는 BIOS 프로그램의 버전과 일치시킨다(단계 S3207). 그리고, 시스템 보드(2002)의 CPU는 시스템 보드(2001)에 대하여 리셋을 지시한 후, 대기 상태가 된다(단계 S3208).
그리고, 시스템 보드(2001)에서는 리셋의 실행 후(단계 S3104), 동일 시스템 보드 상의 FWH 내용이 CPU에 의해 판독되고(단계 S3105), 판독된 BIOS 프로그램이나 POST 프로그램 등을 이용한 초기화 순서가 시작된 후(단계 S3106), 초기화 순서가 정상적으로 완료된다(단계 S3107). 그 동안 시스템 보드(2003)는 대기 상태가 되어 있다(단계 S3304).
이렇게 해서, 동일한 파티션 내의 모든 시스템 보드에 있어서 초기화 순서가 정상적으로 완료되고, 모든 시스템 보드가 대기 상태가 되며, 모든 시스템 보드에 있어서 판독된 BIOS 프로그램의 버전이 동일한 것이 확인된 후(단계 S3209), 이 파티션은 다음 처리 순서로 이행한다.
이와 같이, 본 실시예에 따른 어드레스 맵 방식에서는 CPU가 다른 시스템 보드 상의 FWH에 액세스할 수 있기 때문에, 일부 시스템 보드의 FWH 내용과 다른 시스템 보드의 FWH 내용에 부정합이 발생하고 있는 경우에도 정상적인 FWH의 내용을 복사함으로써, FWH의 내용을 수복하는 것이 가능하게 되어 있다.
또한, 도 10의 예에서는 FWH의 내용을 수복한 후, 수복한 FWH가 탑재된 시스템 보드만을 리셋하고 있지만, 도 11의 동작예와 같이, FWH의 내용을 수복한 후, 파티션 전체를 리셋하는 것으로 하여도 좋다.
전술한 바와 같이, 본 실시예에서는 동일한 정보 처리 장치 내에 탑재된 각 FWH에 액세스하기 위한 영역을 어드레스 맵 상에 설치하고, 시스템 제어 장치가 CPU로부터 입출력 요구를 받은 경우에, 그 어드레스 맵을 참조하고, 국부적으로 접속된 FWH 이외의 FWH에 대한 입출력 요구인 것을 알았을 경우에는 입출력 요구를 다른 시스템 제어 장치에 전송하도록 구성하였기 때문에, CPU가 동일한 정보 처리 장치 내에 탑재된 모든 FWH에 액세스할 수 있다.
또한, 상기한 실시예에서는 복수의 파티션으로 분할된 정보 처리 장치에 본 발명을 적용한 예를 나타내었지만, 본 발명은 파티션으로 분할되어 있지 않은 정보 처리 장치에 있어서도 유효하다. 또한, 본 발명은 복수의 시스템 보드로 이루어지는 정보 처리 장치뿐만 아니라 단일 시스템 보드 상에 복수의 시스템 제어 장치와 FWH가 탑재된 정보 처리 장치에 있어서도 유효하다.
또한, 상기한 실시예에서는 BIOS 프로그램 등의 펌웨어를 기억하는 기억 장치가 FWH인 것을 전제로 설명하고 있지만, BIOS 프로그램 등의 펌웨어는 FWH 이외의 기억 장치에 기억되어 있어도 좋다.
(부기 1)
입출력 요구를 제어하는 시스템 제어 장치로서,
펌웨어를 기억하는 기억 수단에 액세스하기 위한 영역이 매핑된 어드레스 맵을 기억하는 어드레스 맵 기억 수단과,
CPU로부터 입출력 요구를 받은 경우에 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하고, 상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속되어 있지 않은 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 대상 판정 수단을
구비한 것을 특징으로 하는 시스템 제어 장치.
(부기 2)
상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하는 것을 특징으로 하는 부기 1에 기재한 시스템 제어 장치.
(부기 3)
상기 시스템 제어 장치가 탑재되어 있는 정보 처리 장치가 파티션으로 분할되어 있는 경우에, 상기 입출력 대상 판정 수단에 의해 다른 시스템 제어 장치에 전송되는 입출력 요구에 상기한 시스템 제어 장치가 속하는 파티션의 식별자를 부가하는 파티션 식별자 부가 수단을 더욱 구비하고,
상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력요구에 파티션의 식별자가 포함되어 있는 경우에, 상기 식별자가 상기한 시스템 제어 장치가 속하는 파티션의 식별자와 다르면, 상기 입출력 요구를 파기하는 것을 특징으로 하는 부기 2에 기재한 시스템 제어 장치.
(부기 4)
CPU와, 펌웨어를 기억하는 기억 수단과, 시스템 제어 장치가 실장된 시스템 보드를 복수 탑재 가능한 정보 처리 장치로서,
상기 시스템 제어 장치는
동일한 정보 처리 장치 내에 탑재된 각 기억 수단에 액세스하기 위한 영역이 매핑된 어드레스 맵을 기억하는 어드레스 맵 기억 수단과,
CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레 스가 상기한 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하고, 상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속되어 있지 않은 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 대상 판정 수단을
구비한 것을 특징으로 하는 정보 처리 장치.
(부기 5)
상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하는 것을 특징으로 하는 부기 4에 기재한 정보 처리 장치.
(부기 6)
상기 시스템 제어 장치는 상기한 시스템 제어 장치가 탑재되어 있는 정보 처리 장치가 파티션으로 분할되어 있는 경우에, 상기 입출력 대상 판정 수단에 의해 다른 시스템 제어 장치에 전송되는 입출력 요구에 상기한 시스템 제어 장치가 속하는 파티션의 식별자를 부가하는 파티션 식별자 부가 수단을 더욱 구비하고,
상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구에 파티션의 식별자가 포함되어 있는 경우에, 상기 식별자가 상기한 시스템 제어 장치가 속하는 파티션의 식별자와 다르면, 상기 입출력 요구를 파기하는 것을 특징으로 하는 부기 5에 기재한 정보 처리 장치.
(부기 7)
상기 CPU는 동일한 정보 처리 장치 내에 탑재된 제1 기억 수단의 내용이 파손되어 있는 것이 검출된 경우에, 동일한 정보 처리 장치 내에 탑재된 제2 기억 수단의 내용을 판독하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하고, 또한, 상기 제2 기억 수단으로부터 판독된 내용을 상기 제1 기억 수단에 기록하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하는 것을 특징으로 하는 부기 4 내지 부기 6 중 어느 하나에 기재한 정보 처리 장치.
(부기 8)
상기 CPU는 동일한 정보 처리 장치 내에 탑재된 제1 기억 수단의 내용과 다른 기억 수단의 내용에 부정합이 발생하고 있는 것이 검출된 경우에, 동일한 정보 처리 장치 내에 탑재된 제2 기억 수단의 내용을 판독하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하고, 또한, 상기 제2 기억 수단으로부터 판독된 내용을 상기 제1 기억 수단으로 기록하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하는 것을 특징으로 하는 부기 4 내지 부기 6 중 어느 하나에 기재한 정보 처리 장치.
(부기 9)
입출력 요구를 제어하는 시스템 제어 장치에 있어서, 펌웨어를 기억하는 기 억 수단에 대한 입출력 요구를 제어하는 입출력 요구 제어 방법으로서,
CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 동일한 정보 처리 장치 내에 탑재된 각 기억 수단에 액세스하기 위한 영역이 매핑된 어드레스 맵과 비교하는 어드레스 비교 공정과,
상기 어드레스 비교 공정에 있어서, 상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하는 액세스 공정과,
상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속되어 있지 않은 기억 수단에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 요구 전송 공정을
포함한 것을 특징으로 하는 입출력 요구 제어 방법.
(부기 10)
다른 시스템 제어 장치로부터 입출력 요구가 전송된 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵과 비교하여, 상기 어드레스가 상기한 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하는 전송 요구 대응 공정을 더욱 포함한 것을 특징으로 하는 부기 9에 기재한 입출력 요구 제어 방법.
(부기 11)
상기 시스템 제어 장치가 탑재되어 있는 정보 처리 장치가 파티션으로 분할되어 있는 경우에, 상기 입출력 요구 전송 공정에 의해 다른 시스템 제어 장치에 전송되는 입출력 요구에 상기한 시스템 제어 장치가 속하는 파티션의 식별자를 부가하는 파티션 식별자 부가 공정을 더욱 구비하고,
상기 전송 요구 대응 공정은 다른 시스템 제어 장치로부터 전송된 입출력 요구에 파티션의 식별자가 포함되어 있는 경우에, 상기 식별자가 상기한 시스템 제어 장치가 속하는 파티션의 식별자와 다르면, 상기 입출력 요구를 파기하는 것을 특징으로 하는 부기 10에 기재한 시스템 제어 장치.
본 발명의 하나의 형태에 의하면, 동일한 정보 처리 장치 내에 탑재된 각 FWH에 액세스하기 위한 영역을 어드레스 맵 상에 설치하고, 시스템 제어 장치가 CPU로부터 입출력 요구를 받은 경우에, 그 어드레스 맵을 참조하여, 국부적으로 접속된 FWH 이외의 FWH에 대한 입출력 요구인 것을 알았을 경우에는 입출력 요구를 다른 시스템 제어 장치에 전송하도록 구성하였기 때문에, CPU가 동일한 정보 처리 장치 내에 탑재된 모든 FWH에 액세스할 수 있다는 효과를 발휘한다.
또한, 본 발명의 다른 형태에 의하면, 시스템 제어 장치가 다른 시스템 제어 장치로부터 입출력 요구의 전송을 받은 경우에, 상기한 어드레스 맵을 참조하여, 국부적으로 접속된 FWH에 대한 입출력 요구인 것을 알았을 경우에는, 입출력 요구의 내용에 따라 국부적으로 접속된 FWH에 액세스하도록 구성하였기 때문에, 시스템 제어 장치의 협조 동작에 의해, CPU는 동일한 정보 처리 장치 내에 탑재된 모든 FWH에 액세스할 수 있다는 효과를 발휘한다.
또한, 본 발명의 다른 형태에 의하면, 시스템 제어 장치가 다른 파티션에 속하는 시스템 제어 장치로부터 입출력 요구의 전송을 받은 경우에, 입출력 요구를 파기하도록 구성하였기 때문에, 잘못하여 다른 파티션으로 발행된 입출력 요구를 처리하는 것을 방지할 수 있다는 효과를 발휘한다.
또한, 본 발명의 다른 형태에 의하면, 일부의 FWH 내용이 파손되어 있는 경우에, 정상적인 FWH의 내용을 복사함으로써 FWH의 내용을 수복하도록 구성하였기 때문에, 일부의 FWH 내용의 파손에 의해, 정보 처리 장치의 운용에 지장이 발생하는 것을 회피할 수 있다는 효과를 발휘한다.
또한, 본 발명의 다른 형태에 의하면, 일부의 FWH 내용에 부정합이 발생하고 있는 경우에, 정상적인 FWH의 내용을 복사함으로써 FWH의 내용을 수복하도록 구성하였기 때문에, 일부의 FWH 내용의 파손에 의해, 정보 처리 장치의 운용에 지장이 발생하는 것을 회피할 수 있다는 효과를 발휘한다.
이상과 같이, 본 발명에 따른 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어 방법은 FWH에 대한 입출력 요구의 제어에 있어서 유용하며, 특히, 정보 처리 장치에 탑재된 복수의 FWH의 일부에 장해가 발생하고 있어도 정보 처리 장치를 정상적으로 운용하는 것이 필요한 경우에 적합하다.

Claims (10)

  1. 입출력 요구를 제어하는 시스템 제어 장치로서,
    펌웨어를 기억하는 기억 수단에 액세스하기 위한 영역이 매핑된 어드레스 맵을 기억하는 어드레스 맵 기억 수단과;
    CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하고, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속되어 있지 않은 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 대상 판정 수단
    을 구비한 것을 특징으로 하는 시스템 제어 장치.
  2. 제1항에 있어서, 상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단 에 액세스하는 것을 특징으로 하는 시스템 제어 장치.
  3. 제2항에 있어서, 상기 시스템 제어 장치가 탑재되어 있는 정보 처리 장치가 파티션으로 분할되어 있는 경우에, 상기 입출력 대상 판정 수단에 의해 다른 시스템 제어 장치에 전송되는 입출력 요구에 상기 시스템 제어 장치가 속하는 파티션의 식별자를 부가하는 파티션 식별자 부가 수단을 더 구비하고,
    상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력요구에 파티션의 식별자가 포함되어 있는 경우에, 상기 식별자가 상기 시스템 제어 장치가 속하는 파티션의 식별자와 상이하면, 상기 입출력 요구를 파기하는 것을 특징으로 하는 시스템 제어 장치.
  4. CPU와, 펌웨어를 기억하는 기억 수단과, 시스템 제어 장치가 실장된 시스템 보드를 복수 탑재 가능한 정보 처리 장치로서,
    상기 시스템 제어 장치는,
    동일한 정보 처리 장치 내에 탑재된 각 기억 수단에 액세스하기 위한 영역이 매핑된 어드레스 맵을 기억하는 어드레스 맵 기억 수단과;
    CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하고, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속되어 있지 않은 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 대상 판정 수단
    을 구비한 것을 특징으로 하는 정보 처리 장치.
  5. 제4항에 있어서, 상기 입출력 대상 판정 수단은, 다른 시스템 제어 장치로부터 전송된 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵 기억 수단에 기억된 어드레스 맵과 비교하여, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되면, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하는 것을 특징으로 하는 정보 처리 장치.
  6. 제5항에 있어서, 상기 시스템 제어 장치는, 상기 시스템 제어 장치가 탑재되어 있는 정보 처리 장치가 파티션으로 분할되어 있는 경우에, 상기 입출력 대상 판정 수단에 의해 다른 시스템 제어 장치에 전송되는 입출력 요구에 상기 시스템 제어 장치가 속하는 파티션의 식별자를 부가하는 파티션 식별자 부가 수단을 더 구비하고,
    상기 입출력 대상 판정 수단은 다른 시스템 제어 장치로부터 전송된 입출력요구에 파티션의 식별자가 포함되어 있는 경우에, 상기 식별자가 상기 시스템 제어 장치가 속하는 파티션의 식별자와 상이하면, 상기 입출력 요구를 파기하는 것을 특징으로 하는 정보 처리 장치.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 CPU는 동일한 정보 처리 장치 내에 탑재된 제1 기억 수단의 내용이 파손되어 있는 것이 검출된 경우에, 동일한 정보 처리 장치 내에 탑재된 제2 기억 수단의 내용을 판독하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하고, 또한, 상기 제2 기억 수단으로부터 판독된 내용을 상기 제1 기억 수단에 기록하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하는 것을 특징으로 하는 정보 처리 장치.
  8. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 CPU는 동일한 정보 처리 장치 내에 탑재된 제1 기억 수단의 내용과 다른 기억 수단의 내용에 부정합이 발생하고 있는 것이 검출된 경우에, 동일한 정보 처리 장치 내에 탑재된 제2 기억 수단의 내용을 판독하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하고, 또한, 상기 제2 기억 수단으로부터 판독된 내용을 상기 제1 기억 수단에 기록하기 위한 입출력 요구를 국부적으로 접속된 시스템 제어 장치에 송신하는 것을 특징으로 하는 정보 처리 장치.
  9. 입출력 요구를 제어하는 시스템 제어 장치에 있어서, 펌웨어를 기억하는 기억 수단에 대한 입출력 요구를 제어하는 입출력 요구 제어 방법으로서,
    CPU로부터 입출력 요구를 받은 경우에, 상기 입출력 요구에 포함되는 어드레스를 동일한 정보 처리 장치 내에 탑재된 각 기억 수단에 액세스하기 위한 영역이 매핑된 어드레스 맵과 비교하는 어드레스 비교 단계와;
    상기 어드레스 비교 단계에 있어서, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하는 액세스 단계와;
    상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속되어 있지 않은 기억 수단에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구를 동일한 정보 처리 장치 내에 탑재된 다른 시스템 제어 장치에 전송하는 입출력 요구 전송 단계
    를 포함한 것을 특징으로 하는 입출력 요구 제어 방법.
  10. 제9항에 있어서, 다른 시스템 제어 장치로부터 입출력 요구가 전송된 경우에, 상기 입출력 요구에 포함되는 어드레스를 상기 어드레스 맵과 비교하여, 상기 어드레스가 상기 시스템 제어 장치와 국부적으로 접속된 기억 수단에 대응하는 영역에 포함되어 있었던 경우에, 상기 입출력 요구에 포함되는 내용에 따라 상기 국부적으로 접속된 기억 수단에 액세스하는 전송 요구 대응 단계를 더 포함하는 것을 특징으로 하는 입출력 요구 제어 방법.
KR1020070045529A 2006-08-18 2007-05-10 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어방법 KR100832824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006223491A JP5103823B2 (ja) 2006-08-18 2006-08-18 情報処理装置および入出力要求制御方法
JPJP-P-2006-00223491 2006-08-18

Publications (2)

Publication Number Publication Date
KR20080016430A true KR20080016430A (ko) 2008-02-21
KR100832824B1 KR100832824B1 (ko) 2008-05-28

Family

ID=38283868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045529A KR100832824B1 (ko) 2006-08-18 2007-05-10 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어방법

Country Status (6)

Country Link
US (1) US20080046678A1 (ko)
EP (1) EP1890229B1 (ko)
JP (1) JP5103823B2 (ko)
KR (1) KR100832824B1 (ko)
CN (1) CN100557585C (ko)
DE (1) DE602007000533D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081162A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8055805B2 (en) * 2009-03-31 2011-11-08 Intel Corporation Opportunistic improvement of MMIO request handling based on target reporting of space requirements
JP6442230B2 (ja) 2014-10-31 2018-12-19 キヤノン株式会社 情報処理装置、同期制御方法、及びプログラム
DE112016006734T5 (de) * 2015-04-26 2019-01-03 Intel Corporation Integriertes Android- und Windows-Gerät

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131941A (en) 1977-08-10 1978-12-26 Itek Corporation Linked microprogrammed plural processor system
JPS619738A (ja) * 1984-06-26 1986-01-17 Fuji Electric Co Ltd アドレスマツピング方式
US5829052A (en) * 1994-12-28 1998-10-27 Intel Corporation Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system
JPH08286972A (ja) * 1995-04-19 1996-11-01 Nec Corp 情報処理装置
US5940870A (en) * 1996-05-21 1999-08-17 Industrial Technology Research Institute Address translation for shared-memory multiprocessor clustering
US6112281A (en) * 1997-10-07 2000-08-29 Oracle Corporation I/O forwarding in a cache coherent shared disk computer system
WO1999035580A1 (en) * 1998-01-07 1999-07-15 Fujitsu Limited Memory protection mechanism for a distributed shared memory multiprocessor with integrated message passing support
JP2000357084A (ja) * 1999-06-17 2000-12-26 Nec Eng Ltd 通信システムにおけるプログラムダウンロード方式
US6738889B2 (en) * 1999-07-12 2004-05-18 International Business Machines Corporation Apparatus and method for providing simultaneous local and global addressing with hardware address translation
JP2001306307A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd ファームウェアの処理方法。
US6636984B1 (en) * 2000-06-15 2003-10-21 International Business Machines Corporation System and method for recovering data from mirror drives following system crash
US6675268B1 (en) * 2000-12-11 2004-01-06 Lsi Logic Corporation Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes
US6904457B2 (en) * 2001-01-05 2005-06-07 International Business Machines Corporation Automatic firmware update of processor nodes
US6968398B2 (en) 2001-08-15 2005-11-22 International Business Machines Corporation Method of virtualizing I/O resources in a computer system
US7028177B2 (en) * 2002-01-31 2006-04-11 Hewlett-Packard Development Company, L.P. Array controller ROM cloning in redundant controllers
US6934873B2 (en) * 2002-02-28 2005-08-23 Dell Products L.P. Automatic BIOS recovery in a multi-node computer system
US6957307B2 (en) * 2002-03-22 2005-10-18 Intel Corporation Mapping data masks in hardware by controller programming
US7269709B2 (en) * 2002-05-15 2007-09-11 Broadcom Corporation Memory controller configurable to allow bandwidth/latency tradeoff
US7281055B2 (en) * 2002-05-28 2007-10-09 Newisys, Inc. Routing mechanisms in systems having multiple multi-processor clusters
US6795850B2 (en) * 2002-12-13 2004-09-21 Sun Microsystems, Inc. System and method for sharing memory among multiple storage device controllers
US6986008B2 (en) * 2003-01-14 2006-01-10 International Business Machines Corporation Backup firmware in a distributed system
JP4029789B2 (ja) * 2003-07-08 2008-01-09 日本電信電話株式会社 プログラムをダウンロードする方法及び装置
US20050080982A1 (en) * 2003-08-20 2005-04-14 Vasilevsky Alexander D. Virtual host bus adapter and method
US7814293B2 (en) * 2004-07-19 2010-10-12 Infotrend Technology Inc. Redundant controller host-side IO rerouting
US20060041882A1 (en) 2004-08-23 2006-02-23 Mehul Shah Replication of firmware

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081162A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
JP5103823B2 (ja) 2012-12-19
CN100557585C (zh) 2009-11-04
US20080046678A1 (en) 2008-02-21
JP2008046981A (ja) 2008-02-28
CN101127017A (zh) 2008-02-20
EP1890229B1 (en) 2009-02-11
KR100832824B1 (ko) 2008-05-28
DE602007000533D1 (de) 2009-03-26
EP1890229A1 (en) 2008-02-20

Similar Documents

Publication Publication Date Title
EP3764237B1 (en) System startup method and apparatus, electronic device and storage medium
US7269667B2 (en) Disk array system and method for migrating from one storage system to another
US20070050571A1 (en) Storage system, storage device, and control method thereof
CN113868155B (zh) 一种内存空间扩展方法、装置及电子设备和存储介质
CN101467136A (zh) 高速非易失性存储器设备
US7543179B2 (en) Error management topologies
KR100832824B1 (ko) 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어방법
US7133976B2 (en) Disk array device, method for controlling the disk array device and storage system
JP2005122453A (ja) ストレージ装置のディスクコントローラ制御方式およびストレージ装置
US8527983B2 (en) Host bus adaptor driver and operating system installation method
US7412619B2 (en) Integrated circuit capable of error management
US7430687B2 (en) Building-up of multi-processor of computer nodes
CN111831217A (zh) 存储系统、其驱动器框体、以及奇偶校验计算方法
US20240134806A1 (en) Storage system
KR100308149B1 (ko) 디스크어레이제어장치및제어방법
CN115878499A (zh) 计算机设备、处理数据的方法及计算机系统
JP2002024159A (ja) 制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee