JP2012169432A - チップｌｅｄ - Google Patents

チップｌｅｄ Download PDF

Info

Publication number
JP2012169432A
JP2012169432A JP2011028733A JP2011028733A JP2012169432A JP 2012169432 A JP2012169432 A JP 2012169432A JP 2011028733 A JP2011028733 A JP 2011028733A JP 2011028733 A JP2011028733 A JP 2011028733A JP 2012169432 A JP2012169432 A JP 2012169432A
Authority
JP
Japan
Prior art keywords
chip
metal layer
led
recess
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011028733A
Other languages
English (en)
Other versions
JP4870233B1 (ja
Inventor
Masao Kumura
政男 玖村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E&e Japan
E&E Japan Co Ltd
E AND E JAPAN CO Ltd
Original Assignee
E&e Japan
E&E Japan Co Ltd
E AND E JAPAN CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E&e Japan, E&E Japan Co Ltd, E AND E JAPAN CO Ltd filed Critical E&e Japan
Priority to JP2011028733A priority Critical patent/JP4870233B1/ja
Application granted granted Critical
Publication of JP4870233B1 publication Critical patent/JP4870233B1/ja
Priority to US13/396,194 priority patent/US20120217526A1/en
Publication of JP2012169432A publication Critical patent/JP2012169432A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】チップＬＥＤの生産性、低コストの特徴を生かしたまま、高電力、高光出力のＬＥＤを提供する。
【解決手段】少なくとも1個以上の半導体チップが搭載されたチップＬＥＤにおいて、
前記半導体チップのうち少なくとも1個は発光素子であり、
裏面に裏面金属層を備えている実装基板に表面側から前記裏面側に向けて凹部が形成されていると共に、当該凹部の底面および内壁面に金属層が形成されており、
前記発光素子は前記凹部の底面に形成されている前記金属層にダイボンドされていると共に、前記実装基板の表面に形成されている配線パターンにワイヤボンドされ、
前記凹部の底面に形成されている金属層は前記実装基板の裏面に形成されている裏面金属層と電気的に導通していて、前記裏面金属層が、前記発光素子で発生した熱が放熱される放熱経路を構成することを特徴とするチップＬＥＤ。
【選択図】図３

Description

本発明はＬＥＤ等の発光ダイオードに関し、特に、ガラスエポキシ基板を実装基板としたチップＬＥＤに関する。
チップＬＥＤは生産性に優れており、かつ安価に作れるＬＥＤであって、従来から小電力の表示素子として主に使用されていた。この場合、チップＬＥＤに流れる電流は２０ｍＡ程度であることがほとんどであった。
近年、液晶バックライトや照明用にＬＥＤが用いられることが多くなっている。しかし、液晶テレビのバックライトや照明用のＬＥＤは比較的大きな電流を流すため、従来のチップＬＥＤは、これらの用途にほとんど使用されていなかった。これは、比較的大きな電流が流れた場合、従来のチップＬＥＤはパッケージの熱抵抗が大きいために発熱して高温になり、発光効率が悪くなる、樹脂が変色する、寿命が短くなる等の問題があったためである。
また、液晶バックライトや照明用は白色発光が主で、ほとんどの場合、青色発光素子を、蛍光体を含む樹脂で覆い白色発光させている。そこで、このような用途には、リードフレームに反射ケースをインジェクションモールドしたＰＬＣＣ型のパッケージやセラミックパッケージが一般的に使用され、量産性に優れた安価なチップＬＥＤ型のパッケージは放熱性が悪い等の理由で使用されていなかった。
特開昭６２−１１２３３３号公報 特許第２９２７２７９号公報 特許第３９００１４４号公報
図１を用いて従来の一般的なチップＬＥＤを説明する。
両面（表面と裏面）に銅箔をラミネートしたガラスエポキシ製の基板材１４にスルーホールをドリルで穴あけ加工し、無電解で銅をメッキし、パターン形成後、さらに電解或いは無電解で銅＋Ｎｉ＋Ａｕ、あるいは、銅＋Ｎｉ＋Ａｇのめっきを施して配線パターン９を形成して実装基板２が準備されている。
発光素子１（以後、ＬＥＤチップという）は配線パターン９上に銀ペースト（図中では不図示）でダイボンドされ、金線１０で配線パターン９にワイヤボンドされた後、エポキシ樹脂８でトランスファーモールドされる。
このような従来のチップＬＥＤの構造の場合、ＬＥＤチップ１で発生した熱はほとんどが銅箔（銅＋Ｎｉ＋Ａｕ、あるいは、銅＋Ｎｉ＋Ａｇのめっき）からなる配線パターン９を通して放熱される。しかし、使用されている銅箔は、メッキ層を含めても、通常３６μｍと薄いので、放熱効率はあまりよくない。
また、青色発光チップに蛍光体を混ぜたエポキシ樹脂で封止し白色系発光のチップＬＥＤを作る場合、短波長の光でエポキシ樹脂が黄変し、光出力が低下する問題がある。
光出力が小さいものでは、劣化も少ないので、あまり問題にならないが、光出力を大きくすると劣化が極めて早くなるという問題がある。
エポキシ樹脂で封止する前にチップ１の表面をシリコーン樹脂で覆うことで対策する方法もあるが、従来のチップＬＥＤの構造で実施するとシリコーン樹脂が流れて広がり、エポキシ樹脂の接着力を阻害するので、チップＬＥＤにおいては、あまり使用されていなかった。
この発明は、上述した従来のチップＬＥＤの問題を解決し、液晶テレビのバックライトや照明用に使用できるチップＬＥＤを提供することを目的にしている。
請求項１記載の発明は、
少なくとも1個以上の半導体チップが搭載されたチップＬＥＤにおいて、
前記半導体チップのうち少なくとも1個は発光素子であり、
裏面に裏面金属層を備えている実装基板に表面側から前記裏面側に向けて凹部が形成されていると共に、当該凹部の底面および内壁面に金属層が形成されており、
前記発光素子は前記凹部の底面に形成されている前記金属層にダイボンドされていると共に、前記実装基板の表面に形成されている配線パターンにワイヤボンドされ、
前記凹部の底面に形成されている金属層は前記実装基板の裏面に形成されている裏面金属層と電気的に導通していて、前記裏面金属層が、前記発光素子で発生した熱が放熱される放熱経路を構成することを特徴とするチップＬＥＤ
である。
請求項２記載の発明は、
前記凹部の深さが前記発光素子の厚さより大きい
ことを特徴とする請求項１記載のチップＬＥＤ
である。
請求項３記載の発明は、
蛍光体を含むシリコーン樹脂で前記凹部を埋め、その外部をエポキシ樹脂で覆った
ことを特徴とする請求項１又は２記載のチップＬＥＤ
である。
請求項４記載の発明は、
請求項１〜３のいずれか一項記載のチップＬＥＤをハンダ付けによってメタル基板に搭載する際に、前記裏面金属層が当該メタル基板のメタル部に同時にハンダ付けされていることを特徴とするＬＥＤモジュール
である。
この発明によれば、液晶テレビのバックライトや照明用に使用できるチップＬＥＤを提供することができる。
この発明によれば、チップＬＥＤの生産性、低コストの特徴を生かしたまま、高電力、高光出力のＬＥＤを提供することができる。
この発明によれば、放熱性がよく、温度サイクルに対して強い高信頼性のＬＥＤモジュールを提供することができる。
従来のチップＬＥＤの略式構造図であって、(ａ)は模式断面図、（ｂ）は封止樹脂部を略した略式平面図（以後「略式平面図」という）。 （ａ）〜（ｅ）は、本発明に使用する実装基板の加工工程の概略を説明するフロー図。 本発明のチップＬＥＤの略式構造図であって、(ａ)は模式断面図、（ｂ）は略式平面図。 本発明のチップＬＥＤを回路基板にハンダ付けした本発明のＬＥＤモジュールの模式断面図。 楕円形凹部に長方形チップを使用した場合の本発明のチップＬＥＤの略式平面図。 楕円形凹部に２個のチップを使用した場合の本発明のチップＬＥＤの略式平面図。 四角形凹部に四角チップを使用した場合の本発明のチップＬＥＤの略式平面図。 青色と赤色の２個のチップを２つの凹部に実装した場合の本発明のチップＬＥＤの略式平面図。 １チップに直列に複数個のダイオードを形成し、レーザカットでＶｆを調整できるようにした本発明のチップＬＥＤの回路図。 従来のチップＬＥＤの構造の場合の放熱の具体的計算用略図。 従来のチップＬＥＤの構造における熱の流れを示す図。 本発明のチップＬＥＤの構造における熱の流れを示す図。
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
図２（ａ）に示すごとく、両面（表面と裏面）に銅箔をラミネートしたガラスエポキシ製の基板材１４を用いる。基板材１４の裏面側に配備されている裏面金属層６に到達する凹部３を表面側から形成する（図２（ｃ））。
凹部３の底面及び内壁面に金属層５を形成する（図２（ｅ））。金属層５は、例えば、メッキによって形成する。
チップＬＥＤはスルーホール１１も必要なので、スルーホール１１と凹部３の底面及び内壁面に金属層５を同時に形成するのが効率的である（図２（ｅ））。
メッキ後、写真食刻法などによってパターンを形成したものをチップＬＥＤ用の実装基板２として使用する。
凹部３の底面に形成されている金属層５にＬＥＤチップ１を銀ペーストでダイボンドする（図３（ａ））。実装基板２の表面に形成されている配線パターンにワイヤボンドした後、樹脂封止を行って、図３（ａ）、（ｂ）図示の本発明のチップＬＥＤとする。
図３（ａ）、（ｂ）図示の本発明のチップＬＥＤの裏面金属層６を、回路基板１２にハンダ付けして本発明のチップＬＥＤを回路基板１２に実装すると、図４のごとく、ＬＥＤチップ１がダイボンドされた金属層５及び、金属層５の裏面側に位置する裏面金属層６が放熱用に利用される。すなわち、裏面金属層６が、ＬＥＤチップ１で発生した熱が放熱される放熱経路を構成する。これによって、ＬＥＤチップ１で発生した熱が主に裏面金属層６を通して放熱される点に本発明の特徴がある。このような本発明のチップＬＥＤによれば、従来に比べ数十倍の放熱効果を得ることができる。
また、青色チップを使用する場合に発生する樹脂の黄変の問題も凹部３を設けたことにより、当該凹部３に短波長で変色し難いシリコーン樹脂７を充填することが可能になり、これにより樹脂の黄変問題も大幅に改善することが可能になる。
以下、添付図面を参照して本発明の好ましい実施例を説明するが本発明は上述した好ましい実施の形態及び、以下の実施例に限られるものではなく、特許請求の範囲の記載から把握される技術的範囲において種々に変更可能である。
従来のチップＬＥＤと同じように、両面（表面と裏面）に銅箔をラミネートしたガラスエポキシ製の基板材１４を用いる（図２（ａ））。
ＬＥＤチップ１を搭載する側の面（表側の面）の銅箔１３をフォトエッチングにより開口する(図２（ｂ）)。
次に、開口して露出したガラスエポキシ製の基板材１４を、銅箔１３をマスクにしてレーザー加工で削り、凹部３を形成する(図２（ｃ）)。
凹部３はＬＥＤの光の反射を考え、凹部３の深さはＬＥＤチップ１の厚みより大きく、且つ開口部に向かって広がるように傾斜を設けた形状にすることが望ましい。
また、凹部３の底面４は基板材１４の裏面の銅箔、すなわち、裏面金属層６に達していることが重要である。
プラズマ処理で凹部３の底面４の裏面金属層６の表面側（図中、上側）をクリーニングした後、必要に応じて裏面金属層６の表側（図中、上側）の面の平滑処理を行う。凹部３の底面4は裏面金属層６を形成している電解銅箔の凹凸面なので、この凹凸がダイボンド時、問題になることがあるためである。このような時、キリンス処理等の銅表面の平滑処理を施せばよい。
次に、ドリル加工でスルーホール１１用の孔を形成し（図２（ｄ））、銅の無電解メッキによりスルーホール１１の側面と、凹部３の底面４及び傾斜面に形成されている内壁面１５にメッキが施される。
上述したように凹部３はＬＥＤの光の反射を考慮することが望ましいので、内壁面１５にメッキにより形成される金属層５は光の反射率が良い金属で形成することが望ましい。
例えば、凹部３の傾斜面に形成されている内壁面１５の表面を銀メッキ仕上げにすれば青色などの短波長に対する反射率がよくなり、光の取り出し効率を改善できる。
その後、フォトエッチングでパターンを形成し、銅＋Ｎｉ＋Ａuまたは銅＋Ｎｉ＋Ａｇメッキを施す。
こうにして、図２（ｅ）に示す、本発明に使用する実装基板２が完成する。
なお、Ａｇメッキは青色光に対する光の反射率がよいので、発光効率の点でメッキ表面はＡｕよりＡｇの方がよい。ただしＡｇはマイグレーションを起こし易いのと、硫化ガスと反応し黒く変色して、反射率が著しく低下するので、この点の考慮が必要になる。
マイグレーションに関しては、必要に応じて銀メッキ時にＰｄを少量添加することで改善可能である。使用前の硫化に関しては、梱包をドライ窒素ガス封入したアルミパック梱包とすることで改善できる。使用後の硫化に関しては、封止樹脂にガス透過率の低いエポキシ樹脂を使用することにより改善できる。
また、Ａｇの変わりにＡｌを使用することも可能である。Ａｌは蒸着でつけるので、スパッタリングを用いることができる。この場合、前記のＣｕ−Ｎｉ−Ａｕの換わりにＣｕ−Ｎｉメッキ後、Ａｌ蒸着を行うか、或いはＣｕメッキ後、Ｔｉ−Ａｌ蒸着を行うようにすることができる。
上述したように凹部３をレーザー加工で形成することにより、凹部３の形状は様々なものにすることができる。例えば、図３は、平面視で円状の凹部３に正方形のＬＥＤチップ1を搭載したものである。図５は、平面視で楕円状の凹部３に長方形のＬＥＤチップ１を搭載し、図６は、平面視で楕円状の凹部３に正方形のＬＥＤチップ１を２個搭載したものである。また、小型にするために、図７のごとく、ＬＥＤチップ１と同じ平面視で四角の凹部３にすることも可能である。
図８は青色のＬＥＤチップ１に蛍光体を載せたものと、赤色のＬＥＤチップ１´を載せた２in１パッケージのチップＬＥＤの例である。暖色系照明の場合、従来、青色チップに黄色と赤の蛍光体を載せているが、赤の蛍光体は価格が高く、また効率があまり良くない。赤の蛍光体の換わりに、図８図示のように、赤色のＬＥＤチップを使用した方が発光効率よくなる。すなわち、青色のＬＥＤチップ１は蛍光体で覆い、赤色のＬＥＤチップ１´は蛍光体で覆わない構造にしたものが図８に例示したものである。
この場合、青色のＬＥＤチップに黄色蛍光体で白色系にして、さらに赤色のＬＥＤチップで暖色系にする方法と、青色のＬＥＤチップに緑の蛍光体を載せ、更に、赤色のＬＥＤチップで、白色系、或いは暖色系にする方法がある。
このように青色と赤色の２チップを使用すれば、各々に流す電流を変化させることにより、照明の色温度を変えることが可能になります。
なお、赤色を凹部のない部分に組み立てることも可能であるが、凹部に組み立てることにより、放熱性が良くなり赤色チップの温度上昇を抑えることが出来る。
赤色は青色に比べ、高温での発光効率が悪くなるので、色バランスが崩れやすい問題があった。本発明によれば、赤色の温度上昇を抑えることにより、この点も改善可能である。
図３〜図８に応用例を示したが、必要に応じて、静電気対策としてツェナーダイオードチップをチップＬＥＤ内に実装することが当然に可能である。
照明は１００Ｖや２００ＶのＡＣ電源で使われる。ＬＥＤの順方向電圧（以後、Ｖｆという）は、青色で約３Ｖ、赤色で約２Ｖである。電力効率を上げるためにはＬＥＤを直列に並べＶｆを大きくする必要がある。
１つのチップ内に沢山のダイオードを形成すればＶｆをあげることが出来る。例えば、台湾Epistar社製ＨＶ−ＬＥＤはこのように１チップ内に沢山のＬＥＤを直列に形成して、Ｖｆが４５Ｖの製品を作っている。
このようにすれば小さいスペースでＬＥＤ照明の光源部分が作ることができる。
また、ＩｎＧａＮ系の青色チップはどうしてもＶｆのバラツキが大きくなるが、例えば１チップ４５Ｖ品の場合、１４個のダイオードを直列につないだものである。１４個も直列につなぐとＶｆのバラツキは大きくなる。Ｖｆの差が大きいと流れる電流も変わり、明るさにもバラツキが生じる。
このような問題を緩和するため、例えば図９に示すごとく、予め１個のダイオードの両端を配線１７でショートさせ、電気的テスト時に必要に応じて、ショートした配線１７をレーザートリミング等によりカットし、Ｖｆを１ダイオード分上げて、バラツキを調整することが出来る。
本発明のチップＬＥＤは液晶テレビや照明に使用される。図４に示すごとく、ハンダ１９を介して、回路基板１２にハンダ付けされる。なお、回路基板には、一般的に、アルミニウムまたは銅をベースとしたメタル基板１８が使用される。
ハンダ付けはハンダペーストを使用したリフロー法によって行われるが、本発明のチップＬＥＤをハンダ付けによってメタル基板１８に搭載する際に、ＬＥＤチップの裏面金属層６も同時に当該メタル基板１８のメタル部にハンダ付けすれば非常に放熱性の良いＬＥＤモジュールが完成する。
さらに、本発明のチップＬＥＤにおけるガラスエポキシ基板の熱膨張係数は１４〜１６×１０−６であって、メタル基板１８が銅の場合、その熱膨張係数は１６．８×１０−６、アルミニウムの場合、その熱膨張係数は２３×１０−６である。そこで、本発明のチップＬＥＤとメタル基板１８の熱膨張係数の差は小さく、上述した構造からなる本発明のＬＥＤモジュールは、温度サイクルに対し強い高信頼性のものとなる。
以下、本発明のチップＬＥＤの良好な放熱効率について、図１に図示した、従来のチップＬＥＤ３２１５タイプと比較して説明する。
前記で３２１５は外形サイズを示す。これを、図１０を用いて説明する。図１０は図１（ｂ）を略して、寸法等を付加したものである。
配線パターン９の寸法を図１０に示すようにした場合、ＬＥＤチップ１での発熱はほとんど配線パターン９を形成している銅箔を通して放熱される。ＬＥＤチップ1は銅箔からなる配線パターン９、封止用のエポキシ樹脂８と、ガラスエポキシ製の基板材１４に囲まれているが、熱伝導率の比較をすると銅＝３９８Ｗ／ｍｋ、樹脂がエポキシの場合０．２１Ｗ／ｍｋ、ガラスエポキシが０．４２Ｗ／ｍｋであることから、実際、図１１の矢印ごとく、熱は、銅箔からなる配線パターン９を伝わってほとんど放熱される。
簡易的に発熱源の中心をＬＥＤチップ１の中心（Ｙ−Ｙ´線）とし、封止樹脂、ガラスエポキシの放熱を無視して計算すると以下のようになる。
メッキ層を含む銅箔（配線パターン９）の膜厚：３６μｍ、０．５ｍｍ２のＬＥＤチップ１を使用し、１Ｗの電力を流した場合、ハンダ付け部ｂ点の温度とＬＥＤチップ１の温度との差はａ＋ｂ＝９８．７℃になる。
ＬＥＤチップ１の中心とａ点の温度差＝｛１．０×１０−３／（３６×１０−６×１．０×１０−３）｝×１／３９８＝６９．８℃
ａ点とｂ点の温度差＝｛０．６×１０−３／（３６×１０−６×１．５×１０−３）｝×１／３９８＝２７．９℃
本発明のチップＬＥＤは、従来と同様、熱は銅箔（配線パターン９）を通して流れる。裏面金属層６を形成する銅箔の厚みが１８μｍ、追加したメッキ厚が１８μｍとした場合、全体の銅箔の厚さは従来と同様に３６μｍになる。
本発明のチップＬＥＤにおいては、図１２の矢印のごとく熱はダイボンドした銅箔の真下を通して流れるので、ＬＥＤチップの中心とハンダ付け部ｃ点の温度差は次のようになる。
チップ中心とｃ点の温度差＝｛３６×１０−６／（０．５×０．５×１０−６）｝×１／３９８＝０．３６℃
周囲温度が２５℃とすると従来品はＬＥＤチップの温度は９７．７＋２５＝１２２．７℃、本発明の構造は２５＋０．３６＝約２６℃となる。
チップ温度はＬＥＤの寿命や発光効率に大きな影響を与える。また発光波長も変化するので、ＴＶ用のバックライト光源用途では大きな問題となる。またチップの接合温度の最大値は１２０℃前後で規定されているので、従来品では１Ｗの電力は流せないという結論になる。
以上は概算であるが、本発明の効果は明らかである。
実際のＬＥＤチップの発熱は接合で発熱し、銀ペースト→銀または金メッキ層→ニッケルメッキ層→銅メッキ層→銅箔を伝わって流れるが、ここでの温度上昇は３℃以下であり、微少である。また、前述したようにガラスエポキシおよび封止樹脂を通しての放熱も微々たるものであるので、ここでは省略した。
（白色ＬＥＤへの適用）
白色ＬＥＤは青色発光素子を、蛍光体を含む樹脂で覆い白色を出しているのが一般的である（参考：特許文献２）。
従来から、通常、ＬＥＤの封止樹脂にはエポキシ樹脂が用いられている。エポキシ樹脂は青色の短波長の光で劣化し変色することで寿命が短くなる。そこで、一般的に、変色し難いシリコーン樹脂でＬＥＤチップの表面をまず覆っている。
しかし、従来のチップＬＥＤの構造では、ＬＥＤチップを予めシリコーン樹脂で覆おうとすると、シリコーン樹脂が流れて広がってしまい使用困難であった。
そこで、従来は、蛍光体をエポキシ樹脂中に混ぜて使用していたが、青色の短波長光による樹脂変色を避けるため、小電力低光度のＬＥＤにしか適用できなかった(参考：特許文献３)。
本発明のチップＬＥＤでは、図３に示すごとく、凹部３に蛍光体を混ぜたシリコーン樹脂７を充填してＬＥＤチップ１を覆うことが出来る。更に、エポキシ樹脂８でトランスファーモールドできる。そこで、チップ表面の樹脂変色の問題を改善できる。
凹部３の金属層５の表面を銀メッキ仕上げにすれば青色などの短波長に対する反射率がよくなりで、光の取り出し効率を改善できる。
また、エポキシ樹脂８とシリコーン樹脂７の二重樹脂封止により信頼性の優れたものになる。すなわち、エポキシ樹脂８は吸湿するが透湿せず、シリコーン樹脂７は透湿するが吸湿しないというそれぞれの欠点が補完され、特徴が生かさる。
上述したように、銀メッキは硫黄と反応し、硫化銀という黒色の物質に変化し、光度を大幅に減少させる問題があるが、シリコーン樹脂のみで封止した場合、シリコーン樹脂はガスを通すので硫化ガスが入り問題を起こす可能性がある。これに対して、エポキシ樹脂との二重封止であればエポキシ樹脂がガスを通さないので、この問題を改善できる。
１ 発光素子（ＬＥＤチップ）
２ 実装基板
３ 凹部
４ 凹部の底面
５ 金属層
６ 裏面金属層
７ シリコーン樹脂
８ エポキシ樹脂
９ 配線パターン
１０ 金線
１１ スルーホール
１２ 回路基板
１３ 銅箔
１４ 基板材
１５ 凹部の傾斜している内壁面
１８ メタル基板
１９ ハンダ

Claims (4)

  1. 少なくとも1個以上の半導体チップが搭載されたチップＬＥＤにおいて、
    前記半導体チップのうち少なくとも1個は発光素子であり、
    裏面に裏面金属層を備えている実装基板に表面側から前記裏面側に向けて凹部が形成されていると共に、当該凹部の底面および内壁面に金属層が形成されており、
    前記発光素子は前記凹部の底面に形成されている前記金属層にダイボンドされていると共に、前記実装基板の表面に形成されている配線パターンにワイヤボンドされ、
    前記凹部の底面に形成されている金属層は前記実装基板の裏面に形成されている裏面金属層と電気的に導通していて、前記裏面金属層が、前記発光素子で発生した熱が放熱される放熱経路を構成することを特徴とするチップＬＥＤ。
  2. 前記凹部の深さが前記発光素子の厚さより大きい
    ことを特徴とする請求項１記載のチップＬＥＤ。
  3. 蛍光体を含むシリコーン樹脂で前記凹部を埋め、その外部をエポキシ樹脂で覆った
    ことを特徴とする請求項１又は２記載のチップＬＥＤ。
  4. 請求項１〜３のいずれか一項記載のチップＬＥＤをハンダ付けによってメタル基板に搭載する際に、前記裏面金属層が当該メタル基板のメタル部に同時にハンダ付けされていることを特徴とするＬＥＤモジュール。
JP2011028733A 2011-02-14 2011-02-14 チップｌｅｄ Active JP4870233B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011028733A JP4870233B1 (ja) 2011-02-14 2011-02-14 チップｌｅｄ
US13/396,194 US20120217526A1 (en) 2011-02-14 2012-02-14 Chip led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011028733A JP4870233B1 (ja) 2011-02-14 2011-02-14 チップｌｅｄ

Publications (2)

Publication Number Publication Date
JP4870233B1 JP4870233B1 (ja) 2012-02-08
JP2012169432A true JP2012169432A (ja) 2012-09-06

Family

ID=45781899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028733A Active JP4870233B1 (ja) 2011-02-14 2011-02-14 チップｌｅｄ

Country Status (2)

Country Link
US (1) US20120217526A1 (ja)
JP (1) JP4870233B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180453U (ja) * 2012-05-24 2012-12-20 盈勝科技股▲ふん▼有限公司 多層式構造を具える一体化高効率照明装置
JP2015185661A (ja) * 2014-03-24 2015-10-22 スタンレー電気株式会社 半導体装置
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP2017069458A (ja) * 2015-09-30 2017-04-06 日亜化学工業株式会社 発光装置及びその製造方法
JP2017076640A (ja) * 2015-10-13 2017-04-20 ローム株式会社 光半導体装置の製造方法および光半導体装置
WO2019054447A1 (ja) * 2017-09-14 2019-03-21 株式会社グリーンウェル ブルーライトを低減した白色ｌｅｄ素子および該白色ｌｅｄ素子を複数個、配線基板上に配列・搭載した白色ｌｅｄユニット
JP2019050425A (ja) * 2018-12-14 2019-03-28 日亜化学工業株式会社 発光装置
US10559723B2 (en) 2017-08-25 2020-02-11 Rohm Co., Ltd. Optical device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673364B2 (en) * 2013-07-19 2017-06-06 Nichia Corporation Light emitting device and method of manufacturing the same
KR102123039B1 (ko) 2013-07-19 2020-06-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
DE102013110355A1 (de) * 2013-09-19 2015-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines Leiterrahmenverbunds
JP6578735B2 (ja) * 2014-05-21 2019-09-25 日亜化学工業株式会社 半導体装置の実装構造、バックライト装置及び実装基板
US9847468B1 (en) * 2016-06-20 2017-12-19 Asm Technology Singapore Pte Ltd Plated lead frame including doped silver layer
JP7248379B2 (ja) * 2017-07-24 2023-03-29 日亜化学工業株式会社 発光装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235696A (ja) * 1994-02-25 1995-09-05 Sharp Corp チップ部品型ｌｅｄ及びその製造方法
JPH11177136A (ja) * 1997-12-15 1999-07-02 Nichia Chem Ind Ltd チップタイプｌｅｄ
JPH11284233A (ja) * 1998-03-27 1999-10-15 Stanley Electric Co Ltd 平面実装型ｌｅｄ素子
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003031850A (ja) * 2001-04-25 2003-01-31 Agilent Technol Inc 光 源
JP2009033061A (ja) * 2007-07-30 2009-02-12 Sanyo Electric Co Ltd 発光装置および撮像装置
JP2010010287A (ja) * 2008-06-25 2010-01-14 Stanley Electric Co Ltd 半導体発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286393B (en) * 2004-03-24 2007-09-01 Toshiba Lighting & Technology Lighting apparatus
WO2006106901A1 (ja) * 2005-04-01 2006-10-12 Matsushita Electric Industrial Co., Ltd. Ｌｅｄ部品およびその製造方法
US8092735B2 (en) * 2006-08-17 2012-01-10 3M Innovative Properties Company Method of making a light emitting device having a molded encapsulant
JP2008244357A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 半導体発光装置
JP5233170B2 (ja) * 2007-05-31 2013-07-10 日亜化学工業株式会社 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法
JP5238366B2 (ja) * 2008-06-09 2013-07-17 スタンレー電気株式会社 半導体発光装置
JP2011023557A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 発光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235696A (ja) * 1994-02-25 1995-09-05 Sharp Corp チップ部品型ｌｅｄ及びその製造方法
JPH11177136A (ja) * 1997-12-15 1999-07-02 Nichia Chem Ind Ltd チップタイプｌｅｄ
JPH11284233A (ja) * 1998-03-27 1999-10-15 Stanley Electric Co Ltd 平面実装型ｌｅｄ素子
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003031850A (ja) * 2001-04-25 2003-01-31 Agilent Technol Inc 光 源
JP2009033061A (ja) * 2007-07-30 2009-02-12 Sanyo Electric Co Ltd 発光装置および撮像装置
JP2010010287A (ja) * 2008-06-25 2010-01-14 Stanley Electric Co Ltd 半導体発光装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180453U (ja) * 2012-05-24 2012-12-20 盈勝科技股▲ふん▼有限公司 多層式構造を具える一体化高効率照明装置
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
US10270011B2 (en) 2013-12-13 2019-04-23 Nichia Corporation Light emitting device
JP2015185661A (ja) * 2014-03-24 2015-10-22 スタンレー電気株式会社 半導体装置
JP2017069458A (ja) * 2015-09-30 2017-04-06 日亜化学工業株式会社 発光装置及びその製造方法
JP2017076640A (ja) * 2015-10-13 2017-04-20 ローム株式会社 光半導体装置の製造方法および光半導体装置
US10559723B2 (en) 2017-08-25 2020-02-11 Rohm Co., Ltd. Optical device
US10896996B2 (en) 2017-08-25 2021-01-19 Rohm Co., Ltd. Optical device
WO2019054447A1 (ja) * 2017-09-14 2019-03-21 株式会社グリーンウェル ブルーライトを低減した白色ｌｅｄ素子および該白色ｌｅｄ素子を複数個、配線基板上に配列・搭載した白色ｌｅｄユニット
JP2019054098A (ja) * 2017-09-14 2019-04-04 株式会社グリーンウェル ブルーライトを低減した白色ｌｅｄ素子および該白色ｌｅｄ素子を複数個、配線基板上に配列・搭載した白色ｌｅｄユニット
JP2019050425A (ja) * 2018-12-14 2019-03-28 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JP4870233B1 (ja) 2012-02-08
US20120217526A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
JP4870233B1 (ja) チップｌｅｄ
TWI389295B (zh) 發光二極體光源模組
JP4123105B2 (ja) 発光装置
JP4359195B2 (ja) 半導体発光装置及びその製造方法並びに半導体発光ユニット
KR100978028B1 (ko) 발광장치
KR100729439B1 (ko) 발광소자 패키지 구조체와 그 제조방법 및 이를 적용한발광소자의 제조방법
JP5347953B2 (ja) 発光装置およびその製造方法
US7615799B2 (en) Light-emitting diode package structure
JP2006049442A (ja) 半導体発光装置およびその製造方法
JP2009164583A (ja) 高出力ｌｅｄパッケージ及びその製造方法
KR101181224B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
JP2009065137A (ja) 発光装置
JP2004207367A (ja) 発光ダイオード及び発光ダイオード配列板
KR20090072941A (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
JP2006514426A (ja) 表面実装型発光ダイオード
US20100084673A1 (en) Light-emitting semiconductor packaging structure without wire bonding
KR100849828B1 (ko) 발광 다이오드 패키지
JP2007288138A (ja) 発光装置
KR100665182B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
KR100613490B1 (ko) 발광소자와 그 패키지 구조체 및 제조방법
KR20120001189A (ko) 발광 다이오드 패키지
KR20120080306A (ko) Ｌｅｄ 패키지 및 그 제조방법
KR100954858B1 (ko) 고휘도 엘이디 패키지 및 그 제조 방법
TWI573299B (zh) 化合物半導體元件之封裝模組結構及其製造方法
KR100878398B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4870233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250