JP2006514426A - 表面実装型発光ダイオード - Google Patents

表面実装型発光ダイオード Download PDF

Info

Publication number
JP2006514426A
JP2006514426A JP2004545019A JP2004545019A JP2006514426A JP 2006514426 A JP2006514426 A JP 2006514426A JP 2004545019 A JP2004545019 A JP 2004545019A JP 2004545019 A JP2004545019 A JP 2004545019A JP 2006514426 A JP2006514426 A JP 2006514426A
Authority
JP
Japan
Prior art keywords
light
emitting diode
lead frame
chip
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004545019A
Other languages
English (en)
Inventor
リー，ヒュン−ウー
Original Assignee
ティーシーオー カンパニーリミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーシーオー カンパニーリミテッド filed Critical ティーシーオー カンパニーリミテッド
Publication of JP2006514426A publication Critical patent/JP2006514426A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本発明は表面実装型の発光ダイオード(Light Emitting Diode)に関する。発光源であるＩｎＧａＮ，ＧａＮ系の発光ダイオード・チップを反射率が高い銀メッキをしたリード・フレームのダイパット・カップ面に実装することによってチップから全体的に反射する光の粒子を前方へ放射させ，パッケージのレンズ表面での光輝度を向上するようにした。ＩｎＧａＮ，ＧａＮ系の発光ダイオードチップをダイボンディング・ワイヤボンディングし，同じ平面上のリード・フレームの下端部よりパッケージ下端部の光透過エポキシが１０〜５０μｍ程度の突出になるように光透過エポキシ樹脂でモールディングし，貫通ホールでパッケージ上部と下部を固定することで従来の超小型発光ダイオード素子の厚さ問題を解決し，低い光効率の問題と高価の材料費問題，時間による光輝度低下の問題点及び大量生産の難題を改善した発光効率が優れ，信頼性が優秀な超小型，超薄型，超軽量の表面実装型のチップタイプ発光ダイオードを提供できる。

Description

本発明は一般的に表面実装型発光ダイオードに関し，詳しくは，銀メッキをしたリードフレームのダイ・パット(Die pad)・カップ面に発光源(emitting cause)であるＩｎＧａＮ，ＧａＮ系の発光ダイオードチップをダイボンディング(die-bonding)することにより，光の反射率を向上させ，超小型パッケージでの光輝度を向上するようにした表面実装型発光ダイオードに関する。
一般的に光半導体素子（発光ダイオード）は，電気信号を介して光の転送を随行するための部品として，電気信号を発光ダイオードにより光信号に変換した後，フロントキャパシティ(front capacity)として使用される一般的な発光素子（３５０ｎｍ〜９９０ｎｍ）と，光の信号を受け，電気的信号へ転換する受光素子（フォト・トランジスター，フォト・ダイオード，トライアック（Tri-ac），フォトＩＣ）に大別される。この光半導体素子は，半導体結晶の材料，ＰＮ接合を形成する不純物の種類と，濃度及び，構造による紫外光から可視光，赤外光まで，各種波長の製品が製造されている。
可視発光ダイオードは，ｐ−ｎ接合の注入型電界発光(Electro Luminescence;EL)を利用した発光素子として，発光に必要な印加電圧が非常に低く，寿命が長いため固体表示素子あるいは画像表示用など幅広い用途として使用される半導体素子である。
この可視光半導体素子は，その利用分野によって，様々な形態のパッケージをして使用されており，代表的には，携帯電話のバック・ライト(Back light)に適用される表面実装型素子(Surface Mounting Device)である超小型発光ダイオード素子(Chip LED)と電光板及び固体表示素子あるいは画像表示用の３φ，５φ垂直ランプ・タイプとして大別される。
以下の説明では，可視発光ダイオードで表面実装型素子である超小型発光ダイオード素子で代替する。
従来の表面実装型発光ダイオードの構成は図１に示す通りである。電圧を印加すると発光するチップＡと，上記チップＡに電圧を印加するための導電性金属の陰極及び陽極リードＣ，Ｄで構成される。上記チップＡは陰極リードＣに形成されたダイ・パットＥ１上に導電性は接着剤Ｅ２で付着されると同時に陰極，陽極リードＣ，Ｄの端部とワイヤＡ２，Ａ１でボンディングされ陰極及び陽極リードＣ，Ｄの間で電気的に接続される構成である。
また，上記チップＡを外部から保護するために絶縁材質の光透過モールディング材料Ｆでモールディングするが，陰極及び陽極リードＣ，Ｄの端部の一部が，外部へ露出されるようにし，外部からチップＡで電圧を印加するように構成される。
外部へ露出された発光ダイオードの陰極及び陽極リードＣ，Ｄを使用する回路と電気的に接続させると，陰極及び陽極リードＣ，Ｄを介してチップＡで電源が印加されることにより光半導体素子であるチップＡが発光され機能を発揮可能である。モールディング物材料Ｆは通常，透明エポキシ樹脂により形成され，発光ダイオードチップＡの種類によって赤，緑，青，オレンジ色などで製造される。
上記の代表的な従来の表面実装型である超小型発光ダイオードの素子構成は，厚さが厚いＰＣＢ基板Ｊを使用するが，このＰＣＢ基板Ｊは耐熱性が非常に低く，発光ダイオード素子製造工程で発生する熱応力によりＰＣＢ基板Ｊが熱変形され(heat-transformed)，ＰＣＢとエポキシの接着力が弱まり，信頼性を保証する工程が非常に複雑になり，製造費が上昇する。厚さが厚いＰＣＢを使用するため，超小型発光ダイオード素子を軽薄化することができない。このような方法はＰＣＢ基板の光反射率が非常に低くダイ・パット部分にメッキされている金も光反射率が非常に低いため，面発光チップ(surface LED chip)（ＩｎＧａＮ，ＧａＮ系発光ダイオードチップ）（３９０ｎｍ〜４７０ｎｍ）では光の輝度が低下する問題がある。このＰＣＢの基板は，１００％輸入品であるため，原副資材の単価が高く貴金属である金を使用しなければならないので，製造費用が高価となる。
また，携帯電話などの適用分野ではソルダーリフロー(Solder Re-flow)工程を経てチップＬＥＤ光素子を実装するが，このソルダーリフロー工程は２２０℃〜３２０℃の温度条件で作業が行われる。しかし，ＰＣＢ基板の熱変形温度は２２０℃以下でソルダーリフロー工程は従来の表面実装型（ＳＭＤ）超小型発光ダイオード素子に致命的な熱衝撃が与えられ，金のワイヤーＡ１，Ａ２と銀のエポキシＥ２がＰＣＢ基板から離れるようになる。このため，従来の表面実装型（ＳＭＤ）超小型チップＬＥＤ素子の寿命は保証できない。
本発明は従来の表面実装型（ＳＭＤ）超小型は発光ダイオード素子の諸般問題点を解決することを目的としており，面発光チップ（ＩｎＧａＮ，ＧａＮ系 ＬＥＤ）（３９０ｎｍ〜４７０ｎｍ）を絶縁性の光透過ダイ接着剤（紫外線硬化型（UV Cure）接着剤，絶縁性透明接着剤）によりリードフレームのダイパット・カップに実装することにより銀エポキシ接着剤の使用が排除される。このため，陽極と陰極間の短絡不良を完全に解決し，面発光チップから放出される光のうち，発光面に対向して放出される光が，絶縁性光透過エポキシ接着剤により透過され，透過された光は反射率が高い銀でメッキされているダイパット・カップで光を反射させることにより反射方向への光を収束させるようにして，光度を向上させるチップＬＥＤを提供する。
本発明は厚さが非常に薄いリードフレームを基板で使用し，リードフレームと光透過エポキシ樹脂の下部エポキシ樹脂をリードフレームのリード部分の同一平面上より１０〜５０μｍ程度の突出になるように光透過エポキシ樹脂を使用してモールディングし，貫通ホール（Ｂ），（Ｂ１）で上部の光透過エポキシ樹脂と下部透過エポキシ樹脂が接着することにより光素子の熱衝撃を最小化し，超薄形のチップＬＥＤを提供する。
本発明の別の目的は高温（２２０℃〜３２０℃）で使用される設定機器(set machinery)ソルダーリフロー工程の熱応力を最小化し，表面実装型（ＳＭＤ）超小型発光ダイオード素子において致命的な熱衝撃により金のワイヤーと銀のエポキシがＰＣＢ基板から離れる従来の技術的な問題点を解決することにある。この結果，従来の技術の表面実装型（ＳＭＤ）超小型チップＬＥＤ素子の寿命を保証し難いが，熱変形温度(heat transmission temperature)が４５０℃以上の耐熱性のリードフレームを基板で使用することにより光半導体素子の寿命を保証し，熱衝撃を最小化した超小型チップＬＥＤ素子を提供する。
本発明の別の目的は従来のＰＣＢ基板Ｊは非常に高価であり，ダイパット部分に金メッキをしなければならず，このＰＣＢの基板は製造費用も高価であため，１００％が輸入品である。この銀メッキを施した低価格のリードフレームを基板で使用することにより製造原価を革新的に節減する超小型チップＬＥＤ素子を提供することにある。
このような目的を達成するための本発明の超小型，超軽薄型のチップＬＥＤ光半導体素子は一対のフレーム部が多数個の１組として多数列で配列構成されるし，単一リードフレームごとに絶縁性の光透過エポキシ接着剤をドッティング（Dotting）する。この接着剤に光素子チップ（３５０ｎｍ〜４７０ｎｍ）をリードフレームパット・カップ部分にダイボンディングし，上記のリードフレームのフレーム部で上記の光素子チップを金のワイヤによって電極接合（electronically jointing）し，リードフレームのフレーム部をモールド（Mold）金型に安着させ，透過型エポキシ樹脂でモールディングする。モールディングが終わった一連のリードフレームを接着剤につけてこれをダイヤモンドブレードで切断し，個別化する工程(particular process)を経て製造される。
図２は，本発明に係る超小型，超軽薄型の発光ダイオードの内部構造を示すもので，図示のように，本発明による超小型，超軽薄型の発光ダイオードの構成は一対の陽極リードフレームＤと，陰極リードフレームＣから成るリードフレームＩと，上記の陽極，陰極リードフレームＤ，Ｃと発光ダイオード・チップＡの通電のため，通電ワイヤーＡ１，Ａ２と，上記のリードフレームＤ，Ｃの上部部分をモールディングした透過エポキシ樹脂Ｆと，上記のリードフレームＣ，Ｄ下部に形成された１０〜５０μｍ程度の突出になるようにした下部エポキシ樹脂Ｈ部と，この下部エポキシ樹脂Ｈに対応した上部の光透過エポキシ樹脂Ｆを相互接着するため陽極リード貫通ホールＢと陰極リード貫通ホールＢ１が形成されている。
本発明のチップＬＥＤ光半導体素子を製造する工程について簡単に説明すると，一対の陽極／陰極リードフレーム部を多数個の１組として多数列で配列する工程，一対に配列された単一リードフレームごとに絶縁性光透過エポキシ接着剤でドッティングする工程，このエポキシ接着剤に光素子チップ（３５０ｎｍ〜４７０ｎｍ）をリードフレームパット・カップ部分にダイボンディングする工程，上記のリードフレームのフレーム部で上記の光素子チップを金のワイヤによって電極接合する工程，リードフレームのフレーム部をモルード金型に安着させ透過型エポキシ樹脂でモールディングする工程，モールディングが終わった一連のリードフレーム部を接着剤につけてこれをダイヤモンドブレードで切断し，個別化する工程を経て製造される。
本発明の面発光はチップＡ（ＩｎＧａＮ，ＧａＮ系ＬＥＤ）（３９０ｎｍ〜４７０ｎｍ）を絶縁性光透過ダイ接着剤Ｅ（紫外線硬化型接着剤，絶縁性透明接着剤）によりリードフレームダイパット・カップＥ１に実装することにより銀エポキシ接着剤の使用が排除される。このため，陽極と陰極間の短絡不良を完全に解決し，面発光チップＡから放出される光のうち，発光面に対向して放出される光が絶縁性光透過エポキシ接着剤Ｅにより透過させれ，透過された光を反射率が高い銀でメッキされているダイパット・カップＥ１で光を反射させることにより反射方向への光を収束させるようにして，光度を向上させるチップＬＥＤを提供する。
本発明はまた，厚さが薄いリードフレームＩを基板で使用し，リードフレームＩと光透過エポキシの下部エポキシ樹脂Ｈをリードフレームのリード部分の同一平面上より１０〜５０μｍ程度の突出になるように光透過エポキシ樹脂を使用してモールディングし，貫通ホールＢ，Ｂ１により上部の光透過エポキシ樹脂Ｆと下部のエポキシ樹脂Ｈが接着することにより光素子の熱衝撃を最小化できる。
本発明は，変形温度が４５０℃以上の耐熱性のリードフレームＩを基板に使用する。そのため，光半導体素子の寿命を保証し，熱衝撃を最小化できる。また，低価の銀メッキを施したリードフレームを基板に使用することで製造原価を節減できる。
上述のように，本発明は，面発光チップを絶縁性光透過ダイ接着剤でリードフレームのダイパットに実装し，銀エポキシ接着剤の使用を排除することにより陽極と陰極間の短絡不良を完全解決する。そして，面発光チップから放出される光のうち，発光面に対向して放出される光が絶縁性光透過エポキシ接着剤により透過され，透過された光を反射率が高い銀でメッキされているダイパット・カップで光を反射させることにより反射方向への光を収束させるようにして光度を向上させる。また，厚さが非常に低いリードフレームを基板で使用，リードフレームと光透過エポキシ樹脂の下端エポキシ樹脂をリードフレームのリード部分の同一平面上より１０〜５０μｍ程度の突出になるように光透過エポキシ樹脂を使用してモールディングし，貫通ホールＢ，Ｂ１で上部の光透過エポキシ樹脂と下部のエポキシ樹脂が接着することにより光素子の熱衝撃を最小化し，超薄形のチップＬＥＤを提供する。また，高温で使用される設定機器ソルダーリフロー工程（２２０℃〜３２０℃）の熱応力を最小化し，表面実装型（ＳＭＤ）超小型発光ダイオード素子において致命的な熱衝撃による金のワイヤーと銀のエポキシがＰＣＢ基板から離れる従来の技術的な問題点を解決でき，熱変形温度が４５０℃以上の耐熱性のリードフレームを基板で使用するため，光半導体素子の寿命を保証，熱衝撃を最小化し，超軽薄化になる効果がある。
以下に添付された図面を参考に本発明の超小型，超軽薄型のチップＬＥＤ光半導体素子の説明である。
従来の表面実装型発光ダイオードの構造を示す図； 本発明による表面実装型発光ダイオードの構造を示す図。

Claims (2)

  1. 陽極リードフレーム（Ｄ）と陰極リードフレーム（Ｃ）に構成されているリードフレーム（Ｉ）と，
    前記リードフレーム（Ｉ）のダイ・パット・カップ（Ｅ１）にドッティングする絶縁性光透過エポキシ接着剤（Ｅ）と，
    前記光透過エポキシ接着剤（Ｅ）にダイボンディングした発光ダイオードチップ（Ａ）と，
    陽極／陰極リードフレーム（Ｄ），（Ｃ）との間を通電させる電流導電ワイヤ（Ａ２），（Ａ１）と，
    前記２つのリードフレーム（Ｄ），（Ｃ）の上部をモールディングする光透過エポキシ樹脂（Ｆ）と，
    前記リードフレーム（Ｉ）の下部を形成する下端エポキシ樹脂（Ｈ）とを具備した表面実装型発光ダイオード。
  2. 前記陽極／陰極貫通ホール（Ｂ），（Ｂ１）が前記リードフレーム（Ｉ）の光透過エポキシ樹脂（Ｆ）に付着することにより，前記リードフレーム（Ｉ）の下部エポキシ樹脂（Ｈ）をリードフレームのリード部分の同一平面上より１０〜５０μｍ程度の突出になるように光透過エポキシ樹脂を使用してモールディングする請求項１記載の表面実装型発光ダイオード。
JP2004545019A 2002-09-02 2003-09-01 表面実装型発光ダイオード Pending JP2006514426A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020026208U KR200299491Y1 (ko) 2002-09-02 2002-09-02 표면실장형 발광다이오드
PCT/KR2003/001781 WO2004036660A1 (en) 2002-09-02 2003-09-01 A surface mounting type light emitting diode

Publications (1)

Publication Number Publication Date
JP2006514426A true JP2006514426A (ja) 2006-04-27

Family

ID=36383850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004545019A Pending JP2006514426A (ja) 2002-09-02 2003-09-01 表面実装型発光ダイオード

Country Status (5)

Country Link
JP (1) JP2006514426A (ja)
KR (1) KR200299491Y1 (ja)
CN (1) CN100379036C (ja)
AU (1) AU2003258842A1 (ja)
WO (1) WO2004036660A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103149A (ja) * 2008-10-21 2010-05-06 Showa Denko Kk 発光部材、発光装置、電子機器、機械装置、発光部材の製造方法、および発光装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
CN100428457C (zh) * 2005-07-12 2008-10-22 周万顺 表面黏着型发光二极管的基座及其制造方法
KR100650279B1 (ko) 2005-09-01 2006-11-27 삼성전기주식회사 발광 다이오드 소자
US7675145B2 (en) 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
CN102347405A (zh) 2007-03-08 2012-02-08 医药及科学传感器公司 用于恶劣环境的发光二极管
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
CN101459211B (zh) * 2007-12-11 2011-03-02 富士迈半导体精密工业（上海）有限公司 固态发光器件
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
DE102009012517A1 (de) 2009-03-10 2010-09-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP4951090B2 (ja) 2010-01-29 2012-06-13 株式会社東芝 Ｌｅｄパッケージ
CN102163685A (zh) * 2010-02-21 2011-08-24 福华电子股份有限公司 发光二极管支架料片结构
CN102129986B (zh) * 2010-12-29 2012-10-24 朝阳无线电元件有限责任公司 采用冶金键合方法制造玻封二极管的方法
KR101545926B1 (ko) * 2013-11-27 2015-08-20 엘지디스플레이 주식회사 광원모듈 및 이를 포함하는 백라이트 유닛
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
JP2023547456A (ja) * 2020-12-04 2023-11-10 モレックス エルエルシー 高出力電子デバイス及びそれを製造するための方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195536A (ja) * 1984-10-16 1986-05-14 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
CN85104012B (zh) * 1985-05-22 1987-12-02 复旦大学 具有金属反射腔的半导体平面发光器件
JPH01146376A (ja) * 1987-12-02 1989-06-08 Stanley Electric Co Ltd チップｌｅｄ
JP3256951B2 (ja) * 1995-11-09 2002-02-18 日亜化学工業株式会社 発光ダイオード
JP3941155B2 (ja) * 1997-05-20 2007-07-04 日亜化学工業株式会社 光電装置及びその製造方法
JP3253265B2 (ja) * 1997-10-03 2002-02-04 ローム株式会社 チップ型発光素子
CN1225801C (zh) * 2000-02-09 2005-11-02 日本光源股份有限公司 光源装置
CN1157803C (zh) * 2000-11-20 2004-07-14 李志书 发光二极管芯片的封装及其印刷电路板基底的结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103149A (ja) * 2008-10-21 2010-05-06 Showa Denko Kk 発光部材、発光装置、電子機器、機械装置、発光部材の製造方法、および発光装置の製造方法

Also Published As

Publication number Publication date
AU2003258842A1 (en) 2004-05-04
KR200299491Y1 (ko) 2003-01-03
CN100379036C (zh) 2008-04-02
WO2004036660A1 (en) 2004-04-29
CN1679179A (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
US7646030B2 (en) Flip chip type LED lighting device manufacturing method
JP2006514426A (ja) 表面実装型発光ダイオード
US8445928B2 (en) Light-emitting diode light source module
US7291866B2 (en) Semiconductor light emitting device and semiconductor light emitting unit
KR100978028B1 (ko) 발광장치
TWI459581B (zh) 用於半導體發光裝置封裝之子基板及包含子基板之半導體發光裝置封裝
KR200373718Y1 (ko) 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도발광다이오드
TWI422069B (zh) 半導體裝置及其製造方法
US8017964B2 (en) Light emitting device
JP5347953B2 (ja) 発光装置およびその製造方法
JP4870233B1 (ja) チップｌｅｄ
WO2008047933A1 (en) Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same
WO2008056813A1 (fr) Dispositif électroluminescent et son procédé de fabrication
US9425373B2 (en) Light emitting module
KR20050031143A (ko) 고출력 엘이디패키지 제작방법 및 이를 이용한 고출력엘이디패키지
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
JP2004079619A (ja) Ｌｅｄ装置
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR200403653Y1 (ko) 표면실장형 고휘도 발광다이오드
KR20050000266A (ko) 표면실장형 발광다이오드 (Surface mounting device lightemitting diode) 패케이징(Packaging)용 구리 합금계 박판리드 프레임 (Thin Plate Lead Frame) 및 이를 사용하여제작된 표면실장형(SMD) 발광다이오드(LED)
KR101109516B1 (ko) 광 모듈 및 그 제조 방법
JP2011249433A (ja) 発光装置及びその製造方法
JP2003060240A (ja) 発光ダイオード及びその製造方法
JP2001024237A (ja) Ｌｅｄ及びそれを用いた表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080324