JP2012167322A

JP2012167322A - 電子部品の製造方法

Info

Publication number: JP2012167322A
Application number: JP2011028963A
Authority: JP
Inventors: Masayuki Morita; 正行森田; Shin Saijo; 慎西條
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-02-14
Filing date: 2011-02-14
Publication date: 2012-09-06
Anticipated expiration: 2031-02-14
Also published as: JP5605255B2

Abstract

【課題】基板上に、高い精度で、形成不良なく電極を形成し得る電子部品の製造方法を提供する。
【解決手段】本発明の電子部品の製造方法は、平板状の基板１を準備する基板準備工程と、基板１の主面上にレジストパターン２ａを形成するレジストパターン形成工程と、基板１の主面上のレジストパターン２ａが形成されていない部分にＩＤＴ電極４を薄膜技術により形成する電極形成工程と、レジストパターン２ａを除去するレジストパターン除去工程とを含み、電極形成工程は、基板１を、電極が形成される側の主面が凹むように反らせておこなうようにした。
【選択図】図１

Description

本発明は、電子部品の製造方法に関し、さらに詳しくは、基板上に、高い精度で、形成不良なく電極を形成し得る電子部品の製造方法に関する。

従来から、弾性表面波素子、弾性境界波素子などの圧電部品や、半導体部品などの電子部品の製造工程においては、圧電ウエハ、半導体ウエハなどの基板上に、蒸着、スパッタリングなどの薄膜技術を用いて、精度高く、電極を形成することがおこなわれている。

たとえば、特許文献１（ＷＯ２００８／０４４４１１）には、電子部品の製造方法の一例として、蒸着により基板上に電極を形成した、弾性境界波素子の製造方法が開示されている。

図６（Ａ）〜（Ｅ）に、特許文献１に開示された、弾性境界波素子の製造方法を示す。

この従来の方法においては、まず、図６（Ａ）に示すように、基板（たとえばＬｉＮｂＯ₃からなる圧電基板）１０１の上側の主面の全面に、フォトレジスト１０２を形成する。

次に、図６（Ｂ）に示すように、フォトレジスト１０２を感光し、現像して、所望の形状からなるレジストパターン１０２ａを形成する。

次に、図６（Ｃ）に示すように、反応性イオンエッチングをおこない、基板１０１のレジストパターン１０２ａが形成されていない部分に、溝１０１ａを形成する。この結果、複数本の溝が形成される。

次に、図６（Ｄ）に示すように、たとえばＡｌを蒸着源にして、真空装置内での蒸着により、基板１０１に形成された溝１０１ａ内に電極１０４を形成する。このとき、レジストパターン１０２ａ上にも金属膜１０５が形成される。

次に、図６（Ｅ）に示すように、基板１０１をアセトンなどの剥離溶液に浸漬し、レジストパターン１０２ａ、およびレジストパターン１０２ａ上に形成された金属膜１０５を除去する。この結果、基板１０１の上側の主面には、埋め込まれた状態で電極１０４が形成される。

この弾性境界波素子は、この後、基板１０１上に誘電体層（図示せず）を形成するなどして完成される。

ＷＯ２００８／０４４４１１

上述した従来の電子部品の製造方法は、高い精度で電極を形成することができるため、精密な構造からなる電子部品の製造に適したものである。しかしながら、蒸着などの薄膜技術により電極を形成する際に、蒸着源から基板への蒸着金属の垂直入射性が悪いと、電極の形成不良をまねいてしまうという問題があった。すなわち、電極の形成される基板が大きい場合、複数本の溝が形成されているため、蒸着源から基板の直下部分へは、蒸着金属が垂直に入射するが、蒸着源から基板の外周近傍部分へは、蒸着金属が斜めに入射してしまう。このため、基板の外周近傍部分において、電極が圧電基板に乗り上げたような、電極の形成不良が発生してしまうことがあった。また、電極がウエハ内で対称に形成されないため、得られる電子部品の製造ばらつきが大きくなる、という問題もあった。

なお、蒸着源から基板への蒸着金属の垂直入射性を高めるためには、蒸着源から基板までの距離を大きくすれば良いが、この場合には、蒸着をおこなう真空装置が大型化してしまうという別の問題が発生する。

図７（Ａ）は、基板上に蒸着により電極を形成した際に、基板の外周近傍部分において、電極の形成不良が発生した状態を示す。すなわち、基板１０１の上側の主面には、所望の形状からなるレジストパターン１０２ａが形成され、またレジストパターン１０２ａが形成されていない部分に溝１０１ａが形成されており、蒸着により溝１０１ａの内部に電極１０４が形成されているが、基板１０１の外周近傍部分においては、矢印Ｘで示す蒸着金属の入射角度が、基板１０１の主面に対して垂直ではなく、斜めになってしまう。このため、本来、溝１０１ａ内のみに形成されるべき電極１０４が、溝１０１ａからはみ出し、図中、溝１０１ａの左側壁部から基板１０１の上側の主面にかけて乗り上げ、電極乗り上げ部１０４ａが形成されることとなる。

そして、図７（Ｂ）に示すように、電極１０４の電極乗り上げ部１０４ａは、基板１０１から、レジストパターン１０２ａ、およびレジストパターン１０２ａ上に形成された金属膜１０５を除去した後も残存する。

このように、電子部品（弾性境界波素子）において、電極１０４が不良形成され、電極乗り上げ部１０４ａが形成されると、電子部品の電気的特性が劣化してしまうという問題があった。あるいは、その電子部品が不良品になってしまい、廃棄しなければならないという問題があった。

なお、特許文献１に開示された、弾性境界波素子の製造方法では、溝１０１ａ内に電極１０４を形成しているが、この場合に限らず、基板の平坦な主面に電極を形成する場合においても、基板の外周近傍部分において、蒸着金属が垂直に入射せず、電極が不良形成されるという問題があった。すなわち、電極が、設計上形成されるべき位置よりも弾性波伝搬方向にずれて形成されてしまい、電気的特性が劣化してしまうという問題があった。

本発明は、上述した従来の電子部品の製造方法の有する課題を解決するためになされたものであり、その手段として本発明の電子部品の製造方法は、１対の主面を有する平板状の基板を準備する基板準備工程と、基板の一方の主面上に、所望の形状からなるレジストパターンを形成するレジストパターン形成工程と、基板の一方の主面上の、レジストパターンが形成されていない部分に、電極を薄膜技術により形成する電極形成工程と、基板の一方の主面上から、レジストパターンを除去するレジストパターン除去工程とを含み、電極形成工程は、基板を、電極が形成される側の主面が凹むように反らせておこなう工程を備える。

電極形成工程における薄膜技術としては、たとえば、蒸着またはスパッタリングなどを用いることができる。

基板には、たとえば、圧電基板または半導体基板などを用いることができる。

また、電極形成工程に先立ち、基板の一方の主面上のレジストパターンが形成されていない部分に複数本の溝を形成し、電極形成工程においては、その溝の内部に前記電極を形成するようにしても良い。

また、基板を反らせる方法としては、たとえば、電極形成工程に先立ち、基板の電極が形成されない側の主面上に応力の大きな膜を形成することにより、基板を、電極が形成される側の主面が凹むように反らせることができる。この場合において、応力の大きな膜に紫外線を吸収する特性のものを用い、レジストパターン形成工程に先立ち、基板の電極が形成されない側の主面上に形成するようにすれば、その応力の大きな膜を、レジストパターン形成工程における紫外線反射防止膜としても利用することができる。

また、電極形成工程において基板を反らせる別の方法としては、たとえば、基板を、保持面が曲面状に凹んだ基板保持冶具で吸着することにより、電極が形成される側の主面が凹むように反らせることができる。

本発明の電子部品の製造方法によれば、基板上に、精度の高い電極を、形成不良を発生させることなく形成することができる。

図１（Ａ）〜（Ｇ）は、本発明の第１実施形態にかかる電子部品の製造方法において適用される各工程を示す断面図である。図１（Ａ）〜（Ｇ）において示した、本発明の第１実施形態にかかる電子部品の製造方法における、電極形成工程を示す説明図である。図３（Ａ）〜（Ｇ）は、本発明の第２実施形態にかかる電子部品の製造方法において適用される各工程を示す断面図である。図４（Ａ）〜（Ｆ）は、本発明の第３実施形態にかかる電子部品の製造方法において適用される各工程を示す断面図である。本発明の第４実施形態にかかる電子部品の製造方法における、電極形成工程を示す説明図である。図６（Ａ）〜（Ｅ）は、従来の電子部品の製造方法を示す断面図である。図７（Ａ）、（Ｂ）は、それぞれ、図６（Ａ）〜（Ｅ）に示した従来の電子部品の製造方法において、電極の形成不良が発生した場合を示す断面図である。

以下、図面とともに、本発明を実施するための形態について説明する。

［第１実施形態］
図１（Ａ）〜（Ｆ）は、本発明の第１実施形態にかかる、電子部品の製造方法において適用される各工程を示す。なお、以下の説明では、電子部品として、弾性境界波素子の製造方法を例に説明する。

本実施形態にかかる電子部品の製造方法においては、図１（Ａ）に示すように、まず１対の主面を有する平板状の基板１を準備し、基板１の一方の主面（図面における上側の主面）上に、全面にわたってフォトレジスト２を形成する。基板１としては、たとえば、ＬｉＮｂＯ₃やＬｉＴａＯ₃からなる圧電基板を用いることができる。また、フォトレジスト２としては、たとえば、ＫｒＦレジストやｉ線レジストを用い、形成方法としては、たとえば、スピンコータを用いることができる。

次に、図１（Ｂ）に示すように、フォトレジスト２を、マスクパターン（図示せず）を用い、紫外線を照射して感光し、現像して、基板１の一方の主面に、レジストパターン２ａを形成する。後に、レジストパターン２ａを形成した部分には電極（後述するＩＤＴ電極４）は形成されず、レジストパターン２ａを形成しなかった部分に電極が形成されるため、形成したい電極の形状に合わせてマスクパターンを形成する。なお、マスクパターンの形状は、フォトレジスト２が、ポジ型である場合と、ネガ型である場合とで、異なる形状（裏返しの形状）になる。

次に、図１（Ｃ）に示すように、真空装置内において、レジストパターン２ａを用いて反応性イオンエッチングをおこない、基板１の一方の主面上に、溝１ａを形成する。このエッチング深さは電極の膜厚よりも若干大きくともよく、小さくともよい。

次に、図１（Ｄ）に示すように、基板１の他方の主面上に、応力の大きな膜３を形成する。応力の大きな膜としては、たとえば、ＳｉＮなど用いることができ、形成方法としては、たとえば、スパッタを用いることができる。この結果、基板１は、一方の主面側が凹むように反る。凹み量は、０．７μｍであった。

次に、図１（Ｅ）に示すように、真空装置内において、蒸着をおこない、基板１の溝１ａ内に、ＩＤＴ電極４を形成する。このとき、レジストパターン２ａ上にも、金属膜５が形成される。ここで、形成されたＩＤＴ電極は、圧電基板の主面と面一であってもよいし、溝から突き出していてもよい。また、圧電基板の主面の面一から凹んでいてもよい。蒸着金属としては、たとえば、Ａｌ，ＡｌＣｕ，Ｔｉ，Ｐｔ，ＮｉＣｒ，Ｃｕからなる群から選ばれた金属、もしくは、Ａｌ，ＡｌＣｕ，Ｔｉ，Ｐｔ，ＮｉＣｒ，Ｃｕからなる群から選ばれた一種以上の金属を含む合金を用いることができる。また、ＩＤＴ電極４は、上記金属や合金からなる複数の導電層の積層体により構成されていてもよい。また、密着層や拡散防止層が積層されていてもよい。

この蒸着による電極形成工程においては、図２に示すように、他方の主面上に形成された応力の大きな膜３により、基板１が、ＩＤＴ電極４が形成される一方の主面側が凹むように反っているため、矢印Ｙで示す蒸着源６から基板１への蒸着金属の入射角度が、基板１の一方の主面の全面において、ほぼ垂直となる。この結果、ＩＤＴ電極４は、複数の溝１ａ内に高い精度で形成され、電極乗り上げ部が形成されることがない。

特に、電極乗り上げ部が形成されてしまうと、電極形成不良となって、弾性波素子の特性に大きな影響を及ぼす。また、溝１ａ内に密着層や拡散防止層などを積層する場合、従来のような電極形成方法では、電極の端部においてはこれらの層が形成されず、密着層や拡散防止層の役割を果たさない、という不具合が発生してしまうことがあった。しかし、本実施形態によれば、電極が高い精度で溝内に形成されるため、電極乗り上げ部が形成されたり、積層電極が形成されないような不具合は発生せず、特性の良好な弾性波素子を得ることができる。

次に、図１（Ｆ）に示すように、基板１から、応力の大きな膜３と、レジストパターン２ａと、レジストパターン２ａ上に形成された金属膜５とを除去する。これらの除去は、基板１をＮＭＰ（Ｎ−メチル−２−ピロリドン）などの剥離溶液に浸漬し、一括しておこなっても良い。あるいは、応力の大きな膜３の除去と、レジストパターン２ａおよびレジストパターン２ａ上に形成された金属膜５の除去とを別々におこなっても良く、その前後は問わない。

基板１の他方の主面から応力の大きな膜３を除去したことにより、基板１は反りがなくなり平坦な板状となる。そして、平坦となった基板１の一方の主面には、埋め込まれた状態で、ＩＤＴ電極４が精度よく形成されている。

その後、図１（Ｇ）に示すように、基板１の主面を覆うように絶縁膜８を蒸着やスパッタなどにより形成する。このようにして、弾性境界波素子が製造される。

以上、本発明の第１実施形態にかかる、電子部品の製造方法について説明した。しかしながら、本発明が本実施形態の内容に限定されることはなく、発明の主旨に沿って、種々の変更をなすことができる。

たとえば、基板１として、多数個分の子基板が一括して形成された、大きな母基板を用い、ＩＤＴ電極４形成後に、個々の子基板に分割するようにしても良い。

また、ＩＤＴ電極４は、基板１の一方の主面だけに形成するのではなく、他方の主面にも形成するようにしても良い。この場合には、一方の主面にＩＤＴ電極４を形成した後、他方の主面に、同様の工程を施すなどの方法をとることができる。

［第２実施形態］
以下、本発明の第２実施形態にかかる、電子部品の製造方法について説明する。

図３（Ａ）〜（Ｆ）は、本発明の第２実施形態にかかる、電子部品の製造方法において適用される各工程を示す。以下の説明では、電子部品として、弾性境界波素子の製造方法を例に説明する。

本実施形態にかかる電子部品の製造方法においては、図３（Ａ）に示すように、まず、基板１の他方の主面（図面における下側の主面）上に、応力の大きい膜１３を形成する。この結果、基板１は、一方の主面側が凹むように反る。なお、本実施形態においては、応力の大きな膜１３に、酸化膜（ＺｎＯ，ＳｉＯ２，ＳｉＯＮ）や窒化膜（ＳｉＮ，ＡｌＮ，ＴｉＮ）などの、紫外線を吸収する特性のものを用いる。

次に、図３（Ｂ）に示すように、基板１の一方の主面（図面における上側の主面）上に、全面にわたってフォトレジスト２を形成する。なお、図３（Ａ）に示す基板１の他方の主面上への応力の大きな膜１３の形成と、図３（Ｂ）に示す基板１の一方の主面上へのフォトレジスト２の形成とは、順序を逆にしても良い。

次に、図３（Ｃ）に示すように、フォトレジスト２を、マスクパターン（図示せず）を用い、紫外線を照射して感光し、現像して、基板１の一方の主面に、レジストパターン２ａを形成する。なお、紫外線を照射して感光する際には、基板１の他方の主面に形成された、紫外線を吸収する特性を備えた、応力の大きな膜１３が紫外線反射防止膜としても機能する。この結果、フォトレジスト２は、基板１の他方の主面側からの、反射による不要な照射を受けることが抑制されるため、レジストパターン２ａは、所望するどおりの正確な形状になる。

次に、図３（Ｄ）に示すように、真空装置内において、レジストパターン２ａを用いて反応性イオンエッチングをおこない、基板１の一方の主面上に、溝１ａを形成する。

次に、図３（Ｅ）に示すように、真空装置内において、蒸着をおこない、基板１の溝１ａ内に、ＩＤＴ電極４を形成する。この蒸着による電極形成工程においては、他方の主面上に形成された応力の大きな膜１３により、基板１が、ＩＤＴ電極４が形成される一方の主面側が凹むように反っているため、蒸着源から基板１への蒸着金属の入射角度が、基板１の一方の主面の全面において、ほぼ垂直となる。この結果、ＩＤＴ電極４は、複数の溝１ａ内に高い精度で形成される。

次に、図３（Ｆ）に示すように、基板１から、応力の大きな膜１３と、レジストパターン２ａと、レジストパターン２ａ上に形成された金属膜５とを除去する。基板１の他方の主面から応力の大きな膜１３を除去したことにより、基板１は反りがなくなり平坦な板状となる。そして、平坦となった基板１の一方の主面には、埋め込まれた状態で、ＩＤＴ電極４が形成されている。

その後、図３（Ｇ）に示すように、基板１の主面を覆うように絶縁膜８を蒸着やスパッタなどにより形成し、弾性境界波素子が製造される。

本実施形態においては、基板１の他方の主面上に形成される応力の大きな膜１３に、紫外線を吸収する特性のものを用いており、フォトレジスト２に紫外線を照射して感光する際に、応力の大きな膜１３により、基板１の他方の主面側から不要な紫外線が反射するのを抑制することができる。したがって、本実施形態においては、レジストパターン２ａをより正確に形成することができ、基板１に形成されるＩＤＴ電極４を、より精度の高いものとすることができる。

［第３実施形態］
図４（Ａ）〜（Ｅ）は、本発明の第３実施形態にかかる、電子部品の製造方法において適用される各工程を示す。以下の説明では、電子部品として、弾性境界波素子の製造方法を例に説明する。

本実施形態にかかる電子部品の製造方法においては、図４（Ａ）に示すように、まず基板１を準備し、基板１の一方の主面上に、全面にわたってフォトレジスト２を形成する。

次に、図４（Ｂ）に示すように、フォトレジスト２を、マスクパターン（図示せず）を用い、紫外線を照射して感光し、現像して、基板１の一方の主面に、レジストパターン２ａを形成する。

次に、図４（Ｃ）に示すように、基板１の他方の主面上に、応力の大きな膜３を形成する。この結果、基板１は、一方の主面側が凹むように反る。

次に、図４（Ｄ）に示すように、真空装置内において、蒸着をおこない、基板１の一方の主面上に、ＩＤＴ電極１４を形成する。このとき、レジストパターン２ａ上にも、金属膜５が形成される。第１実施形態および第２実施形態においては、基板１の一方の主面上に溝を形成し、その溝の内部に電極を形成しているが、本実施形態においては、溝を形成することなく、基板１の平坦な一方の主面上にＩＤＴ電極１４を形成している。

次に、図４（Ｅ）に示すように、基板１から、応力の大きな膜３と、レジストパターン２ａと、レジストパターン２ａ上に形成された金属膜５とを除去する。

基板１の他方の主面から応力の大きな膜３を除去したことにより、基板１は反りがなくなり平坦な板状となる。そして、平坦となった基板１の一方の主面上には、ＩＤＴ電極１４が弾性波伝搬方向にずれることなく、精度よく形成されている。

その後、図４（Ｆ）に示すように、基板１の主面を覆うように絶縁膜８を蒸着やスパッタなどにより形成し、弾性境界波素子が製造される。

このように、第３実施形態においては、溝を形成することなく、基板１の平坦な一方の主面上にＩＤＴ電極１４を形成している。

［第４実施形態］
図５に、本発明の第４実施形態かかる電子部品の製造方法における、電極形成工程を示す。以下の説明では、電子部品として、弾性境界波素子の製造方法を例に説明する。

第１実施形態〜第３実施形態においては、図１（Ｄ）、図３（Ａ）、図４（Ｃ）などに示すように、基板１の他方の主面上に、応力の大きな膜３または１３を形成することによって、基板１を一方の主面側が凹むように反らせ、その上で、図１（Ｅ）、図３（Ｅ）、図４（Ｄ）などに示すように、基板１の一方の主面上にＩＤＴ電極４を形成している。

これに対し、本実施形態においては、応力の大きな膜３を使用することなく、図５に示すように、上側に凹んだ曲面７ａを備え、曲面７ａの全面にわたって、複数の真空吸着孔７ｂが形成された基板保持冶具７を用い、基板保持冶具７の曲面７ａに基板１を吸着させて、基板１を一方の主面側が凹むように反らせる。そして、基板１を一方の主面側が凹むように反らせた上で、基板１の一方の主面上にＩＤＴ電極４を形成する。本実施形態においても、蒸着源から基板１への蒸着金属の入射角度（図５において矢印Ｙで示す）が、基板１の一方の主面の全面において、ほぼ垂直となるため、ＩＤＴ電極４は、複数の溝１ａ内に高い精度で形成され、電極乗り上げ部が形成されたり、溝１ａ内に電極非形成部が形成されることがない。

本実施形態における他の工程は、たとえば、図１（Ａ）〜（Ｆ）に示した第１実施形態の工程と同様にすることができる。

すなわち、まず、図１（Ａ）に示すように、基板１の一方の主面上に、全面にわたってフォトレジスト２を形成し、図１（Ｂ）に示すように、フォトレジスト２を感光し、現像して、レジストパターン２ａを形成し、図１（Ｃ）に示すように、反応性イオンエッチングをおこない、基板１の一方の主面上に、溝１ａを形成する。そして、上述したとおり、図５に示すように、基板保持冶具７を用い、基板保持冶具７の曲面７ａに基板１を吸着させて、基板１を一方の主面側が凹むように反らせた上で、基板１の一方の主面上の溝１ａ内に、蒸着などによりＩＤＴ電極４を形成する。この後、基板１を基板保持冶具７から取出した上で、図１（Ｆ）に示すように、基板１から、レジストパターン２ａと、レジストパターン２ａ上に形成された金属膜５とを除去し、埋め込まれた状態でＩＤＴ電極４が形成された基板１を得る。その後、基板１の主面を覆うように絶縁膜を蒸着やスパッタなどにより形成し、弾性境界波素子が製造される。

本実施形態においては、基板１の他方の主面上に応力の大きな膜を形成するのではなく、基板保持冶具７を用いて基板１を一方の主面側が凹むように反らせ、その上で基板１の一方の主面上にＩＤＴ電極４を形成している。したがって、製造が容易であり、生産性の高い、電子部品の製造方法となっている。

なお、上述の実施形態においては、電子部品として弾性境界波素子を製造したが、本発明は弾性境界波素子以外にも、例えば弾性表面波素子などに適用でき、形成される電極もＩＤＴ電極には限定されない。また、上述の実施形態における電極構造も特に限定されず、たとえば１ポート型の弾性波共振子を構成してもよいし、弾性波フィルタを構成してもよい。１ポート型の弾性波共振子を構成した場合は、ＩＤＴ電極を構成している電極の弾性波伝搬方向両側に、同じく電極膜により反射器が形成される。

１：基板
１ａ：溝
２：フォトレジスト
２ａ：レジストパターン
３、１３：応力の大きな膜
４、１４：ＩＤＴ電極
５：金属膜
６：蒸着源
７：基板保持冶具
７ａ：曲面
７ｂ：真空吸着孔

Claims

１対の主面を有する平板状の基板を準備する基板準備工程と、
前記基板の一方の主面上に、所望の形状からなるレジストパターンを形成するレジストパターン形成工程と、
前記基板の一方の主面上の、前記レジストパターンが形成されていない部分に、電極を薄膜技術により形成する電極形成工程と、
前記基板の一方の主面上から、前記レジストパターンを除去するレジストパターン除去工程と、を含んでなる電子部品の製造方法であって、
前記電極形成工程は、前記基板を、前記電極が形成される側の主面が凹むように反らせておこなう、電子部品の製造方法。
前記電極形成工程における前記薄膜技術が、蒸着またはスパッタリングである、請求項１に記載された電子部品の製造方法。
前記基板が、圧電基板または半導体基板である、請求項１または２に記載された電子部品の製造方法。
前記電極形成工程に先立ち、前記基板の一方の主面上の前記レジストパターンが形成されていない部分に溝を形成し、前記電極形成工程においては、前記溝の内部に前記電極を形成する、請求項１ないし３のいずれか１項に記載された電子部品の製造方法。
前記電極形成工程に先立ち、前記基板の前記電極が形成されない側の主面上に応力の大きな膜を形成し、前記基板を、前記電極が形成される側の主面が凹むように反らせる、請求項１ないし４のいずれか１項に記載された電子部品の製造方法。
前記応力の大きな膜が、前記レジストパターン形成工程に先立ち、前記基板の前記電極が形成されない側の主面上に形成され、当該応力の大きな膜は、前記レジストパターン形成工程において紫外線反射防止膜としても利用される、請求項５に記載された電子部品の製造方法。
前記電極形成工程において、前記基板を、保持面が曲面状に凹んだ基板保持冶具で吸着し、前記電極が形成される側の主面が凹むように反らせる、請求項１ないし４のいずれか１項に記載された電子部品の製造方法。