JP2012162025A - Ｌｅｄリフレクタの成型方法 - Google Patents

Ｌｅｄリフレクタの成型方法 Download PDF

Info

Publication number
JP2012162025A
JP2012162025A JP2011025135A JP2011025135A JP2012162025A JP 2012162025 A JP2012162025 A JP 2012162025A JP 2011025135 A JP2011025135 A JP 2011025135A JP 2011025135 A JP2011025135 A JP 2011025135A JP 2012162025 A JP2012162025 A JP 2012162025A
Authority
JP
Japan
Prior art keywords
reflector
lead frame
slice data
powder
slice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011025135A
Other languages
English (en)
Inventor
Fumihiko Uehata
文彦 上畑
Fumi Saito
文 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011025135A priority Critical patent/JP2012162025A/ja
Publication of JP2012162025A publication Critical patent/JP2012162025A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】リードフレームに反りが生じず、低コストで成型することができるリフレクタの成型方法を提供すること。
【解決手段】リフレクタの三次元データを、Ｚ軸と垂直な面に所定ピッチでスライスして、リフレクタの断面形状のスライスデータを作成し、Ｚステージを所定ピッチ分Ｚ軸方向に下降させ、該Ｚステージ上に設けられたリードフレーム上に、レーザを照射することで焼結する粉体を供給し、スライスデータに基づいて、レーザを粉体上に照射して焼結層を形成し、スライスデータに応じた焼結層を順次積層することでリードフレーム上にリフレクタを成型する。
【選択図】図１

Description

本発明は、ＬＥＤリフレクタの成型方法に関する。
従来より、表面実装型ＬＥＤとしては、セラミックスをパッケージ材料としたものが一般的に知られている。図９に従来のセラミックスパッケージにＬＥＤチップを実装した状態の構造を示す模式断面図を示す。２０１は基板、２０２ａ、２０２ｂは基板に巻きかけられた外部接続用配線である。ＬＥＤチップ２０３は、外部接続用配線２０２ｂの上に固着されるとともに、外部接続用配線２０２ａと金線等のワイヤ２０４で接続されている。ＬＥＤを搭載すべきキャビティーは、セラミックスケース２０５ａ、２０５ｂの側面部で包囲されている。このセラミックスケースによって、ＬＥＤからの発光を前方へ効率的に出光させている。
一方で、近時、放熱性、材料コスト、小型化に対する要求から、セラミックスをパッケージ材料としたＬＥＤにかわり、例えば、例えば銅などの金属からなるリードフレーム基板上に、熱可塑性樹脂、あるいは熱硬化性樹脂からなるリフレクタが設けられたＬＥＤが知られている。特許文献１には、射出成型されたキャビティー枠を有する樹脂製のリフレクタ部を備えた反射体が提案されている。
特開２０１０−２８０７４７号公報
しかしながら、上記特許文献１にも提案がされているように、樹脂製のリフレクタは、射出成型やトランスファー成型により一体的に成型されている。このような方法で成型されたリフレクタは、リードフレームと、リフレクタの樹脂との線膨脹係数の違いによって、リードフレームに反りが生ずることとなる。また、リフレクタの形状や寸法を変更するたびに金型を製作し直す必要があり、金型の製造コストがかかることとなる。
本発明はこのような状況に鑑みてなされたものであり、リードフレームに反りが生ずることがなく、且つリフレクタの形状や寸法を変更した場合であっても、金型を製作する必要がなく製造コストに優れたＬＥＤリフレクタの成型方法を提供することを主たる課題とする。
上記課題を解決するための本発明の方法は、ＬＥＤリフレクタの成型方法であって、リフレクタの三次元データを、Ｚ軸と垂直な面に所定ピッチでスライスして、リフレクタの断面形状のスライスデータを作成するスライスデータ作成工程と、Ｚステージを前記所定ピッチ分Ｚ軸方向に下降させ、該Ｚステージ上に設けられたリードフレーム上に、レーザを照射することで焼結する粉体を供給する供給工程と、前記スライスデータに基づいて、レーザを前記粉体上に照射して焼結層を形成する焼結工程と、を有し、前記供給工程と前記焼結工程を順次繰り返し焼結層を積層することで、前記リードフレーム上にリフレクタを成型することを特徴とする。
本発明によれば、リードフレームに反りが生じないリフレクタを成型することができる。さらに、リフレクタの成型に金型を必要とせず、設計変更に低コストで容易に対応することが可能となる。
本発明のＬＥＤリフレクタの成型方法を示すフロー図である。 スライスデータ作成工程を説明するための図であり、図２（ａ）はリフレクタの三次元データであり、図２（ｂ）は二次元断面形状のスライスデータである。 供給工程を説明するための図である。 焼結工程を説明するための図である。 積層工程を説明するための図である。 本発明のリフレクタの成型工程によって成型されたリフレクタを示す概略断面図である。 表面実装型ＬＥＤの一例を示す概略断面図である。 図７の表面実装型ＬＥＤの製造方法の一例を示す図である。 従来の表面実装型ＬＥＤの模式断面図である。
以下、本発明のＬＥＤリフレクタの成型方法について図１を用いて具体的に説明する。なお、図１は、本発明のＬＥＤリフレクタの成型方法を示すフロー図である。
図１に示すように、本発明のＬＥＤリフレクタの成型方法（以下、単に本発明の方法という場合がある。）は、リフレクタの三次元データを、Ｚ軸と垂直な面に所定ピッチでスライスして、リフレクタの断面形状のスライスデータを作成するスライスデータ作成工程と（Ｓ１）、Ｚステージを所定ピッチ分Ｚ軸方向に下降させ、該Ｚステージ上に設けられたリードフレーム上に、レーザを照射することで焼結する粉体を供給する供給工程と（Ｓ２、Ｓ３）、スライスデータに基づいて、レーザを粉体上に照射して焼結層を形成する焼結工程と（Ｓ４）、全てのスライスデータに応じた焼結層が形成するまで、Ｓ２〜Ｓ４の処理を、換言すれば供給工程と焼結工程を順次繰り返すことでリードフレーム上にリフレクタを成型する（Ｓ５）ことを特徴とする。本発明の成型方法は、この条件を充足するものであれば、他の要件についていかなる限定もされることはなく、リフレクタの形状、寸法等についても任意に設定することができる。
以下、本発明の成型方法の各工程について更に具体的に説明する。
（スライスデータ作成工程）
スライスデータ作成工程は、リフレクタの三次元データを、Ｚ軸と垂直な面に所定ピッチでスライスし、リフレクタの断面形状のスライスデータを作成する工程である。リフレクタの三次元データからリフレクタの断面形状のスライスデータを作成する方法について特に限定はなく、例えば、三次元ＣＡＤ、ＣＴあるいはＭＲＩ等を用いることにより、所定ピッチで切断されたリフレクタの二次元断面形状のスライスデータを作成することができる。以下、所定ピッチをスライスピッチという。
以下、図２を用いてスライスデータ作成工程で形成されるスライスデータの一例を示す。なお、図２（ａ）は、リフレクタの三次元データであり、図２（ｂ）は二次元断面形状のスライスデータである。図２（ａ）に示されるリフレクタの三次元データから、図２（ｂ）に示されるＺ軸と垂直な面に所定スライスピッチでスライスされたスライスデータが作成される。具体的には、Ｚ軸に垂直な面である二次元断面形状で１０1層、１０2層、１０3層・・・１０n-1層、１０n層とｎ層にスライスされたスライスデータが形成される。なお、ｎは任意の層数であり、リフレクタの形状及びスライスピッチに応じて異なる。スライスピッチについて特に限定はないが、後述する焼結工程では、スライスピッチに応じた焼結層が順次形成される。このとき、スライスピッチが長い場合には、焼結工程において１度に層厚の厚い焼結層が形成されることとなり、リードフレームにかかる負荷が大きくなる。
本発明の成型方法は、リードフレームの材料とリフレクタの材料との線膨脹係数が異なる場合であっても、リードフレーム上に段階的に焼結層を積層してリフレクタを形成することで、リフレクタの成型中にリードフレームにかかる負荷を分散させ、これにより、リードフレームの反りを防止せしめたものである。したがって、リードフレームに近い位置にあるリフレクタのスライスデータは、そのスライスピッチが短くなるように形成されていることが好ましい。特に、リードフレームの反りに最も影響を与える層は、リードフレームと接する１層目の焼結層であることから１０1層に対応するスライスデータは、スライスピッチが短くなるように設定することが好ましく、本発明により形成されるリフレクタのＺ軸方向の長さの１/１０以下であることが好ましい。また、同様の観点から１０1層のスライスピッチは、リードフレームのＺ軸方向の長さの１/１０以下であることが好ましい。
（供給工程）
供給工程は、スライスデータに応じたスライスピッチ分、ＺステージをＺ軸方向に下降させるとともに、レーザの照射方向に移動可能なＺステージ上に設けられたリードフレーム上に、レーザを照射することで焼結する粉体を供給する工程である。
本発明の成型方法で用いられる粉体は、レーザを照射することで焼結する粉体であればよく、例えば、このような粉体としてはナイロン、ポリカーボネート等の樹脂系材料を挙げることができる。また、樹脂材料以外に加えて、鉄、ニッケル、チタン等の金属、あるいはこれらの金属酸化物等も使用可能である。特に、酸化チタンは、粉体が焼結された焼結体を白色化することができ、これにより反射率を向上させることができる点で、上記樹脂系材料とともに、好ましく使用することができる。また、粉体は１種を単独で用いてもよく、２種以上を混合して用いることもできる。
リードフレームとしては、従来公知のリードフレーム、例えば、金属の平板をプレス金型でプレス抜きし、これを立体的に所定形状に成型してなる金属リードフレーム等を使用することができる。
粉体を供給させる方法についても特に限定はなく、従来公知の供給手段を適宜選択して用いることができる。なお、Ｚステージはスライスデータに応じたスライスピッチ分Ｚ軸方向に下降することから、粉体は、スライスピッチに対応する厚さとなるように供給され、リードフレーム上に敷き詰められる。例えば、図２（ｂ）のスライスデータに基づいて粉体を供給する場合において、図３に示すように、１０1層の焼結層を形成する場合にあっては、１０1層のスライスピッチ分Ｚステージを降下させたのちに、１０1層のスライスピッチの厚さ分Ｚステージ上に粉体が敷き詰められる。なお、１０1層の焼結層を形成する場合にあっては、リードフレーム上に粉体が敷き詰められる。
Ｚステージは、スライスピッチ分だけ、具体的には、レーザの照射方向であるＺ軸方向に、スライスデータ毎にスライスピッチに相当する距離だけ駆動可能な機能を有しているものであればよい。本発明の方法においては、この機能を備える三次元プリンタ等を使用可能である。
（焼結工程）
焼結工程は、作成されたスライスデータに基づいて、レーザを前記粉体上に照射して粉体をスライスデータに応じた形状で焼結させ焼結層を形成する工程である。
例えば、図２に示す１０1層のスライスデータに対応する焼結層を形成する場合にあっては、図４に示すように、１０1層のスライスデータに対応する形状でレーザが照射される。これによりリードフレーム上に敷き詰められた粉体は、１０1層のスライスデータに対応する形状で溶融・固化して焼結し、１０1層のスライスデータに対応する焼結層が形成される。なお、レーザが照射されていない粉体は焼結していないことから、この時点で未焼結の粉体を除去することとしてもよい。
照射されるレーザについても特に限定はなく、例えば、ＣＯ2レーザや、ＹＡＧレーザ等を挙げることができる。
（積層工程）
積層工程は、次に形成されるべき焼結層に対応するスライスピッチ分、Ｚステージを駆動させるとともに、上記で説明した、供給工程と焼結工程を順次繰り返して、焼結層を積層する工程である。
以下、１０1層に対応する焼結層形成後の積層工程を、図５を用いて具体的に説明する。１０1層に対応する焼結層形成後、図５（ａ）に示すように該焼結層の次に形成されるべき層、すなわち１０2層のスライスピッチに応じた厚み分、Ｚステージを下降させる。次いで、図５（ｂ）に示すように１０2層のスライスピッチの厚さ分、ステージ上に粉体を敷き詰める。次いで、図５（ｃ）に示すように１０2層のスライスデータにしたがって、レーザが照射され、これにより、１０1層のスライスデータに対応する焼結層上に、１０2層に対応する焼結層が積層される。
１０2層に対応する焼結層形成後、次いで、１０3層、・・・１０n-1層、１０n層と全てのスライスデータに応じた焼結層が形成されるまでこの工程を繰り返すことで、図６に示すように全てのスライスデータに応じた焼結層が積層されてなる本発明のリフレクタが成型される。
以上、本発明のリフレクタの成型方法について、１つのリフレクタを成型する例を中心に説明を行ったが、リードフレーム上に複数のリフレクタを同時に成型することもできる。また、本発明の方法は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において、各種の変更を加えてもよい。
以上説明した、本発明のリフレクタの成型方法によれば、リードフレーム上に焼結層を段階的に積層することでリフレクタが成型されることから、リフレクタ成型時にリードフレームにかかる負荷を低減させることができ、リードフレームと、リフレクタの材料とで線膨脹係数が大きく異なる場合であっても、リードフレームの反りを防止することができる。
（表面実装型ＬＥＤ）
以下、本発明の方法でリフレクタが形成されてなる表面実装型ＬＥＤの一例について、図７を用いて説明する。
図７に示すように、一実施形態の表面実装型ＬＥＤ１は、所定の間隔をあけて配されたリードフレーム２０ａ、２０ｂと、該リードフレーム上にそれぞれ設けられたリフレクタ１０ａ、１０ｂと、リードフレーム２０ｂ上に、該リードフレーム２０ｂと電気的に接続するように搭載されたＬＥＤ１００とからなる。また、ＬＥＤ１００は、リードフレーム２０ａと配線用ワイヤ４０等によって接続されており、リードフレーム２０ａ、２０ｂと、リフレクタ１０ａ、１０ｂとで形成される凹部は、透明樹脂３０によって埋められている。
（表面実装型ＬＥＤの製造方法）
以下、図８を用いて、この表面実装型ＬＥＤの製造方法について説明する。図８（ａ）に示すように、上記で説明した本発明のリフレクタの成型方法にしたがって、ダイシング前のリフレクタ１０をリードフレーム２０上に複数成型する。
次いで、図８（ｂ）に示すように、リードフレーム２０上にダイアタッチ等により、あらかじめ準備されたＬＥＤ１００を電気的に接続するように搭載し、ワイヤボンディング等によって、このＬＥＤを隣接するリードフレームと金属ワイヤ４０等により接続する。
次いで、図８（ｃ）に示すように、リードフレームとリフレクタによって形成される凹部を透明樹脂３０で充填させる。そして、図８（ｄ）に示すように、ダイシングすることで、図７に示す表面実装型ＬＥＤが製造される。
１ 表面実装型ＬＥＤ
１０ａ、１０ｂ リフレクタ
２０ａ、２０ｂ リードフレーム
３０ 透明樹脂
４０ ワイヤ
１００ ＬＥＤ

Claims (1)

  1. ＬＥＤリフレクタの成型方法であって、
    リフレクタの三次元データを、Ｚ軸と垂直な面に所定ピッチでスライスして、リフレクタの断面形状のスライスデータを作成するスライスデータ作成工程と、
    Ｚステージを前記所定ピッチ分Ｚ軸方向に下降させ、該Ｚステージ上に設けられたリードフレーム上に、レーザを照射することで焼結する粉体を供給する供給工程と、
    前記スライスデータに基づいて、レーザを前記粉体上に照射して焼結層を形成する焼結工程と、を有し
    前記供給工程と前記焼結工程を順次繰り返し、焼結層を積層することで前記リードフレーム上にリフレクタを成型することを特徴とするＬＥＤリフレクタの成型方法。
JP2011025135A 2011-02-08 2011-02-08 Ｌｅｄリフレクタの成型方法 Pending JP2012162025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011025135A JP2012162025A (ja) 2011-02-08 2011-02-08 Ｌｅｄリフレクタの成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011025135A JP2012162025A (ja) 2011-02-08 2011-02-08 Ｌｅｄリフレクタの成型方法

Publications (1)

Publication Number Publication Date
JP2012162025A true JP2012162025A (ja) 2012-08-30

Family

ID=46841926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025135A Pending JP2012162025A (ja) 2011-02-08 2011-02-08 Ｌｅｄリフレクタの成型方法

Country Status (1)

Country Link
JP (1) JP2012162025A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017046316A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Verfahren zum ausbilden eines oder mehrerer dreidimensionaler objekte
CN106984810A (zh) * 2016-03-24 2017-07-28 株式会社松浦机械制作所 三维造型方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06306407A (ja) * 1993-04-20 1994-11-01 Olympus Optical Co Ltd 焼結体の製造方法
JP2006506249A (ja) * 2002-11-11 2006-02-23 マイクロン・テクノロジー・インコーポレーテッド プログラマブルな材料圧密化システムと共に使用される取り扱いシステム及び関連する方法
JP2010280747A (ja) * 2009-06-02 2010-12-16 Mitsubishi Plastics Inc 反射体及びｌｅｄ搭載用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06306407A (ja) * 1993-04-20 1994-11-01 Olympus Optical Co Ltd 焼結体の製造方法
JP2006506249A (ja) * 2002-11-11 2006-02-23 マイクロン・テクノロジー・インコーポレーテッド プログラマブルな材料圧密化システムと共に使用される取り扱いシステム及び関連する方法
JP2010280747A (ja) * 2009-06-02 2010-12-16 Mitsubishi Plastics Inc 反射体及びｌｅｄ搭載用基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017046316A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Verfahren zum ausbilden eines oder mehrerer dreidimensionaler objekte
US10727382B2 (en) 2015-09-18 2020-07-28 Osram Oled Gmbh Method of forming one or more three-dimensional objects
CN106984810A (zh) * 2016-03-24 2017-07-28 株式会社松浦机械制作所 三维造型方法

Similar Documents

Publication Publication Date Title
JP5977973B2 (ja) Ｌｅｄ用基板とその製造方法および半導体装置
JP6842234B2 (ja) 光半導体装置の製造方法および光半導体装置
US10672697B2 (en) Wiring board and electronic package
US20170338392A1 (en) Method of manufacturing wiring board, wiring board, and light emitting device using the wiring board
JP2011096910A (ja) 回路基板構造体、これを用いた回路モジュールおよび回路モジュールの製造方法
JP2013058516A (ja) モジュールの製造方法
JP2012162025A (ja) Ｌｅｄリフレクタの成型方法
US11223000B2 (en) Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
JP2016048768A (ja) 配線板及び半導体装置の製造方法
US20190198450A1 (en) Semiconductor package and semiconductor module
CN106410011A (zh) 一种倒装芯片的3d打印封装方法
WO2017126094A1 (ja) 積層造形物およびそれを有する機器ならびに造形方法
JP2019199051A (ja) ラティス構造および筐体
JP7209740B2 (ja) 電子部品実装用基板および電子装置
JP2015070247A (ja) リードフレーム基板の製造方法及び発光装置の製造方法、並びに、発光ダイオード用リードフレームの製造方法及びダイオード用リードフレーム構造
KR102226143B1 (ko) 확산 솔더링을 위한 솔더 프리폼, 솔더 프리폼의 생성을 위한 방법, 및 솔더 프리폼의 어셈블리를 위한 방법
JP7011148B2 (ja) 発光素子載置用基体の製造方法及びそれを用いた発光装置の製造方法並びに発光素子載置用基体及びそれを用いた発光装置
JP6171360B2 (ja) 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、樹脂付きリードフレーム、光半導体装置
JP5884789B2 (ja) リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP5968827B2 (ja) 半導体パッケージおよびその製造方法
JP2017052097A (ja) 造形装置および造形方法
JP6250749B2 (ja) Ｌｅｄ用基板とその製造方法および半導体装置
JP2017063075A (ja) 樹脂封止装置及び樹脂封止方法並びに電子部品の製造方法並びにリードフレーム
JP6717079B2 (ja) 発光装置及びその製造方法、並びにパッケージの製造方法
JP2015159239A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150407