JP2012160541A - 光電変換素子の製造方法および光電変換素子 - Google Patents
光電変換素子の製造方法および光電変換素子 Download PDFInfo
- Publication number
- JP2012160541A JP2012160541A JP2011018451A JP2011018451A JP2012160541A JP 2012160541 A JP2012160541 A JP 2012160541A JP 2011018451 A JP2011018451 A JP 2011018451A JP 2011018451 A JP2011018451 A JP 2011018451A JP 2012160541 A JP2012160541 A JP 2012160541A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- type silicon
- photoelectric conversion
- phosphorus
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】 結晶性を向上させることが可能な光電変換素子の製造方法および光電変換素子。
【解決手段】 本発明の光電変換素子の製造方法は、p型シリコン基板2をリンを含む第1ガスの雰囲気内において第1温度で加熱することにより、前記リンをp型シリコン基板2内に拡散させる拡散工程と、前記リンを拡散させたp型シリコン基板2をヒ素を含む第2ガスの雰囲気内において前記第2ガスの分解温度以上の第2温度で加熱することにより、前記ヒ素をp型シリコン基板2の表面に付着させる付着工程と、しかる後、p型シリコン基板2の表面2Aにガリウムヒ素を含む半導体層3を成長させる成長工程とを有する。そのため、リンを拡散させたp型シリコン基板上に成長させる半導体層の結晶性を向上させることができる。
【選択図】 図2
【解決手段】 本発明の光電変換素子の製造方法は、p型シリコン基板2をリンを含む第1ガスの雰囲気内において第1温度で加熱することにより、前記リンをp型シリコン基板2内に拡散させる拡散工程と、前記リンを拡散させたp型シリコン基板2をヒ素を含む第2ガスの雰囲気内において前記第2ガスの分解温度以上の第2温度で加熱することにより、前記ヒ素をp型シリコン基板2の表面に付着させる付着工程と、しかる後、p型シリコン基板2の表面2Aにガリウムヒ素を含む半導体層3を成長させる成長工程とを有する。そのため、リンを拡散させたp型シリコン基板上に成長させる半導体層の結晶性を向上させることができる。
【選択図】 図2
Description
本発明は、半導体層を積層した、光電変換素子の製造方法および光電変換素子に関するものである。
現在、光から電気へ変換する光電変換装置として、複数の光電変換素子を積層した積層型の光電変換装置がある。複数の光電変換素子は、複数の半導体層を積層した光電変換層によって構成されており、それぞれ異なるバンドギャップを有するように設定されている。このような光電変換素子の研究開発において、光電変換層を積層するための基板自体を光電変換素子の1つとして用いることが提案されており、そのような基板としてシリコンを用いることが試みられている。
そこで、シリコンからなる基板自体を光電変換層として用いる技術として、p型シリコン基板内に添加物を拡散させることにより、p型シリコン基板内にn型領域を形成する技術が開示されている(例えば、特許文献1を参照)。
一方、複数の光電変換素子を積層させる場合、シリコンからなる基板で吸収される光の波長を考慮して、シリコン基板上に積層する半導体層を選択する必要があった。
しかしながら、p型シリコン基板にヒ素を拡散させてn型領域を形成した場合には、ヒ素がシリコン材料内で拡散しにくいことから、p型シリコン基板内に十分なn型領域を形成しにくかった。一方、p型シリコン基板にリンを拡散させてn型領域を形成した場合には、リンを拡散させたp型シリコン基板上に成長させたガリウムヒ素を含む半導体層の結晶性を向上させることが困難だった。そのため、ガリウムヒ素を含む半導体層上に光電変換素子として用いる半導体層をさらに成長させることが難しかった。
本発明は上記課題に鑑みてなされたものであり、その目的は、n型領域を形成したp型シリコン基板上に成長させるガリウムヒ素を含む半導体層の結晶性を向上させることが可能な光電変換素子の製造方法および光電変換素子を提供することにある。
本発明の光電変換素子の製造方法は、p型シリコン基板をリンを含む第1ガスの雰囲気内において第1温度で加熱することにより、前記リンを前記p型シリコン基板内に拡散させる拡散工程と、前記リンを拡散させた前記p型シリコン基板をヒ素を含む第2ガスの雰囲気内において前記第2ガスの分解温度以上の第2温度で加熱することにより、前記ヒ素を前記p型シリコン基板の表面に付着させる付着工程と、しかる後、前記p型シリコン基板の前記表面にガリウムヒ素を含む半導体層を成長させる成長工程とを有する。
また、本発明の光電変換素子は、主面を有するp型シリコン基板と、該p型シリコン基板内に設けられた、ヒ素およびリンを含む、前記主面から遠ざかるにつれて前記ヒ素に対する前記リンの存在比率が高くなっている領域を持つ拡散層と、前記p型シリコン基板の
前記主面に成長させた、ガリウムヒ素を含む半導体層とを有する。
前記主面に成長させた、ガリウムヒ素を含む半導体層とを有する。
本発明の光電変換素子の製造方法によれば、p型シリコン基板にリンを拡散させた後、p型シリコン基板の表面にヒ素を付着させて、ガリウムヒ素を含む半導体層を成長させることから、p型シリコン基板上に成長させる半導体層の結晶性を向上させることができる。
また、本発明の光電変換素子によれば、p型シリコン基板内においてヒ素に対するリンの存在比率が高くなっている領域を持つ拡散層を持ち、p型シリコン基板の主面に成長させたガリウムヒ素を含む半導体層を有している。そのため、p型シリコン基板内のリンがヒ素によって半導体層側に移動しにくくなり、p型シリコン基板と半導体層との熱応力の増加を抑制することができ、半導体層の結晶性が低下することを抑制することができる。
以下、本発明の実施の形態の例について図を参照しながら説明する。
なお、本発明は以下の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更を施すことができる。
<光電変換素子>
図1は本発明の光電変換素子の実施の形態の一例を示す斜視図であり、図2は図1に示す光電変換素子1のA−A’線断面図である。
図1は本発明の光電変換素子の実施の形態の一例を示す斜視図であり、図2は図1に示す光電変換素子1のA−A’線断面図である。
本例の光電変換素子1は、図1および図2に示すように、p型シリコン(Si)基板2、ならびにp型シリコン基板2の主面2Aに積層された半導体層3を有している。なお、光電変換素子1に入射する光は、p型シリコン基板2の主面2A側から入射するように設定される。
このような本例の光電変換素子1は、レンズなどを用いて集光させた光を電気へ変換する光電変換素子である、集光型光電変換素子などに用いることができるものである。
光電変換素子1は、図1および図2に示すように、p型シリコン基板2を有している。p型シリコン基板2は、シリコン材料に、III族元素を添加物として少量加えることによ
り、シリコン材料にp型の導電型を付与したものを用いることができる。III族元素とし
ては、例えばホウ素(B)、アルミニウム(Al)、インジウム(In)またはガリウム
(Ga)などを用いることができる。
り、シリコン材料にp型の導電型を付与したものを用いることができる。III族元素とし
ては、例えばホウ素(B)、アルミニウム(Al)、インジウム(In)またはガリウム
(Ga)などを用いることができる。
p型シリコン基板2は、平面視形状が例えば四角形状などの多角形状または円形状などに設定されている。光電変換素子1にレンズ等を用いて集光させた光を入射させる場合には、p型シリコン基板2の平面視形状としては、集光させた光の平面視形状に合わせたものを用いればよい。p型シリコン基板2は、厚みが例えば1μm以上500μm以下に設定
されている。
されている。
p型シリコン基板2の主面2Aは平坦なものを用いることができる。p型シリコン基板2の上面2Aの平坦性は、表面粗さが例えば10nm以下に設定されている。なお、p型シリコン基板2としては、p型シリコン基板2の主面2Aを研磨したものを用いてもよく、p型シリコン基板2の主面2Aの表面粗さとしては、JIS B0601−2001に準拠した最大高さ粗さRzを用いればよい。
p型シリコン基板2は、ヒ素(As)およびリン(P)を含む拡散層4が設けられている。拡散層4には、V族元素が拡散されていることから、拡散層4はn型の導電型となっている。そのため、当該拡散層4と、p型シリコン基板2の拡散層4以外の残余の部分との境界において、pn接合が形成されている。ここで拡散層4は、リンとヒ素を含む第1領域4aとリンを含む第2領域4bとを有している。
第1領域4aは、p型シリコン基板2内にヒ素およびリンが拡散することにより設けられている。p型シリコン基板2内にリンとヒ素が拡散することにより、第1領域4aはn型の導電型が付与されている。第1領域4aは、p型シリコン基板2の主面2Aから深さ方向に、例えば1nm以上100nm以下の深さに渡って設けることができる。
第2領域4bは、p型シリコン基板2内にリンが拡散することにより設けられる。p型シリコン基板2内にリンが拡散することにより、第2領域4bはn型の導電型が付与されている。第2領域4bは、p型シリコン基板2の主面2Aから深さ方向に、例えば10nm以上500nm以下の深さに渡って形成されている。
また、p型シリコン基板2は、主面2Aから遠ざかるにつれて、ヒ素に対するリンの存在比率が高くなるように配置されている。すなわち、p型シリコン基板2内において、第1領域4aが第2領域4bよりも主面2Aと近くなるように配置されている。次に、p型シリコン基板2内に拡散している第1領域4aおよび第2領域4bについて、図3を参照しつつ説明する。図3は、横軸にp型シリコン基板2の主面2Aからの距離を、縦軸にリンの濃度(濃度%)を示し、p型シリコン基板2内におけるヒ素およびリンの濃度分布を模式的に表したものである。なお、図3において、曲線はヒ素の濃度分布、点線はリンの濃度分布を、それぞれ示している。
p型シリコン基板2は、図3に示すように、主面2Aに近づくにつれて、ヒ素に対するリンの相対的な濃度が減少するとともに、リンに対するヒ素の相対的な濃度が高くなるように設定されている。換言すると、p型シリコン基板2の主面2Aから遠ざかるにつれて、ヒ素に対するリンの相対的な濃度が増加するとともにリンに対するヒ素の相対的な濃度が減少するように設定されている。p型シリコン基板2内におけるリンおよびヒ素の濃度は、主面2Aに近づくにつれて、例えば、階段状に変化したり、滑らかに変化したりするように設定されていればよい。
p型シリコン基板2の主面2Aには、半導体層3を成長させている。半導体層3は、ガリウムヒ素(GaAs)を含む化合物半導体から構成されている。ガリウムヒ素を含む化合物半導体としては、例えば、ガリウムおよびヒ素からなる混晶、もしくはインジウム、
アルミニウムのうち少なくとも1つを含むガリウムおよびヒ素からなる混晶などを用いることができる。
アルミニウムのうち少なくとも1つを含むガリウムおよびヒ素からなる混晶などを用いることができる。
半導体層3である、ガリウムヒ素系の化合物半導体の組成比は、p型シリコン基板2のバンドギャップよりも大きいバンドギャップを有するように設定される。半導体層3を、p型シリコン基板2のバンドギャップよりも大きいバンドギャップを有するように設定することにより、p型シリコン基板2で吸収されやすい波長領域の光が、半導体層3で吸収されにくくすることができる。半導体層3のバンドギャップは、具体的には、p型シリコン基板2のバンドギャップが、例えば1.05eV以上1.15eV以下であることから、例えば1.35eV以上に設定される。なお、半導体層3の厚みは、例えば0.1μm以上20μm以下
となるように設定される。
となるように設定される。
本例において、光電変換素子1は、p型シリコン基板2内に設けられた拡散層4において、主面2Aから遠ざかるにつれてヒ素に対するリンの存在比率が高くなっている。すなわち、p型シリコン基板2内に設けられた拡散層4は、主面2Aに近づくにつれてリンに対するヒ素の存在比率が高くなっている。ここで、ヒ素のシリコン材料内での拡散係数が3.7×10−27m2/sであるのに対して、リンのシリコン材料内での拡散係数が4.8×10−25m2/sであることから、シリコン材料内においてはリンよりもヒ素が移動または拡散しにくくなっている。
そのため、一度、p型シリコン基板2内に拡散されたリンを、p型シリコン基板2の主面2A側へ拡散または移動しにくくすることができる。その結果、p型シリコン基板2内に存在するリンが、半導体層3へ拡散または移動することを抑制することができる。このようにリンが半導体層3に混ざりにくくすることができるため、p型シリコン基板2に対する熱応力が大きくなることを抑制することができ、p型シリコン基板2と半導体層3との界面で熱応力によるクラックの発生等を引き起こしにくくすることができる。
(光電変換素子の変形例)
本例の光電変換素子1は、複数の光電変換素子を有していてもよい。具体的には、図4に示すように、光電変換素子1は、第1光電変換層、第2光電変換層5および第3光電変換層6から構成される3つの光電変換層を有していてもよい。これらの光電変換層は、それぞれの光電変換層が吸収しやすい光の波長領域が異なるように設定されている。なお、本例の光電変換素子1において、第1光電変換層は、p型シリコン基板2となるように設定されていることから、以下の説明において、p型シリコン基板2を、適宜、第1光電変換層2と称することがある。
本例の光電変換素子1は、複数の光電変換素子を有していてもよい。具体的には、図4に示すように、光電変換素子1は、第1光電変換層、第2光電変換層5および第3光電変換層6から構成される3つの光電変換層を有していてもよい。これらの光電変換層は、それぞれの光電変換層が吸収しやすい光の波長領域が異なるように設定されている。なお、本例の光電変換素子1において、第1光電変換層は、p型シリコン基板2となるように設定されていることから、以下の説明において、p型シリコン基板2を、適宜、第1光電変換層2と称することがある。
光電変換素子1に入射する光は、第3光電変換層6側から厚み方向に入射するように設定される。すなわち、光電変換素子1に入射した光は、第3光電変換層6、第2光電変換層5および第1光電変換層2の順に通過するようになる。このことから、入射した光が短波長領域側から吸収されやすくするために、それぞれの光電変換層のバンドギャップは、第3光電変換層6、第2光電変換層5および第1光電変換層2の順に小さくなるように設定されている。
第2光電変換層5は、半導体層3上に設けられることから半導体層3の格子定数と近い格子定数を持つ材料から選択される。また、第2光電変換層5は、バンドギャップが、第1光電変換層2よりも大きく半導体層3よりも小さくなるように設定される。p型シリコン基板2のバンドギャップが、例えば1.05eV以上1.15eV以下であることから、第2光電変換層5はバンドギャップが例えば1.2eV以上1.7eV以下の材料を用いることができる。第2光電変換層5としては、具体的に、アルミニウム、ガリウムおよびヒ素からなる混晶、もしくはガリウム、ヒ素およびリンからなる混晶を用いることができる。
このような第2光電変換層5上には、さらに第3光電変換層6が形成されている。第3光電変換層6は、第2光電変換層5のバンドギャップよりも大きいバンドギャップを持ち、かつ第2光電変換層5の格子定数と近い格子定数を持つ材料から選択される。第3光電変換層6としては、具体的に、アルミニウム、ガリウムおよびヒ素からなる混晶、もしくはインジウム、ガリウムおよびリンからなる混晶を用いることができる。
このように、半導体層3上に、第2光電変換層5と第3光電変換層6が順次積層されることにより、光電変換素子が形成される。そのため、半導体層3と第2光電変換層5との間に緩衝層を設けてもよい。緩衝層としては、格子定数がp型シリコン基板2よりも第2光電変換層5の格子定数に近い材料を選択してもよい。このように格子定数がp型シリコン基板2よりも第2光電変換層5の格子定数に近い材料を選択することにより、半導体層3および第2半導体層4を、p型シリコン基板2上に第2半導体層4を成長させる際に第2光電変換層5内に発生する転位を抑制することができる。
第1光電変換層2と第2光電変換層5との間、または第2光電変換層5と第3光電変換層6との間に、トンネル接合層を設けてもよい。トンネル接合層は、光電変換層同士を電気的に接続するために、不純物を高濃度添加したpn接合層であり、少なくとも一対のp+層およびn+層を含んでいる。
<光電変換素子の製造方法>
図5−図7は、それぞれ光電変換素子1の製造工程を示す断面図であり、いずれも図1のA−A’線で切断したときの断面に相当する。上述した光電変換素子1と重複する部分については同一符号を付し、その説明を省略する。
図5−図7は、それぞれ光電変換素子1の製造工程を示す断面図であり、いずれも図1のA−A’線で切断したときの断面に相当する。上述した光電変換素子1と重複する部分については同一符号を付し、その説明を省略する。
続いて、本発明の光電変換素子1の製造方法の実施の形態の一例を説明する。本例の光電変換素子1の製造方法は、p型シリコン基板2にリンを拡散させる拡散工程と、p型シリコン基板2にヒ素を付着させる付着工程と、p型シリコン基板2に半導体層3を成長させる成長工程とを有している。
(拡散工程)
p型シリコン基板2に、リンを拡散させる方法について、図5を参照しつつ説明する。p型シリコン基板2としては、例えばp型の導電型が付与されたシリコン基板を準備すればよい。このようなp型シリコン基板2の表面2Aは、この表面2Aに半導体層3を結晶成長させることから平坦であってもよい。p型シリコン基板2の表面2Aは、シリコンの(001)面となるように設定されている。
p型シリコン基板2に、リンを拡散させる方法について、図5を参照しつつ説明する。p型シリコン基板2としては、例えばp型の導電型が付与されたシリコン基板を準備すればよい。このようなp型シリコン基板2の表面2Aは、この表面2Aに半導体層3を結晶成長させることから平坦であってもよい。p型シリコン基板2の表面2Aは、シリコンの(001)面となるように設定されている。
このようなp型シリコン基板2を、リンを含む第1ガスの雰囲気内に配置する。具体的には、p型シリコン基板2を成長装置内に配置するとともに、リンを含む第1ガスを成長装置内に流入させることにより、p型シリコン基板2を第1ガスの雰囲気内に配置することができる。
リンを含む第1ガスとしては、例えばリン化水素(ホスフィン:PH3)からなるガスなどを用いることができる。雰囲気内の圧力は、例えば5Torr以上400Torr以下
となるように設定することができる。また、第1ガスのモル濃度を調整することにより、p型シリコン基板2内に拡散するリンの濃度を、p型シリコン基板2の主面2Aからの深さ方向に調整することができる。第1ガスのモル濃度は、例えば0.01%以上30%以下に設定することができる。
となるように設定することができる。また、第1ガスのモル濃度を調整することにより、p型シリコン基板2内に拡散するリンの濃度を、p型シリコン基板2の主面2Aからの深さ方向に調整することができる。第1ガスのモル濃度は、例えば0.01%以上30%以下に設定することができる。
このような雰囲気中で、p型シリコン基板2を第1温度で加熱することにより、雰囲気
内に存在するリンをp型シリコン基板2の表面2Aから深さ方向に拡散しやすくすることができる。p型シリコン基板2を加熱する第1温度は、例えば40℃以上1000℃以下に設定される。第1温度および加熱時間を調整することにより、p型シリコン基板2内に拡散するリンの量を、p型シリコン基板2の表面2Aからの深さ方向に調整することができる。
内に存在するリンをp型シリコン基板2の表面2Aから深さ方向に拡散しやすくすることができる。p型シリコン基板2を加熱する第1温度は、例えば40℃以上1000℃以下に設定される。第1温度および加熱時間を調整することにより、p型シリコン基板2内に拡散するリンの量を、p型シリコン基板2の表面2Aからの深さ方向に調整することができる。
ここで、第1温度としては、p型シリコン基板2の基板温度を用いればよい。p型シリコン基板2の基板温度は、例えば、p型シリコン基板2の基板温度を制御するヒーター温度、およびp型シリコン基板2の基板温度を測定するサセプター温度について、p型シリコン基板2にレーザを照射して、反射した光を測定することにより基板温度を測定する照射温度計の温度を用いることができる。なお、サセプターは、p型シリコン基板2の表面2A以外の面と接するように配置すればよい。
一方、第1温度として、半導体層3を結晶成長させるための密封された成長装置内の温度を用いてもよい。成長装置内における温度を測定する方法としては、例えば、成長装置内に配置された熱電対で測定する方法または成長容器外から照射温度計で測定する方法などを用いることができる。
このようにp型シリコン基板2内にリンを拡散させることにより、リンが拡散した第2領域4bが形成される。p型シリコン基板2内にリンを拡散させて設けられる第2領域4bは、p型シリコン基板2の表面2Aから深さ方向に、例えば10nm以上500nm以下に
設定することができる。
設定することができる。
(付着工程)
次に、リンを拡散させたp型シリコン基板2に、ヒ素を付着させる方法について、図6を参照しつつ説明する。リンを拡散させたp型シリコン基2板を、ヒ素を含む第2ガスの雰囲気内に配置する。ヒ素を含む第2ガスとしては、例えばヒ化水素(アルシン:AsH3)からなるガスなどを用いることができる。具体的には、拡散工程が終わった後に付着工程を行なう際、例えば、第1ガスの供給を停止した後、第2ガスの供給を行なう方法を用いることができる。または、第1ガスの供給とともに第2ガスを供給し、その後第1ガスの供給を停止する方法などを用いることができる。このように第1ガスの供給とともに第2ガスを供給してリンを拡散させることにより、リンを拡散させつつ、p型シリコン基板2の表面状態を維持することができる。
次に、リンを拡散させたp型シリコン基板2に、ヒ素を付着させる方法について、図6を参照しつつ説明する。リンを拡散させたp型シリコン基2板を、ヒ素を含む第2ガスの雰囲気内に配置する。ヒ素を含む第2ガスとしては、例えばヒ化水素(アルシン:AsH3)からなるガスなどを用いることができる。具体的には、拡散工程が終わった後に付着工程を行なう際、例えば、第1ガスの供給を停止した後、第2ガスの供給を行なう方法を用いることができる。または、第1ガスの供給とともに第2ガスを供給し、その後第1ガスの供給を停止する方法などを用いることができる。このように第1ガスの供給とともに第2ガスを供給してリンを拡散させることにより、リンを拡散させつつ、p型シリコン基板2の表面状態を維持することができる。
ここで、「付着」とは、p型シリコン基板2の表面2Aとヒ素分子とが分子間力等によって接着している場合、およびp型シリコン基板2の表面2Aの最端に位置する原子がヒ素によって化学的に終端化されている場合を含むものである。このように基板2に付着されるヒ素は、p型シリコン基板2の表面2A上に、例えば1原子層以上1000原子層以下の厚みに設定されるものである。
雰囲気内の圧力は、例えば5Torr以上400Torr以下となるように設定される。
また、p型シリコン基板2を加熱する第2温度は、第2ガスの分解温度以上の温度であればよく、例えば250℃以上1000度以下となるように設定される。p型シリコン基板2を、
第2ガスの分解温度以上の温度で加熱することにより、雰囲気内のヒ素をラジカル化させることができる。このようにヒ素をラジカル化させることにより、p型シリコン基板2の表面2Aに付着しやすくすることができる。
また、p型シリコン基板2を加熱する第2温度は、第2ガスの分解温度以上の温度であればよく、例えば250℃以上1000度以下となるように設定される。p型シリコン基板2を、
第2ガスの分解温度以上の温度で加熱することにより、雰囲気内のヒ素をラジカル化させることができる。このようにヒ素をラジカル化させることにより、p型シリコン基板2の表面2Aに付着しやすくすることができる。
また、p型シリコン基板2を加熱することにより、ヒ素をp型シリコン基板2内に拡散させることができる。p型シリコン基板2の表面2Aに付着したヒ素の一部をp型シリコン基板2内に拡散させることにより、p型シリコン基板2内にn型の拡散層4を形成することができるとともに、p型シリコン基板2内のリンが、表面2A側に移動または拡散し
てくるのを抑制することができる。
てくるのを抑制することができる。
このようにp型シリコン基板2の表面2Aにヒ素を付着させることにより、ヒ素が付着および拡散した第1領域4aが形成される。p型シリコン基板2の表面2Aにヒ素を付着および拡散した第1領域4aは、p型シリコン基板2の表面2Aから深さ方向に、例えば1原子層以上5μm以下に設定することができる。
このように、p型シリコン基板2の表面2Aにヒ素を付着させることにより、p型シリコン基板2の表面2Aにおける結晶構造の再構成させることができる。このようにp型シリコン基板2の表面2Aの結晶構造を再構成することにより、p型シリコン基板2に成長させる半導体の結晶性を向上させることができる。
(成長工程)
その後、図7に示すように、p型シリコン基板2の表面2Aに、ガリウムヒ素を含む半導体層3を成長させる。半導体層3としては、例えばガリウムヒ素を含むIII−V族半導
体を用いることができる。半導体層3に用いることができる半導体としては、例えば、ヒ素を含むとともに、ガリウム、アルミニウムおよびインジウムのうち少なくとも1つの元素を含む半導体の混晶を用いることができる。
その後、図7に示すように、p型シリコン基板2の表面2Aに、ガリウムヒ素を含む半導体層3を成長させる。半導体層3としては、例えばガリウムヒ素を含むIII−V族半導
体を用いることができる。半導体層3に用いることができる半導体としては、例えば、ヒ素を含むとともに、ガリウム、アルミニウムおよびインジウムのうち少なくとも1つの元素を含む半導体の混晶を用いることができる。
半導体層3をp型シリコン基板2上に結晶成長させる方法としては、例えば分子線エピタキシャル法、有機金属気相成長法、ハイドライド気相成長法またはパルスレーザデポジション法などを用いることができる。
半導体層3としてIII−V族半導体を用いることから、III族半導体の原料ガスとして、トリメチルガリウム((CH3)3Ga)、トリメチルアルミニウム((CH3)3Al)またはトリメチルインジウム((CH3)3In)などの有機金属化合物が、水素(H2)をキャリアガスとして成長装置内に供給される。V族の原料ガスとして、リン化水素(ホスフィン:PH3)、ヒ化水素(アルシン:AsH3)またはチッ化水素(アンモニア:NH3)などが水素をキャリアガスとして成長装置内に供給される。
このようにp型シリコン基板2を第1温度に設定し、半導体層3の原料ガスを成長装置内に供給することにより、p型シリコン基板2の表面2Aに、ガリウムヒ素からなる半導体層3の結晶成長させることができる。半導体層3を成長させる際の圧力は、例えば5Torr以上400Torr以下に設定することができる。半導体層3は、厚みが、例えば1
nm以上20μm以下となるように設定されている。
nm以上20μm以下となるように設定されている。
半導体層3は、半導体層3を構成する化合物半導体の一部がアモルファス状態となっている、いわゆる低温バッファ層であってもよい。半導体層3を低温バッファ層として形成した場合には、半導体層3がアモルファス状態であることから、半導体層3上に成長させる半導体層とp型シリコン基板2との熱膨張係数の違いに起因して発生する熱応力を抑制することができる。
このように、本例において、リンを拡散させたp型シリコン基板2を、加熱するとともにヒ素を付着させることから、p型シリコン基板2の表面2Aを、ガリウムヒ素の結晶構造と似た結晶構造に再構成することができる。そのため、p型シリコン基板2の表面2Aに、ガリウムヒ素を含む半導体層3を結晶成長させる際に、p型シリコン基板2の表面2Aが半導体層3と似た結晶構造を有していることから、p型シリコン基板2と半導体層3との間に発生する転位またはクラック等を抑制することができる。その結果、半導体層3の結晶性を向上させることができる。
また、p型シリコン基板2内の表面2A付近にヒ素が存在していることから、p型シリコン基板2上に半導体層3を成長させる際、p型シリコン基板2内に拡散したリンが半導体層3内に拡散または移動することを抑制することができる。これは、シリコン材料内において、ヒ素の拡散係数がリンの拡散係数よりも小さいことから、ヒ素がリンの拡散を抑制することによるものである。
(光電変換素子の製造方法の変形例1)
付着工程と成長工程との間で、p型シリコン基板2を、ヒ素を含む第2ガスの雰囲気内において、第2温度以上の第3温度でさらに加熱する工程を有していてもよい。第3温度は、第2温度以上であればよく、例えば400℃以上1050℃以下となるように設定すること
ができる。
付着工程と成長工程との間で、p型シリコン基板2を、ヒ素を含む第2ガスの雰囲気内において、第2温度以上の第3温度でさらに加熱する工程を有していてもよい。第3温度は、第2温度以上であればよく、例えば400℃以上1050℃以下となるように設定すること
ができる。
このように、p型シリコン基板2の表面2Aにヒ素を付着させた状態で、p型シリコン基板2をさらに加熱することにより、p型シリコン基板2の表面2Aにおける結晶構造の再構成をより促進させることができる。さらに、このようにp型シリコン基板2をさらに加熱することにより、p型シリコン基板2の表面2に付着したヒ素の一部を、p型シリコン基板2内に拡散させることができる。
本工程は、付着工程と成長工程との間で行なえばよく、例えば、付着工程後に雰囲気内に第2ガスの一部が残っていてもよい。このように雰囲気内に第2ガスの一部が残っていた状態で、第2温度よりも高い第3温度で加熱した場合、p型シリコン基板2内にヒ素を拡散させるとともに、p型シリコン基板2の表面2Aの結晶構造を再構成することができる。
また、本工程は、付着工程後に第2ガスを流し続けた状態で行なってもよい。第2ガスを流し続けた状態で、第2温度よりも高い第3温度で加熱することにより、p型シリコン基板2の表面2Aに付着したヒ素が少ない場合でも、雰囲気内にヒ素が存在する状態でp型シリコン基板2の表面2Aの結晶構造を確実に再構成することができる。また、付着工程後にガリウムヒ素を含む半導体層3を成長させることから、ヒ素を含む第2ガスを流し続けて本工程を行なうことにより、第2ガスの停止・開始をする必要がないため、工程数を減らすことができ、生産性を向上させることができる。
(光電変換素子の製造方法の変形例2)
付着工程において、ヒ素を含む第2ガスの雰囲気の圧力を拡散工程における第1ガスの雰囲気の圧力よりも高くしてもよい。付着工程における圧力は、拡散工程における圧力よりも高ければよく、例えば10Torr以上760Torr以下となるように設定することが
できる。
付着工程において、ヒ素を含む第2ガスの雰囲気の圧力を拡散工程における第1ガスの雰囲気の圧力よりも高くしてもよい。付着工程における圧力は、拡散工程における圧力よりも高ければよく、例えば10Torr以上760Torr以下となるように設定することが
できる。
このように付着工程を、拡散工程の圧力よりも高い圧力で行なうことにより、p型シリコン基板2の表面2Aに付着したヒ素が、再度雰囲気中へ飛散していくことを防ぐことができる。そのため、付着工程を拡散工程の圧力と同じ圧力で同じ時間行なった場合と比較して、p型シリコン基板2の表面2Aに付着するヒ素の量を増やすことができる。すなわち、付着工程を拡散工程の圧力よりも高い圧力で行なうことにより、付着工程を拡散工程の圧力と同じ圧力で行なう場合と比較して、短時間で付着工程を行なうことができる。
1 光電変換素子
2 p型シリコン基板2(第1光電変換層)
2A 主面(表面)
3 半導体層
4 拡散層
4a 第1領域
4b 第2領域
5 第2光電変換層
6 第3光電変換層
2 p型シリコン基板2(第1光電変換層)
2A 主面(表面)
3 半導体層
4 拡散層
4a 第1領域
4b 第2領域
5 第2光電変換層
6 第3光電変換層
Claims (4)
- p型シリコン基板をリンを含む第1ガスの雰囲気内において第1温度で加熱することにより、前記リンを前記p型シリコン基板内に拡散させる拡散工程と、
前記リンを拡散させた前記p型シリコン基板をヒ素を含む第2ガスの雰囲気内において前記第2ガスの分解温度以上の第2温度で加熱することにより、前記ヒ素を前記p型シリコン基板の表面に付着させる付着工程と、
しかる後、前記p型シリコン基板の前記表面にガリウムヒ素を含む半導体層を成長させる成長工程と
を有する光電変換素子の製造方法。 - 前記付着工程と前記成長工程との間で、前記p型シリコン基板を前記第2ガスの雰囲気内において前記第2温度以上の第3温度でさらに加熱する請求項1に記載の光電変換素子の製造方法。
- 前記付着工程において、前記第2ガスの雰囲気の圧力を前記拡散工程における前記第1ガスの雰囲気の圧力よりも高くする請求項1または2に記載の光電変換素子の製造方法。
- 主面を有するp型シリコン基板と、
該p型シリコン基板内に設けられた、ヒ素およびリンを含む、前記主面から遠ざかるにつれて前記ヒ素に対する前記リンの存在比率が高くなっている領域を持つ拡散層と、
前記p型シリコン基板の前記主面に成長させた、ガリウムヒ素を含む半導体層と
を有する光電変換素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011018451A JP2012160541A (ja) | 2011-01-31 | 2011-01-31 | 光電変換素子の製造方法および光電変換素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011018451A JP2012160541A (ja) | 2011-01-31 | 2011-01-31 | 光電変換素子の製造方法および光電変換素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012160541A true JP2012160541A (ja) | 2012-08-23 |
Family
ID=46840840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011018451A Pending JP2012160541A (ja) | 2011-01-31 | 2011-01-31 | 光電変換素子の製造方法および光電変換素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012160541A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016511555A (ja) * | 2013-03-13 | 2016-04-14 | サンパワー コーポレイション | 太陽電池の製作における改善された低粘度印刷のための湿式化学研磨のための方法 |
-
2011
- 2011-01-31 JP JP2011018451A patent/JP2012160541A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016511555A (ja) * | 2013-03-13 | 2016-04-14 | サンパワー コーポレイション | 太陽電池の製作における改善された低粘度印刷のための湿式化学研磨のための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529963B2 (ja) | 半導体構造体または半導体デバイスを形成する方法および光起電力構造体 | |
JP5399335B2 (ja) | 光デバイスの製造方法 | |
CN102226985B (zh) | 一种GaN衬底的制备方法 | |
US20150176154A1 (en) | Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element | |
US10903389B2 (en) | Hydride enhanced growth rates in hydride vapor phase epitaxy | |
WO2008011979A1 (en) | Deposition of group iii-nitrides on ge | |
TW201900948A (zh) | 奈米結構 | |
CN102719887A (zh) | 一种基于氮化镓衬底的高质量氮化镓外延薄膜的生长方法 | |
JP6322044B2 (ja) | Iii−v族デバイスおよびその製造方法 | |
TWI541863B (zh) | 用於光活性裝置及相關結構之稀釋氮化物材料的形成方法 | |
JP2012160541A (ja) | 光電変換素子の製造方法および光電変換素子 | |
JP2012160551A (ja) | 光電変換素子の製造方法および光電変換素子 | |
CN101764054B (zh) | 化合物半导体外延芯片及其制造方法 | |
US20100187539A1 (en) | Compound semiconductor epitaxial wafer and fabrication method thereof | |
JP2012142353A (ja) | 光電変換素子の製造方法および光電変換素子 | |
TW507272B (en) | Method of growing nitrogenous semiconductor crystal materials | |
JP2012142352A (ja) | 光電変換装置の製造方法および光電変換装置 | |
TW201029053A (en) | Method for epitaxial growth | |
JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
KR101996424B1 (ko) | 레이저 다이오드 및 그 제조 방법 | |
JP5032522B2 (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
TWI387999B (zh) | Compound semiconductor epitaxial wafer and method of manufacturing the same | |
JP3756044B2 (ja) | InGaP層又はInAlP層のエピタキシャル成長方法 | |
JP2010287818A (ja) | 半導体発光素子用エピタキシャルウェハの製造方法 | |
JP2012218951A (ja) | 半導体基板及び半導体基板の製造方法 |