JP2012142353A - 光電変換素子の製造方法および光電変換素子 - Google Patents
光電変換素子の製造方法および光電変換素子 Download PDFInfo
- Publication number
- JP2012142353A JP2012142353A JP2010292486A JP2010292486A JP2012142353A JP 2012142353 A JP2012142353 A JP 2012142353A JP 2010292486 A JP2010292486 A JP 2010292486A JP 2010292486 A JP2010292486 A JP 2010292486A JP 2012142353 A JP2012142353 A JP 2012142353A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- photoelectric conversion
- silicon substrate
- type silicon
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】 光起電力を向上させることが可能な光電変換素子の製造方法および光電変換素子。
【解決手段】 本発明の光電変換素子の製造方法は、p型シリコン基板2上にヒ素を含む第1半導体層3を第1温度で成長させる第1工程と、第1半導体層3上にリンを含む第2半導体層4を前記第1温度よりも高い温度である第2温度で成長させるとともに、第2半導体層4に含まれるリンを、第1半導体層3を経由させてp型シリコン基板2内に拡散させる第2工程とを有する。また、本発明の光電変換素子1は、主面2A側にリンを含むn型領域5を有するp型シリコン基板2と、p型シリコン基板2の主面2Aに積層された、主面2Aから遠ざかるにつれてリンの濃度が増加する、リンを含むガリウムヒ素系化合物半導体からなる第1半導体層3と、第1半導体層3上に積層された、リンを含む第2半導体層4とを有する。p型シリコン基板2内で発生する光起電力を大きくできる。
【選択図】 図2
【解決手段】 本発明の光電変換素子の製造方法は、p型シリコン基板2上にヒ素を含む第1半導体層3を第1温度で成長させる第1工程と、第1半導体層3上にリンを含む第2半導体層4を前記第1温度よりも高い温度である第2温度で成長させるとともに、第2半導体層4に含まれるリンを、第1半導体層3を経由させてp型シリコン基板2内に拡散させる第2工程とを有する。また、本発明の光電変換素子1は、主面2A側にリンを含むn型領域5を有するp型シリコン基板2と、p型シリコン基板2の主面2Aに積層された、主面2Aから遠ざかるにつれてリンの濃度が増加する、リンを含むガリウムヒ素系化合物半導体からなる第1半導体層3と、第1半導体層3上に積層された、リンを含む第2半導体層4とを有する。p型シリコン基板2内で発生する光起電力を大きくできる。
【選択図】 図2
Description
本発明は、半導体層を積層した、光電変換素子の製造方法および光電変換素子に関するものである。
現在、光から電気へ変換する光電変換装置として、複数の光電変換素子を積層した積層型の光電変換装置がある。複数の光電変換素子は、複数の半導体層を積層した光電変換層によって構成されており、それぞれ異なるバンドギャップを有するように設定されている。このような光電変換装置の研究開発において、光電変換層を積層する基板自体を光電変換層の1つとして用いることが提案されており、そのような基板としてシリコンを用いることが試みられている。
そこで、シリコンからなる基板自体を光電変換層として用いる技術として、p型シリコン基板内に不純物を拡散させることにより、シリコン基板内にp型シリコン層とn型シリコン層を形成する技術が開示されている(例えば、特許文献1を参照)。
しかしながら、基板材料として、p型シリコン基板を用いた場合、ヒ素はシリコン材料内に拡散しにくいことから、p型シリコン基板内に十分なn型領域を形成しにくかった。そのため、n型領域とn型領域以外のp型シリコン基板の残余部分との間で、光電変換に必要なpn接合を良好に形成することができないおそれがあった。その結果、p型シリコン基板内で光から電気へ変換されることによって発生する光起電力を向上させることが困難であった。
本発明は上記課題に鑑みてなされたものであり、その目的は、p型シリコン基板内で発生する光起電力を大きくすることが可能な光電変換素子の製造方法および光電変換素子を提供することにある。
本発明の光電変換素子の製造方法は、p型シリコン基板上にヒ素を含む第1半導体層を第1温度で成長させる第1工程と、前記第1半導体層上にリンを含む第2半導体層を前記第1温度よりも高い温度である第2温度で成長させるとともに、前記第2半導体層に含まれるリンを、前記第1半導体層を経由させて前記p型シリコン基板内に拡散させる第2工程とを有している。
また、本発明の光電変換素子は、主面側にリンを含むn型領域を有するp型シリコン基板と、該p型シリコン基板の前記主面に積層された、該主面から遠ざかるにつれてリンの濃度が増加する、リンを含むガリウムヒ素系化合物半導体からなる第1半導体層と、該第1半導体層上に積層された、リンを含む第2半導体層とを有している。
本発明の光電変換素子の製造方法によれば、p型シリコン基板上に第1半導体層と第2
半導体層とを順次成長させることにより、第2半導体層に含まれるリンを第1半導体層を経由させてシリコン基板内に拡散させることができる。このように、リンをp型シリコン基板内に十分拡散させることができることから、p型シリコン基板内の広い範囲にn型領域を形成することができ、p型シリコン基板をpn接合された半導体層とすることができる。
半導体層とを順次成長させることにより、第2半導体層に含まれるリンを第1半導体層を経由させてシリコン基板内に拡散させることができる。このように、リンをp型シリコン基板内に十分拡散させることができることから、p型シリコン基板内の広い範囲にn型領域を形成することができ、p型シリコン基板をpn接合された半導体層とすることができる。
また、本発明の光電変換素子によれば、第1半導体層での光吸収を抑制するとともに、シリコン基板と第1半導体層との熱応力の増加を抑制することができる。
以下、本発明の実施の形態の例について図を参照しながら説明する。
なお、本発明は以下の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更を施すことができる。
<光電変換素子>
図1は本発明の光電変換素子の実施の形態の一例を示す斜視図であり、図2は図1に示す光電変換素子1のA−A’線断面図である。
図1は本発明の光電変換素子の実施の形態の一例を示す斜視図であり、図2は図1に示す光電変換素子1のA−A’線断面図である。
本例の光電変換素子1は、図1および図2に示すように、p型シリコン(Si)基板2、ならびにp型シリコン基板2に順次積層された、第1半導体層3および第2半導体層4を有している。なお、光電変換素子1に入射する光は、p型シリコン基板2の主面2A側から入射するように設定される。
このような本例の光電変換素子1は、レンズなどを用いて集光させた光を電気へ変換する光電変換装置である、集光型光電変換装置などに用いることができるものである。
光電変換素子1は、図1および図2に示すように、p型シリコン基板2を有している。p型シリコン基板2は、シリコン材料に、III族元素を少量添加することにより、シリコン材料にp型の導電型を付与したものを用いることができる。III族元素としては、例えばホウ素(B)、アルミニウム(Al)、インジウム(In)またはガリウム(Ga)などを用いることができる。
p型シリコン基板2は、平面視形状が例えば四角形状などの多角形状または円形状など
に設定されている。光電変換素子1にレンズ等を用いて集光させた光を入射させる場合には、p型シリコン基板2の平面視形状としては、集光させた光の平面視形状に合わせたものを用いればよい。p型シリコン基板2は、厚みが例えば1μm以上500μm以下に設定されている。
に設定されている。光電変換素子1にレンズ等を用いて集光させた光を入射させる場合には、p型シリコン基板2の平面視形状としては、集光させた光の平面視形状に合わせたものを用いればよい。p型シリコン基板2は、厚みが例えば1μm以上500μm以下に設定されている。
p型シリコン基板2の主面2Aは平坦なものを用いることができる。p型シリコン基板2の上面2Aの平坦性は、表面粗さが例えば10nm以下に設定されている。なお、p型シリコン基板2としては、p型シリコン基板2の主面2Aを研磨したものを用いてもよく、p型シリコン基板2の主面2Aの表面粗さとしては、JIS B0601−2001に準拠した最大高さ粗さRzを用いればよい。
p型シリコン基板2は、主面2A側にリン(P)を含むn型領域5を有している。このようにp型シリコン基板2の一部にn型領域5を有していることから、p型シリコン基板2の内部でn型領域5とp型シリコン基板2のn型領域5以外の残余の部分との境界でpn接合が形成されている。n型領域5は、p型シリコン基板2の主面2Aから深さ方向に、例えば10nm以上500nm以下の深さに渡って形成されている。
p型シリコン基板2の主面2Aには、第1半導体層3が積層されている。第1半導体層3は、リンを含むとともに、ガリウムヒ素(GaAs)系の化合物半導体から構成されている。ガリウムヒ素系の化合物半導体としては、例えば、ガリウムおよびヒ素(As)からなる混晶、もしくはインジウム、アルミニウムのうち少なくとも1つを含むガリウムおよびヒ素からなる混晶などを用いることができる。
第1半導体層3である、ガリウムヒ素系の化合物半導体の組成比は、p型シリコン基板2のバンドギャップよりも大きいバンドギャップを有するように設定される。第1半導体層3を、p型シリコン基板2のバンドギャップよりも大きいバンドギャップを有するように設定することにより、p型シリコン基板2で吸収されやすい波長領域の光が、第1半導体層3で吸収されにくくすることができる。第1半導体層3のバンドギャップは、具体的には、p型シリコン基板2のバンドギャップが、例えば1.05eV以上1.15eV以下であることから、例えば1.35eV以上に設定される。
次に、第1半導体層3内に拡散しているリンについて、図3を参照しつつ説明する。図3は、横軸に第1半導体層3の上面からの距離を、縦軸にリンの濃度(濃度%)を示し、第1半導体層3内におけるリンの濃度分布を模式的に表したものである。
第1半導体層3は、図3に示すように、第1半導体層3の上面からp型シリコン基板2の主面2Aに近づくにつれて、リンの濃度が減少するようになっている。換言すると、p型シリコン基板2の主面2Aから遠ざかるにつれて、リンの濃度が増加するようになっている。
第1半導体層3内におけるリンの濃度は、第1半導体層3の上面からp型シリコン基板2の主面2Aに近づくにつれて、例えば、階段状に減少したり、滑らかに減少したりするように設定されていればよい。第1半導体層3は、厚みhが、例えば1nm以上450nm以下となるように設定されている。
第2半導体層4は、第1半導体層3上に積層されている。第2半導体層4は、リンを含む半導体によって構成されている。第2半導体層4としては、リンを含むとともに、ガリウム、ヒ素、インジウムおよびアルミニウムの少なくとも2つ以上を含む混晶から構成されている。第2半導体層4は、厚みが、例えば0.1μm以上20μm以下となるように設定されている。第2半導体層4のバンドギャップは、第1半導体層3のバンドギャップより
も大きく設定されていてもよく、例えば1.5eV以上に設定することができる。
も大きく設定されていてもよく、例えば1.5eV以上に設定することができる。
本例の光電変換素子1は、上述した通り、ガリウムヒ素系の化合物半導体からなる第1半導体層3には、リンが含まれている。このように、ガリウムヒ素系の化合物半導体にリンが混入していることにより、第1半導体層3のバンドギャップを、ガリウムヒ素のバンドギャップよりも大きくすることができる。そのため、第1半導体層3内において、p型シリコン基板2で光起電力に変換される波長範囲の光が、第1半導体層3内の電子をバンドギャップ以上に励起することが困難になることから、第1半導体層3をリンが混入していないガリウムヒ素で形成した場合と比較して、その光を吸収されにくくすることができる。
また、第1半導体層3内におけるリンの濃度は、p型シリコン基板2の主面2Aから遠ざかるにつれて小さくなるように設定されている。そのため、ガリウムヒ素系の化合物半導体からなる第1半導体層3は、p型シリコン基板2との界面付近においてリンの濃度が小さくなることから、p型シリコン基板2との界面付近においてヤング率が大きくなることを抑制することができる。その結果、第1半導体層3は、p型シリコン基板2との界面付近において、p型シリコン基板2との熱応力が増加することを抑制することができる。
このように本例の光電変換素子1では、第1半導体層3がp型シリコン基板2の主面2Aから遠ざかるにつれてリンの濃度が大きくなるように設定されていることから、第1半導体層3内での光の吸収を抑制するとともに、p型シリコン基板2との熱応力が大きくなるのを抑制することができる。
(光電変換素子の変形例)
本例の光電変換素子1は、複数の光電変換層を有していてもよい。具体的には、図4に示すように、光電変換素子1は、第1光電変換層、第2光電変換層6および第3光電変換層7から構成される3つの光電変換層を有していてもよい。これらの光電変換層は、それぞれの光電変換層が吸収しやすい光の波長領域が異なるように設定されている。なお、本例の光電変換素子1において、第1光電変換層は、p型シリコン基板2となるように設定されていることから、以下の説明において、p型シリコン基板2を、適宜、第1光電変換層2と記載することがある。
本例の光電変換素子1は、複数の光電変換層を有していてもよい。具体的には、図4に示すように、光電変換素子1は、第1光電変換層、第2光電変換層6および第3光電変換層7から構成される3つの光電変換層を有していてもよい。これらの光電変換層は、それぞれの光電変換層が吸収しやすい光の波長領域が異なるように設定されている。なお、本例の光電変換素子1において、第1光電変換層は、p型シリコン基板2となるように設定されていることから、以下の説明において、p型シリコン基板2を、適宜、第1光電変換層2と記載することがある。
光電変換素子1に入射する光は、第3光電変換層7側から厚み方向に入射するように設定される。すなわち、光電変換素子1に入射した光は、第3光電変換層7、第2光電変換層6および第1光電変換層2の順に通過するようになる。このことから、入射した光が短波長領域側から吸収されやすくするために、それぞれの光電変換層のバンドギャップは、第3光電変換層7、第2光電変換層6および第1光電変換層2の順に小さくなるように設定されている。
第2光電変換層6は、第1光電変換層2のバンドギャップよりも大きいバンドギャップを持ち、かつ第1半導体層3または第2半導体層4の格子定数と近い格子定数を持つ材料から選択される。p型シリコン基板2のバンドギャップが、例えば1.05eV以上1.15eV以下であることから、第2光電変換層6はバンドギャップが例えば1.5eV以上1.7eV以下の材料を用いることができる。第2光電変換層6としては、具体的に、アルミニウム、ガリウムおよびヒ素からなる混晶、もしくはガリウム、ヒ素およびリンからなる混晶を用いることができる。
このような第2光電変換層6上には、さらに第3光電変換層7が形成されている。第3光電変換層7は、第2光電変換層6のバンドギャップよりも大きいバンドギャップを持ち、かつ第2光電変換層6の格子定数と近い格子定数を持つ材料から選択される。第3光電
変換層7としては、具体的に、アルミニウム、ガリウムおよびヒ素からなる混晶、もしくはインジウム、ガリウムおよびリンからなる混晶を用いることができる。
変換層7としては、具体的に、アルミニウム、ガリウムおよびヒ素からなる混晶、もしくはインジウム、ガリウムおよびリンからなる混晶を用いることができる。
このように、第2半導体層4上に、第2光電変換層6と第3光電変換層7が順次積層されることにより、光電変換装置が形成される。そのため、第2半導体層4としては、格子定数がp型シリコン基板2よりも第2光電変換層6の格子定数に近い材料を選択してもよい。このように格子定数がp型シリコン基板2よりも第2光電変換層6の格子定数に近い材料を選択することにより、第1半導体層3および第2半導体層4を、p型シリコン基板2上に第2半導体層4を成長させる際に第2光電変換層6内に発生する転位を抑制することができる緩衝層とすることができる。
第1光電変換層2と第2光電変換層6との間、および第2光電変換層6と第3光電変換層7との間に、トンネル接合層を設けてもよい。トンネル接合層は、光電変換層同士を電気的に接続するために、不純物を高濃度添加したpn接合層であり、少なくとも一対のp+層およびn+層を含んでいる。
<光電変換素子の製造方法>
図5−図8は、それぞれ光電変換素子1の製造工程を示す断面図であり、いずれも図1のA−A’線で切断したときの断面に相当する。上述した光電変換素子1と重複する部分については同一符号を付し、その説明を省略する。
図5−図8は、それぞれ光電変換素子1の製造工程を示す断面図であり、いずれも図1のA−A’線で切断したときの断面に相当する。上述した光電変換素子1と重複する部分については同一符号を付し、その説明を省略する。
続いて、本発明の光電変換素子1の製造方法の実施の形態の一例を説明する。本例の光電変換素子1の製造方法は、p型シリコン基板2上に第1半導体層3を成長させる第1工程、および第1半導体層3上に第2半導体層4を成長させる第2工程を有している。
(第1工程)
p型シリコン基板2上に、第1半導体層3を成長させる方法について、図5を参照しつつ説明する。
p型シリコン基板2上に、第1半導体層3を成長させる方法について、図5を参照しつつ説明する。
p型シリコン基板2としては、例えばp型の導電型が付与されたシリコン基板を準備すればよい。このようなp型シリコン基板2の主面2Aは、この主面2Aに第1半導体層3を結晶成長させることから平坦であってもよい。また、p型シリコン基板2の主面2Aは、シリコンの(001)面となるように設定されている。
第1半導体層3としては、例えばヒ素を含むIII−V族半導体を用いることができる。第1半導体層3に用いることができる半導体としては、例えば、ヒ素を含むとともに、ガリウム、アルミニウムおよびインジウムのうち少なくとも1つの元素を含む半導体の混晶を用いることができる。また、第1半導体層3は、リンを含む半導体を用いてもよい。具体的に、第1半導体層3は、例えば、ガリウムおよびヒ素からなる混晶を用いることができる。なお、第1半導体層3には、インジウムまたはリンを含むガリウムおよびヒ素からなる混晶を用いてもよい。
第1半導体層3をp型シリコン基板2上に結晶成長させる方法としては、例えば分子線エピタキシャル法、有機金属気相成長法、ハイドライド気相成長法またはパルスレーザデポジション法などを用いることができる。
第1半導体層3としてIII−V族半導体を用いることから、III族半導体の原料ガスとして、トリメチルガリウム((CH3)3Ga)、トリメチルアルミニウム((CH3)3Al)またはトリメチルインジウム((CH3)3In)などの有機金属化合物が、水素(H2)をキャリアガスとして成長装置内に供給される。また、V族の原料ガスとして、
リン化水素(ホスフィン:PH3)、ヒ化水素(アルシン:AsH3)またはチッ化水素(アンモニア:NH3)などが水素をキャリアガスとして成長装置内に供給される。
リン化水素(ホスフィン:PH3)、ヒ化水素(アルシン:AsH3)またはチッ化水素(アンモニア:NH3)などが水素をキャリアガスとして成長装置内に供給される。
第1半導体層3は、例えば300℃以上700℃以下の第1温度によって成長させる。ここで、第1温度としては、p型シリコン基板2の基板温度を用いればよい。p型シリコン基板2の基板温度は、例えば、p型シリコン基板2の基板温度を制御するヒーター温度、およびp型シリコン基板2の基板温度を測定するサセプター温度について、p型シリコン基板2にレーザを照射して、反射した光を測定することにより基板温度を測定する照射温度計の温度を用いることができる。なお、サセプターは、p型シリコン基板2の主面2A以外の面と接するように配置すればよい。
一方、第1温度として、第1半導体層3を結晶成長させるための密封された成長装置内の温度を用いてもよい。成長装置内における温度を測定する方法としては、例えば、成長装置内に熱電対を配置して測定する方法または成長容器外から照射温度計で測定する方法などを用いることができる。
このようにp型シリコン基板2を第1温度に設定し、第1半導体層3の原料ガスを成長装置内に供給することにより、p型シリコン基板2の主面2Aに、ガリウムヒ素からなる第1半導体層3の結晶成長させることができる。第1半導体層3を成長させる際の圧力は、例えば5Torr以上400Torr以下に設定することができる。第1半導体層3は、厚みが、例えば1nm以上450nm以下となるように設定されている。
第1半導体層3は、第1半導体層3を構成する化合物半導体の結晶がアモルファス状態となっている、いわゆる低温バッファ層であってもよい。第1半導体層3を低温バッファ層として形成した場合には、第1半導体層3がアモルファス状態であることから、第1半導体層3上に成長させる半導体層とp型シリコン基板2との熱膨張係数の違いに起因して発生する熱応力を抑制することができる。そのため、第2半導体層4上の半導体層の結晶性を向上させることができる。
(第2工程)
次に、第1半導体層3上に、第2半導体層4を成長させる工程について、図6を参照しつつ説明する。
次に、第1半導体層3上に、第2半導体層4を成長させる工程について、図6を参照しつつ説明する。
第2半導体層4としては、リンを含むIII−V族半導体を用いることができる。第2半導体層3に用いることができる半導体としては、例えばリンを含むとともに、ガリウム、アルミニウムおよびインジウムのうち少なくとも1つの元素を含む半導体の混晶を用いることができる。また、第2半導体層4は、ヒ素を含む半導体を用いてもよい。具体的に、第2半導体層4は、例えば、インジウム、ガリウムおよびリンからなる混晶を用いることができる。
第2半導体層4としてIII−V族半導体を用いる場合には、III族半導体材料としてトリメチルガリウム、トリメチルアルミニウムまたはトリメチルインジウムなどの有機金属化合物を用いることができ、水素をキャリアガスとして成長装置内に供給される。また、V族半導体材料としては、リン化水素(ホスフィン)、ヒ化水素(アルシン)またはアンモニアなどを用いることができ、水素をキャリアガスとして成長装置内に供給される。本例において、第2半導体層4はインジウム、ガリウムおよびリンからなる混晶によって構成されている。
第2半導体層4は、第1半導体層3上に、第1温度よりも高い第2温度で成長させる。具体的に、第2半導体層4を成長させる第2温度は、第1温度よりも高い、例えば500℃
以上850℃以下に設定されている。第2半導体層4は、厚みが、例えば、0.1μm以上20μm以下となるように設定されている。第2半導体層4を成長させる際の圧力は、例えば14.5atm以上となるように設定されている。
以上850℃以下に設定されている。第2半導体層4は、厚みが、例えば、0.1μm以上20μm以下となるように設定されている。第2半導体層4を成長させる際の圧力は、例えば14.5atm以上となるように設定されている。
第2半導体層4は、第1半導体層3上に、第1温度よりも高い第2温度で成長させることから、第2半導体層4に含まれるリンを、第1半導体層3を経由させてp型シリコン基板2内に拡散させることができる。第2半導体層4からp型シリコン基板2内に拡散したリンは、ヒ素のシリコン材料内での拡散係数が3.7×10−27m2/sであるのに対して、リンのシリコン材料内での拡散係数が4.8×10−25m2/sであることから、p型シリコン基板2内に拡散しやすくなっている。なお、前述した拡散定数は、600℃の場合の値を示している。
そのため、図6に示すように、p型シリコン基板2内にn型領域5を形成しやすくなっている。その結果、p型シリコン基板2の内部で発生する光起電力を向上させることができる。
また、本例の光電変換装置1の製造方法は、第2半導体層4を成長させる第2温度が、第1温度よりも高いことから、第1半導体層3内に含まれているヒ素がp型シリコン基板2内に拡散するようになる。そのため、第2半導体層4を成長する際に、第2半導体層4からリンをp型シリコン基板2内に拡散させるとともに、ヒ素がp型シリコン基板2内に拡散させることにより、n型領域5を形成することができる。その結果、p型シリコン基板2内部で発生する光起電力をさらに向上させることができる。
(光電変換素子の製造方法の変形例1)
第2工程の後、第2半導体層4を第2温度以上の温度で加熱する工程をさらに有していてもよい。第2半導体層4を加熱する温度は、第2温度以上であればよく、例えば600℃以上1500℃以下となるように設定することができる。なお、第2半導体層4を加熱する温度は、p型シリコン基板2の基板温度を用いればよい。これは、第1半導体層3および第2半導体層4の厚みがp型シリコン基板2の厚みに対して十分小さいためである。
第2工程の後、第2半導体層4を第2温度以上の温度で加熱する工程をさらに有していてもよい。第2半導体層4を加熱する温度は、第2温度以上であればよく、例えば600℃以上1500℃以下となるように設定することができる。なお、第2半導体層4を加熱する温度は、p型シリコン基板2の基板温度を用いればよい。これは、第1半導体層3および第2半導体層4の厚みがp型シリコン基板2の厚みに対して十分小さいためである。
第2半導体層4を第2温度以上の温度で加熱することにより、第2半導体層4内に含まれるリンの運動エネルギーを増加することができることから、第2半導体層4からp型シリコン基板2へ拡散するリンの量を増やすことができる。さらに、それとともに、p型シリコン基板2の温度が、第2工程の時の温度を維持または第2工程の時よりも高くなることから、第2半導体層4から拡散したリンをp型シリコン基板2内で移動しやすくすることができる。その結果、図7に示すように、第2半導体層4内に含まれるリンのp型シリコン基板2への拡散、および第2半導体層4から拡散してきたp型シリコン基板2内のリンのp型シリコン基板2の厚み方向への移動を促進することができ、p型シリコン基板2内のn型領域5を広げることができる。
(光電変換素子の製造方法の変形例2)
第2半導体層4を第2温度以上の温度で加熱する工程における雰囲気の圧力を、第2工程における雰囲気の圧力よりも高くしてもよい。このような圧力は、第2工程における雰囲気の圧力よりも高ければよく、例えば10Torr以上760Torr以下となるように設定することができる。
第2半導体層4を第2温度以上の温度で加熱する工程における雰囲気の圧力を、第2工程における雰囲気の圧力よりも高くしてもよい。このような圧力は、第2工程における雰囲気の圧力よりも高ければよく、例えば10Torr以上760Torr以下となるように設定することができる。
このように第2工程における雰囲気の圧力よりも高い圧力で、第2半導体層4を加熱することにより、第2半導体層4内に含まれるリンをp型シリコン基板2へ拡散されやすくすることができる。その結果、p型シリコン基板2内にn型領域5が形成されやすくすることができ、p型シリコン基板2内で発生する光起電力をさらに向上させることができる
。
。
(光電変換素子の製造方法の変形例3)
図8に示すように、第2工程の後、第2半導体層4上に第3半導体層6を第2温度以上の温度で成長させる工程をさらに有していてもよい。第3半導体層6としては、例えばp型シリコン基板2で吸収されやすい波長領域の光とは異なる波長領域の光が吸収されやすい光電変換層を設ければよい。
図8に示すように、第2工程の後、第2半導体層4上に第3半導体層6を第2温度以上の温度で成長させる工程をさらに有していてもよい。第3半導体層6としては、例えばp型シリコン基板2で吸収されやすい波長領域の光とは異なる波長領域の光が吸収されやすい光電変換層を設ければよい。
第3半導体層6としては、第2半導体層4と格子定数が近く、かつバンドギャップがp型シリコン基板2よりも大きな材料を用いればよい。具体的には、第3半導体層6としては、例えばアルミニウム、ガリウムおよびヒ素からなる混晶、もしくはインジウム、ガリウムおよびヒ素からなる混晶などを用いることができる。
このような第3半導体層6を、第2温度以上の温度、すなわち例えば500℃以上850℃以下の温度で第3半導体層6を成長させる。第2工程の後、第3半導体層6を第2温度以上の温度で成長させることにより、第3半導体層6を成長させるとともに、第2半導体層4に含まれるリンをp型シリコン基板2へ拡散させることができる。そのため、第2半導体層4を第2工程の後、加熱する工程を省略することができるので、生産性を向上させることができる。
(光電変換素子の製造方法の変形例4)
第2工程において、III−V族半導体からなる第2半導体層4を結晶成長させる際に、V族半導体の原料ガスを第2半導体層4の組成比の比率よりも高くして供給してもよい。具体的には、第2半導体層4をインジウム、ガリウムおよびリンからなる混晶で形成した場合に、リンの原料ガスの流量を、インジウムおよびガリウムの原料ガスの通常の流量よりも高く設定すればよい。なお、通常の流量とは、成長させる所望の第2半導体層4の組成比を成長させるための原料ガスの流量を指す。
第2工程において、III−V族半導体からなる第2半導体層4を結晶成長させる際に、V族半導体の原料ガスを第2半導体層4の組成比の比率よりも高くして供給してもよい。具体的には、第2半導体層4をインジウム、ガリウムおよびリンからなる混晶で形成した場合に、リンの原料ガスの流量を、インジウムおよびガリウムの原料ガスの通常の流量よりも高く設定すればよい。なお、通常の流量とは、成長させる所望の第2半導体層4の組成比を成長させるための原料ガスの流量を指す。
このように、リンの原料ガスの流量を、インジウムおよびガリウムの原料ガスの流量よりも高く設定することにより、第2半導体層4のリンがp型シリコン基板2内に拡散して減少しても、第2半導体層4の所望の組成に近づけることができる。また、第2半導体層4内においてリンがガリウムよりも多い状態になっているため、p型シリコン基板2に拡散しやすくなっている。
また、リンの原料ガスの流量を、インジウムおよびガリウムの原料ガスの流量よりも高く設定して、第2半導体層4を成長させる際に、p型シリコン基板2を加熱してもよい。リンの原料ガスの流量を高く設定して、第2半導体層4を成長する際に、p型シリコン基板2を加熱することにより、p型シリコン基板2にリンをさらに拡散させることができる。
一方、第2半導体層4にリンを含む場合について説明したが、第2半導体層4はアンチモン(Sb)をさらに含んでいてもよい。第2半導体層4内からp型シリコン基板2内にアンチモンを拡散させる場合、シリコン材料内での拡散係数が1.9×10−26m2/sとなる。なお、前述した拡散係数は、600℃の場合の値を示している。このように、同じ温度のシリコン材料中において、ヒ素よりもアンチモンは拡散しやすいことから、p型シリコン基板2の内部にさらにn型領域5を形成しやすくすることができる。
1 光電変換素子
2 p型シリコン基板(第1光電変換層)
2A 主面
3 第1半導体層
4 第2半導体層
5 n型領域
6 第2光電変換層(第3半導体層)
7 第3光電変換層
2 p型シリコン基板(第1光電変換層)
2A 主面
3 第1半導体層
4 第2半導体層
5 n型領域
6 第2光電変換層(第3半導体層)
7 第3光電変換層
Claims (5)
- p型シリコン基板上にヒ素を含む第1半導体層を第1温度で成長させる第1工程と、
前記第1半導体層上にリンを含む第2半導体層を前記第1温度よりも高い温度である第2温度で成長させるとともに、前記第2半導体層に含まれるリンを、前記第1半導体層を経由させて前記p型シリコン基板内に拡散させる第2工程と
を含む光電変換素子の製造方法。 - 前記第2工程の後、前記第2半導体層を前記第2温度以上の温度で加熱する工程をさらに有する請求項1に記載の光電変換素子の製造方法。
- 前記第2半導体層を前記第2温度以上の温度で加熱する工程における雰囲気の圧力を、前記第2工程における雰囲気の圧力よりも高くする請求項2に記載の光電変換素子の製造方法。
- 前記第2工程の後、前記第2半導体層上に第3半導体層を前記第2温度以上の温度で成長させる工程をさらに有する請求項1に記載の光電変換素子の製造方法。
- 主面側にリンを含むn型領域を有するp型シリコン基板と、
該p型シリコン基板の前記主面に積層された、該主面から遠ざかるにつれてリンの濃度が増加する、リンを含むガリウムヒ素系化合物半導体からなる第1半導体層と、
該第1半導体層上に積層された、リンを含む第2半導体層と
を有する光電変換素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292486A JP2012142353A (ja) | 2010-12-28 | 2010-12-28 | 光電変換素子の製造方法および光電変換素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292486A JP2012142353A (ja) | 2010-12-28 | 2010-12-28 | 光電変換素子の製造方法および光電変換素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012142353A true JP2012142353A (ja) | 2012-07-26 |
Family
ID=46678359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010292486A Pending JP2012142353A (ja) | 2010-12-28 | 2010-12-28 | 光電変換素子の製造方法および光電変換素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012142353A (ja) |
-
2010
- 2010-12-28 JP JP2010292486A patent/JP2012142353A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529963B2 (ja) | 半導体構造体または半導体デバイスを形成する方法および光起電力構造体 | |
US8624103B2 (en) | Nitride-based multi-junction solar cell modules and methods for making the same | |
KR101879319B1 (ko) | 광활성 소자들에서의 사용을 위한 희석 질화물 반도체 물질들을 제조하는 방법들 및 관련된 구조물들 | |
TW201900948A (zh) | 奈米結構 | |
US9337377B2 (en) | Methods of forming dilute nitride materials for use in photoactive devices and related structures | |
JP6060652B2 (ja) | 太陽電池及びその製造方法 | |
JP2012142353A (ja) | 光電変換素子の製造方法および光電変換素子 | |
JP2012160551A (ja) | 光電変換素子の製造方法および光電変換素子 | |
JP2012142352A (ja) | 光電変換装置の製造方法および光電変換装置 | |
RU2366035C1 (ru) | Способ получения структуры многослойного фотоэлектрического преобразователя | |
JP2012160541A (ja) | 光電変換素子の製造方法および光電変換素子 | |
JP2013197485A (ja) | エピタキシャル基板及びこれを用いた半導体素子の製造方法 | |
Vaisman | Wide-bandgap III-V materials for multijunction solar cell integration onto silicon | |
JP2013021057A (ja) | Iii−v族化合物半導体膜の製造方法および化合物半導体太陽電池の製造方法 | |
US10763111B2 (en) | Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same | |
JP5518910B2 (ja) | 複合型太陽電池用の多結晶シリコン基板の製造方法 | |
McClure | Optimization and Characterization of Low-Cost Substrates for III-V Photovoltaics | |
Boyer et al. | Development of HVPE-Grown III-V Solar Cells Passivated with AlInP | |
TWI473289B (zh) | 太陽能電池的製造方法 | |
JP2010287818A (ja) | 半導体発光素子用エピタキシャルウェハの製造方法 | |
JP2012222039A (ja) | 半導体基板及び半導体基板の製造方法 | |
JP2005263588A (ja) | 化合物半導体及び半導体装置 | |
JP2010135497A (ja) | AlGaInP系半導体発光素子用エピタキシャルウェハの製造方法およびAlGaInP系半導体発光素子用エピタキシャルウェハ |