JP2012222039A - 半導体基板及び半導体基板の製造方法 - Google Patents
半導体基板及び半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2012222039A JP2012222039A JP2011083707A JP2011083707A JP2012222039A JP 2012222039 A JP2012222039 A JP 2012222039A JP 2011083707 A JP2011083707 A JP 2011083707A JP 2011083707 A JP2011083707 A JP 2011083707A JP 2012222039 A JP2012222039 A JP 2012222039A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- group
- substrate
- semiconductor substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】Siオフ基板上にGaAsを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供する。
【解決手段】本発明の半導体基板4は、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたSiオフ基板1と、Ga1−xInxP(0≦x≦0.5)からなり、積層方向に沿って組成比xが連続的に増大するバッファ層2と、バッファ層2上に形成されたGaAs層3とを備えていることを特徴とする。
【選択図】図1
【解決手段】本発明の半導体基板4は、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたSiオフ基板1と、Ga1−xInxP(0≦x≦0.5)からなり、積層方向に沿って組成比xが連続的に増大するバッファ層2と、バッファ層2上に形成されたGaAs層3とを備えていることを特徴とする。
【選択図】図1
Description
本発明は、Si(シリコン)オフ基板上にGaAs(ガリウム砒素)をヘテロエピタキシャル成長させた半導体基板及び半導体基板の製造方法に関する。
GaAs基板は、発光ダイオードや半導体レーザ等の光デバイスのみならずトランジスタ等の電子デバイスや太陽電池等の光電変換デバイスに広く使用されている。GaAsに格子整合させたAlGaAs、AlGaInP等の材料系の選択によって幅広いエネルギー領域を利用できる。
一方で、低コスト化及び複合素子作製への取り組みから、GaAs基板より安価で豊富なSi基板を用いたデバイスを作製すべく、Si基板上にGaAsをヘテロエピタキシャル成長させることが盛んに研究されている。
Si基板上へのGaAsのヘテロエピタキシャル成長は、SiとGaAsの格子定数の差が大きいために成長欠陥が生じ易い。そこで、欠陥低減のために、バッファ層を挿入することが一般的に行われている。例えば、非特許文献1では、Si基板上に低温(400℃以下)、低速(0.1μm/h程度)で10nmほどGaAsを成長させ、その後に通常の成長条件でGaAsを成長させることが開示されており、このようなバッファ層の2段階成長によって成長欠陥を抑制することが提案されている。
一方、特許文献1に開示されているように、GaAsのヘテロエピタキシャル成長にはアンチフェーズドメインやオーダリングといった問題もある。アンチフェーズドメインは、Siのような無極性結晶にGaAsのような極性結晶を成長させる場合に生じ易く、積層原子の並びのずれから転位が生じてしまうものである。また、可視光域のエネルギーを利用する発光デバイスや太陽電池を作製する場合には、GaAsの上にAlGaInP系材料を積層することになるが、このような材料系ではオーダリングが問題となる。
これらの問題を解決するためには、基板表面を低指数面から傾斜させたオフ(off)基板の使用が効果的であることが知られている。オフ基板の使用にあたっては、GaAs成長層の傾斜方向の制御が課題となっており、特許文献1ではその制御手法の一つが提案されている。
M. Akiyama, Y. Kawarada and K. Kaminishi; J. Cryst. Growth 68 (1984) 21−26.
しかしながら、上述した特許文献1に開示された制御手法を用いたとしてもSiオフ基板上のGaAs成長層の欠陥密度は106cm−2程度あり、デバイスとして利用するには未だに3桁程多いのが現状である。この原因は主にSiとGaAsの熱膨張係数の差に起因している。熱膨張係数の差によって冷却過程で応力が生じ、欠陥の発生が誘発されている。さらに、オフ基板では基板表面の原子ステップの存在によって局所的な応力が生じ、欠陥の発生を促進することも考えられる。
このようにSiオフ基板上にGaAsをヘテロエピタキシャル成長させる場合には欠陥密度を低下させることが困難であるという問題があった。
そこで、本発明は、上述した実情に鑑みて提案されたものであり、Siオフ基板上にGaAsを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供することを目的とする。
上記した目的を達成するために、本発明に係る半導体基板は、IV族半導体からなり、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII−V族化合物半導体層であり、2種類のIII族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、前記バッファ層上に形成されたIII−V族化合物半導体層とを備えていることを特徴とする。
また、本発明に係る半導体基板のバッファ層は、Ga1−xInxP(0≦x≦0.5)からなり、積層方向に沿って組成比xが連続的に増大することを特徴とする。
さらに、本発明に係る半導体基板は、IV族半導体からなり、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII−V族化合物半導体層であり、2種類のV族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、前記バッファ層上に形成されたIII−V族化合物半導体層とを備えていることを特徴とする。
また、本発明に係る半導体基板のバッファ層は、GaAsyP1−y(0≦y≦1)からなり、積層方向に沿って組成比yが連続的に増大することを特徴とする。
さらに、本発明に係る半導体基板の製造方法は、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、2種類のIII族元素の組成比が積層方向に沿って連続的に変化するIII−V族化合物半導体層からなるバッファ層を形成するステップと、前記バッファ層上にIII−V族化合物半導体層を形成するステップとを含むことを特徴とする。
また、本発明に係る半導体基板の製造方法におけるバッファ層は、Ga1−xInxP(0≦x≦0.5)からなり、積層方向に沿って組成比xが連続的に増大することを特徴とする。
さらに、本発明に係る半導体基板の製造方法は、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、2種類のV族元素の組成比が積層方向に沿って連続的に変化するIII−V族化合物半導体層からなるバッファ層を形成するステップと、前記バッファ層上にIII−V族化合物半導体層を形成するステップとを含むことを特徴とする。
また、本発明に係る半導体基板の製造方法におけるバッファ層は、GaAsyP1−y(0≦y≦1)からなり、積層方向に沿って組成比yが連続的に増大することを特徴とする。
本発明に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板とGaAs層との間に、GaとInまたはAsとPの組成が連続的に変化するようなバッファ層を形成したので、Siオフ基板上にGaAsを低欠陥密度でヘテロエピタキシャル成長させることができる。
[第1の実施形態]
以下、本発明を適用した第1の実施形態について図面を参照して説明する。
以下、本発明を適用した第1の実施形態について図面を参照して説明する。
図1は本実施形態に係る半導体基板の製造方法を説明するための図である。図1(A)に示すように、まずIV族半導体であるSiの単結晶からなるSiオフ基板1を用意する。このSiオフ基板1は、主表面1Aが{1 0 0}面から<0 1 1>方向へ傾斜しており、主表面1Aの傾斜角度αは2°〜15°程度である。本実施形態では一例として10°としている。
ここで、{1 0 0}面とはGaAsの結晶構造において(0 0 1)面等の(1 0 0)面と結晶学的に等価な面を表しており、<0 1 1>方向とはGaAsの結晶構造において[0 −1 −1]方向等の[0 1 1]方向と結晶学的に等価な方向を表している。
また、図1(A)〜(C)では、 Siオフ基板1の主表面1Aが、{1 0 0}面から<0 1 1>方向へ傾斜していることを分かりやすく表現するために、便宜上Siオフ基板1の裏面1Bに対して主表面1Aが傾斜しているように図示している。しかし、実際には主表面1Aと裏面1Bとは平行になるようにSiのインゴットから切り出され、その断面形状は平行四辺形となっているものである。
さらに、Siオフ基板1の主表面1Aは、厳密には原子レベルの極微小な段差を有するステップが多数ある階段状の構造であるが、実質的には平坦と見なすことができるため、主表面1Aを実質上平坦なものとして図示している。
次に、図1(B)に示すように、Siオフ基板1上にバッファ層2を成長させる。このバッファ層2はMOCVD(有機金属化学気相成長法)によって形成されたIII−V族化合物半導体層であり、2種類のIII族元素の組成比が積層方向に沿って連続的に変化する層である。
具体的に説明すると、バッファ層2はGa1−xInxPからなり、2種類のIII族元素Ga、Inの組成比xが積層方向に沿って連続的にx=0からx=0.5に増大するように組成を制御して形成されたものである。
バッファ層2の製造方法としては、III族原料ガスである(CH3)3Gaと(CH3)3InをV族原料ガスのPH3とともに反応管内に供給し、バッファ層2の厚さが計10nmとなるように成長温度650℃で50分程度かけて行う。このとき(CH3)3Gaと(CH3)3Inのモル流量の比を変化させながら成長させていく。モル流量とは反応管内に供給される原料ガスの単位時間あたりのモル量であり、(CH3)3Gaと(CH3)3Inのモル流量の比が組成比xに対応するように制御して反応管内に供給していく。ただし、III族原料ガスとV族原料ガスとの比は一定となるように、(CH3)3Gaと(CH3)3Inのモル流量比を変化させる。
このようにして成長させたバッファ層2では、Siオフ基板1の直上にはまずGaPが成長する。GaPは格子定数及び熱膨張係数ともにSiと非常に近いため、応力や欠陥の発生を抑制することができる。
その後Inの組成比を連続的に増大させながらバッファ層2を成長させてバッファ層2の最表面ではx=0.5のGa1−xInxPとなる。この組成比はGaAsとほぼ格子整合して格子定数及び熱膨張係数がほぼ同等になるので、バッファ層2の中で応力が分散され、バッファ層2上に形成されるGaAs層における欠陥の発生を抑制することができる。
また、バッファ層2の中の応力は、組成比が増大する方向である積層方向に分散されるので、基板表面に平行な方向に分布する原子ステップによる局所的な応力の発生が抑制され、Siオフ基板1を用いた場合でもGaAs層を低欠陥密度でヘテロエピタキシャル成長させることができる。
次に、図1(C)に示すようにバッファ層2の上に、III−V族化合物半導体層であるGaAs層3をエピタキシャル成長させる。
具体的には、III族原料ガスである(CH3)3GaをV族原料ガスであるAsH3とともに反応管内に供給し、GaAs層3の厚さが計10nmとなるように成長温度650℃で50分程度かけて成長させる。また、成長時にSiをドーピングすることによってn型半導体として作製することも可能である。
このようにしてSiオフ基板1の上にバッファ層2を介してGaAs層3をヘテロエピタキシャル成長させた半導体基板4を製造することができる。
[第1の実施形態の効果]
以上詳細に説明したように、本発明を適用した第1の実施形態に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板1とGaAs層3との間に、GaとInの組成比が連続的に変化するようなバッファ層2を形成したので、バッファ層2上のGaAs層3はSiとの格子定数及び熱膨張係数の差に起因する応力を受けることがなくなり、欠陥密度を低く抑えることができる。
以上詳細に説明したように、本発明を適用した第1の実施形態に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板1とGaAs層3との間に、GaとInの組成比が連続的に変化するようなバッファ層2を形成したので、バッファ層2上のGaAs層3はSiとの格子定数及び熱膨張係数の差に起因する応力を受けることがなくなり、欠陥密度を低く抑えることができる。
本発明を適用した第1の実施形態に係る半導体基板及び半導体基板の製造方法によれば、バッファ層2がGa1−xInxP(0≦x≦0.5)からなり、積層方向に沿って組成比xが連続的に増大するので、Siオフ基板1の直上にGaPが形成される。GaPは格子定数及び熱膨張係数ともにSiと非常に近いので、応力や欠陥の発生を抑制することができる。さらにバッファ層2の最表面ではGaAs層3と格子定数及び熱膨張係数がほぼ同等になるので、GaAs層3における欠陥の発生を抑制することができる。
[第2の実施形態]
以下、本発明を適用した第2の実施形態について図面を参照して説明する。ただし、Siオフ基板1及びGaAs層3の製造方法については第1の実施形態と同様なので、詳しい説明は省略する
図2は本実施形態に係る半導体基板の製造方法におけるバッファ層2を形成するステップを説明するための図である。図2に示すように、第1の実施形態と同様のSiオフ基板1上にバッファ層2を成長させる。このバッファ層2はMOCVD(有機金属化学気相成長法)によって形成されたIII−V族化合物半導体層であり、2種類のV族元素の組成比が積層方向に沿って連続的に変化する層である。
以下、本発明を適用した第2の実施形態について図面を参照して説明する。ただし、Siオフ基板1及びGaAs層3の製造方法については第1の実施形態と同様なので、詳しい説明は省略する
図2は本実施形態に係る半導体基板の製造方法におけるバッファ層2を形成するステップを説明するための図である。図2に示すように、第1の実施形態と同様のSiオフ基板1上にバッファ層2を成長させる。このバッファ層2はMOCVD(有機金属化学気相成長法)によって形成されたIII−V族化合物半導体層であり、2種類のV族元素の組成比が積層方向に沿って連続的に変化する層である。
具体的に説明すると、バッファ層2はGaAsyP1−yからなり、2種類のV族元素As、Pの組成比yが積層方向に沿って連続的にy=0からy=1に増大するように組成を制御して形成されたものである。
バッファ層2の製造方法としては、V族原料ガスであるPH3とAsH3をIII族原料ガスの(CH3)3Gaとともに反応管内に供給し、バッファ層2の厚さが計10nmとなるように成長温度650℃で50分程度かけて行う。このときPH3とAsH3のモル流量の比を変化させながら成長させていく。モル流量とは反応管内に供給される原料ガスの単位時間あたりのモル量であり、PH3とAsH3のモル流量の比が組成比yに対応するように制御して反応管内に供給していく。ただし、V族原料ガスとIII族原料ガスとの比は一定となるように、PH3とAsH3のモル流量比を変化させる。
このようにして成長させたバッファ層2では、Siオフ基板1の直上にはまずGaPが成長するので、第1の実施形態で説明したようにGaPは格子定数及び熱膨張係数ともにSiと非常に近いため、応力や欠陥の発生を抑制することができる。
その後Asの組成比を連続的に増大させながらバッファ層2を成長させてバッファ層2の最表面ではy=1のGaAsとなる。これにより、バッファ層2の中で応力が分散され、バッファ層2上に形成されるGaAs層における欠陥の発生を抑制することができる。
また、バッファ層2の中の応力は、組成比が増大する方向である積層方向に分散されるので、基板表面に平行な方向に分布する原子ステップによる局所的な応力の発生が抑制され、Siオフ基板1を用いた場合でもGaAs層を低欠陥密度でヘテロエピタキシャル成長させることができる。
こうして形成されたバッファ層の2上に第1の実施形態と同様にGaAs層3をヘテロエピタキシャル成長させることによって半導体基板4を製造することができる。
[第2の実施形態の効果]
以上詳細に説明したように、本発明を適用した第2の実施形態に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板1とGaAs層3との間に、AsとPの組成比が連続的に変化するようなバッファ層2を形成したので、バッファ層2上のGaAs層3はSiとの格子定数及び熱膨張係数の差に起因する応力を受けることがなくなり、欠陥密度を低く抑えることができる。
以上詳細に説明したように、本発明を適用した第2の実施形態に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板1とGaAs層3との間に、AsとPの組成比が連続的に変化するようなバッファ層2を形成したので、バッファ層2上のGaAs層3はSiとの格子定数及び熱膨張係数の差に起因する応力を受けることがなくなり、欠陥密度を低く抑えることができる。
本発明を適用した第2の実施形態に係る半導体基板及び半導体基板の製造方法によれば、バッファ層2がGaAsyP1−y(0≦y≦1)からなり、積層方向に沿って組成比yが連続的に増大するので、Siオフ基板1の直上にGaPが形成される。GaPは格子定数及び熱膨張係数ともにSiと非常に近いので、応力や欠陥の発生を抑制することができる。さらにバッファ層2の最表面ではGaAsとなるので、GaAs層3における欠陥の発生を抑制することができる。
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
1 Siオフ基板
2 バッファ層
3 GaAs層
4 半導体基板
2 バッファ層
3 GaAs層
4 半導体基板
Claims (8)
- IV族半導体からなり、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族オフ基板と、
前記IV族オフ基板上に形成されたIII−V族化合物半導体層であり、2種類のIII族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、
前記バッファ層上に形成されたIII−V族化合物半導体層と
を備えていることを特徴とする半導体基板。 - 前記バッファ層はGa1−xInxP(0≦x≦0.5)からなり、積層方向に沿って組成比xが連続的に増大することを特徴とする請求項1に記載の半導体基板。
- IV族半導体からなり、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族オフ基板と、
前記IV族オフ基板上に形成されたIII−V族化合物半導体層であり、2種類のV族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、
前記バッファ層上に形成されたIII−V族化合物半導体層と
を備えていることを特徴とする半導体基板。 - 前記バッファ層はGaAsyP1−y(0≦y≦1)からなり、積層方向に沿って組成比yが連続的に増大することを特徴とする請求項3に記載の半導体基板。
- 主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、2種類のIII族元素の組成比が積層方向に沿って連続的に変化するIII−V族化合物半導体層からなるバッファ層を形成するステップと、
前記バッファ層上にIII−V族化合物半導体層を形成するステップと
を含むことを特徴とする半導体基板の製造方法。 - 前記バッファ層はGa1−xInxP(0≦x≦0.5)からなり、積層方向に沿って組成比xが連続的に増大することを特徴とする請求項5に記載の半導体基板の製造方法。
- 主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、2種類のV族元素の組成比が積層方向に沿って連続的に変化するIII−V族化合物半導体層からなるバッファ層を形成するステップと、
前記バッファ層上にIII−V族化合物半導体層を形成するステップと
を含むことを特徴とする半導体基板の製造方法。 - 前記バッファ層はGaAsyP1−y(0≦y≦1)からなり、積層方向に沿って組成比yが連続的に増大することを特徴とする請求項7に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083707A JP2012222039A (ja) | 2011-04-05 | 2011-04-05 | 半導体基板及び半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083707A JP2012222039A (ja) | 2011-04-05 | 2011-04-05 | 半導体基板及び半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012222039A true JP2012222039A (ja) | 2012-11-12 |
Family
ID=47273258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011083707A Withdrawn JP2012222039A (ja) | 2011-04-05 | 2011-04-05 | 半導体基板及び半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012222039A (ja) |
-
2011
- 2011-04-05 JP JP2011083707A patent/JP2012222039A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5631034B2 (ja) | 窒化物半導体エピタキシャル基板 | |
JP5529963B2 (ja) | 半導体構造体または半導体デバイスを形成する方法および光起電力構造体 | |
JP5133927B2 (ja) | 化合物半導体基板 | |
JP2015178448A (ja) | 単結晶基板の製造方法およびレーザ素子の製造方法 | |
KR20000025914A (ko) | Gan계 화합물 반도체 및 그의 결정성장 방법 | |
CN105448675B (zh) | 一种GaAs/Si外延材料的MOCVD制备方法 | |
JP5545269B2 (ja) | Iii族窒化物半導体発光素子及びその製造方法 | |
CN102610719A (zh) | 变质基板体系、其制备方法以及iii-氮化物半导体器件 | |
JP6872724B2 (ja) | 窒化物半導体自立基板作製方法 | |
JP5073624B2 (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
JP2002170776A (ja) | 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子 | |
JP2010225870A (ja) | 半導体素子 | |
JP3626423B2 (ja) | フォトニックデバイスの製造方法 | |
CN101807523A (zh) | 在大失配衬底上生长表面无裂纹的GaN薄膜的方法 | |
JP2005268647A (ja) | 化合物半導体の製造方法、及び半導体装置の製造方法 | |
JP6242238B2 (ja) | 窒化物半導体多元混晶の製造方法 | |
JP4844086B2 (ja) | 半導体製造方法及びサテライト | |
JP5598149B2 (ja) | 化合物半導体層の形成方法 | |
JP2012222039A (ja) | 半導体基板及び半導体基板の製造方法 | |
US20100187539A1 (en) | Compound semiconductor epitaxial wafer and fabrication method thereof | |
JP2017168783A (ja) | 半導体装置およびその製造方法 | |
TWI541374B (zh) | 混合型漸變緩衝層磊晶成長之方法 | |
JP2012218951A (ja) | 半導体基板及び半導体基板の製造方法 | |
KR102062381B1 (ko) | 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법 | |
JP2010073749A (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |