JP2012159842A - Ｍｅｍｓ表示素子駆動システムおよび方法 - Google Patents

Abstract

【課題】表示データをＭＥＭＳ表示素子に書き込む方法が電荷蓄積および経時変化差を最小にする。
【解決手段】逆極性でデータを書き込むことと、表示更新過程の期間にＭＥＭＳ素子を周期的に解放および／または作動させることを含むことができる。標準の表示データ書き込みの期間に用いられた電位差よりも高い電位差でＭＥＭＳ素子を作動させることも利用されることができる。ＭＥＭＳ表示素子を表示書き込み過程の第１の部分の期間は第１の極性の電位差で作動させ、ＭＥＭＳ表示素子を表示書き込み過程の第２の部分の期間は第１の極性とは逆の極性を持つ電位差で作動させることにより減少できる。
【選択図】図７

Description

マイクロエレクトロメカニカルシステム（ＭＥＭＳ）はマイクロメカニカル素子、アクチュエータ、および電子機器を含む。マイクロメカニカル素子は、堆積、エッチングおよび／または他のマイクロマシンプロセスを用いて作製される。マイクロマシンプロセスは基板および／または堆積した材料の層の部分をエッチングで除去し、または電気的および機械的デバイスを形成するために層を追加する。１つの形式のＭＥＭＳデバイスは干渉変調器と呼ばれる。干渉変調器は１組の導電性平板を含むことができる。その一方または双方は、全体または一部が透明および／または反射性であることができるし、また、適切な電気信号を与えたときに、相対的に動くことが可能である。一方の平板は基板に堆積した固定層を含むことができる。他方の平板は固定層から空隙で隔てた金属膜を含むことができる。そのようなデバイスは応用の範囲が広く、また既存の製品を改良し、まだ開発されていない新製品を作り出す時にそれらの特徴を利用することができるように、これらの形式のデバイスの特性を利用、および／または改良することは当業者に有益だろう。

本発明のシステム、方法、およびデバイスそれぞれが、いくつかの態様を持ち、それらの１つだけが単独で、本発明の望ましい属性の原因となると言うことではない。この発明の範囲を制限することなく、そのより卓越した特徴がここに簡潔に検討されるだろう。この検討を考察することにより、特に「発明を実施するための最良の形態」を読むことにより、本発明の特徴がいかに他の表示デバイスよりも利点をもたらすかが理解されるだろう。

一実施例において、本発明は、表示書き込み過程の第１の部分の期間に第１の極性の電位差でＭＥＭＳ表示素子を作動させる駆動回路を制御するように構成された制御器を含む装置を提供する。本制御器は、前記作動後に駆動回路に、ＭＥＭＳ表示素子を解放するように、および次に表示書き込み過程の第２の部分の期間に第１の極性とは逆の極性の電位差でＭＥＭＳ表示素子を作動させるように構成される。本装置は、表示書き込み過程の第１の部分の期間に、電位差をＭＥＭＳ表示素子に少なくとも部分的に伝達するように構成された少なくとも１つの出力端子をさらに含む。

他の実施例において、本発明は１組のＭＥＭＳ表示素子を駆動するように構成された装置を提供する。本装置は、表示書き込み過程の第１の部分の期間に第１の極性の電位差でＭＥＭＳ表示素子の作動を制御するための手段を含む。本装置は、ＭＥＭＳ表示素子を解放するための手段と、表示書き込み過程の第２の部分の期間に第１の極性とは逆の極性を有する電位差でＭＥＭＳ表示素子の作動を制御するための手段を含む。装置は、表示書き込み過程の第１の部分の期間に、電位差をＭＥＭＳ表示素子に少なくとも部分的に送るための手段をさらに含む。

さらに他の実施例において、本発明はＭＥＭＳ表示素子がＭＥＭＳ表示素子アレイの一部を含む１組のＭＥＭＳ表示素子を作動させる方法を提供する。本方法は、表示書き込み過程の第１の部分の期間に第１の極性の電位差でＭＥＭＳ表示素子を作動させることと、前記ＭＥＭＳ表示素子を解放することと、次に表示書き込み過程の第２の部分の期間に前記第１の極性とは逆の極性を有する電位差で前記ＭＥＭＳ表示素子を作動させることとを含む。

さらに他の実施例において、本発明はＭＥＭＳ表示素子アレイ内のＭＥＭＳ表示素子を操作するように構成された装置を提供する。本装置は、第１および第２の電位差をＭＥＭＳ素子に周期的に印加する駆動回路を制御するように構成された制御器を含む。これらの第１および第２の電位差は、ＭＥＭＳ素子を作動させるために十分な、逆極性でほぼ等しい振幅を有する。本制御器はこれらの第１および第２の電位差をＭＥＭＳ素子に交互形式で周期的に印加するように構成される。第１および第２の電位差は、定められた時刻、および画像データがＭＥＭＳアレイに書き込まれるレートに依存して定められた継続時間にわたってＭＥＭＳ素子に印加される。第１および第２の電位差は、表示用に定められた期間にわたり、それぞれほぼ等しい時間長、ＭＥＭＳ素子に印加される。本制御器は、両方の電位差を用いて同じフレームのデータを書き込むようにさらに構成される。また、本装置は、表示書き込み過程の第１の部分の期間に、電位差をＭＥＭＳ表示素子に少なくとも部分的に送るように構成された少なくとも１つの出力端子を含む。

さらに他の実施例において、本発明は表示を更新するように構成された装置を提供する。本装置は、光を変調するための手段および前記光変調手段へ電位差を印加するための手段を含む。光変調手段へ電位差を印加するための手段は、第１の電位差および第２の電位差を変調手段に周期的に印加するように構成される。第１および第２の電位差は、光変調手段を作動させるために十分な、逆極性でほぼ等しい振幅を有する。第１の電位差および前記第２の電位差は、定められた時刻、および画像データが変調手段に書き込まれるレートに依存して定められた継続時間にわたって光変調手段にそれぞれ印加される。第１および第２の電位差は、表示用に定められた期間にわたり、それぞれほぼ等しい時間長、光変調手段に印加される。印加手段は、第１および第２双方の電位差を用いて同じフレームのデータを書き込むようにさらに構成される。

さらに他の実施例において、本発明は表示器を形成するＭＥＭＳ素子アレイ内のＭＥＭＳ素子を操作する方法を提供する。本方法は、第１の電位差をＭＥＭＳ素子に周期的に印加することを含み、第１の電位差は、ＭＥＭＳ素子を作動させるために十分な、逆極性でほぼ等しい振幅を有する。本方法は、第２の電位差を前記ＭＥＭＳ素子に周期的に印加することをさらに含み、前記第２の電位差は前記第１の電位差と逆極性でほぼ等しい振幅である。これらの第１および第２の電位差は、定められた時刻、および画像データがＭＥＭＳ素子アレイに書き込まれるレートに依存して定められた継続時間にわたってＭＥＭＳ素子にそれぞれ印加される。第１および第２の電位差は、表示用に定められた期間にわたり、それぞれほぼ等しい時間長、ＭＥＭＳ素子に印加される。本方法は、前記第１の極性の電位差および前記第１の極性とは逆の極性の電位差の双方を用いて同じフレームのデータを書き込むことをさらに含む。

さらに他の実施例において、本発明は画像を表示するように構成された装置を提供する。本装置は、表示器内に複数のＭＥＭＳ素子、および前記表示器の一部にあるすべてのＭＥＭＳ素子を作動させ、かつ前記部分に表示データを書き込むように構成された制御器を含む。

さらに他の実施例において、本発明は画像を表示するための装置を提供する。光を変調するための複数の手段、および表示の一部にある前記複数の光変調手段のすべての作動と書き込みを制御するための手段とを含む装置。

さらに他の実施例において、本発明はＭＥＭＳ表示素子アレイに表示データを書き込む方法を提供する。本方法は、アレイの一部にあるすべてのＭＥＭＳ素子を作動させること、および前記アレイの前記一部に表示データを書き込むことを含む。

さらに他の実施例において、本発明はＭＥＭＳ表示素子アレイにデータを書き込むように構成されたシステムを提供する。本システムは列ドライバと行ドライバを含む。行ドライバと列ドライバは、第１および第２の電位差でアレイの少なくともいくつかの素子を作動させるように構成されており、第２の電位差の絶対値は第１の電位差の絶対値より大きい。

さらに他の実施例において、本発明はＭＥＭＳ表示素子アレイにデータを書き込むように構成されたシステムを提供する。本システムは、前記ＭＥＭＳ表示素子の列を駆動するための手段、および前記ＭＥＭＳ表示素子の行を駆動するための手段を含む。行および列の駆動手段は、第１および第２の電位差で前記アレイの少なくともいくつかの素子を作動させるように構成されており、第２の電位差の絶対値は第１の電位差の絶対値より大きい。

さらに他の実施例において、本発明はＭＥＭＳ表示素子アレイにデータを書き込む方法を提供する。本方法は、第１および第２の電位差で前記アレイの少なくともいくつかの素子を作動させることを含み、第２の電位差の絶対値は第１の電位差の絶対値より大きい。

第１の干渉変調器の可動反射層が解放位置にあり、第２の干渉変調器の可動反射層が作動位置にある干渉変調器型表示器の一実施例の一部を表す斜視図。 ３×３干渉変調器型表示器を組み込んだ電子デバイスの一実施例を示すシステムブロック図。 図１の干渉変調器の一代表的実施例に対する可動反射器の位置対印加電圧の図。 干渉変調器型表示器を駆動するために用いられる１組の行および列電圧を示す図。 図２の３×３干渉変調器型表示器における表示データの１つの代表的フレーム。 図５Ａのフレームを書き込むために用いられる行および列信号に対する１つの代表的なタイミング図。 図１のデバイスの断面図。 干渉変調器の代替的実施例の断面図。 干渉変調器の他の代替的実施例の断面図。 本発明の一実施例で用いられる行および列信号に対する代表的タイミング図。 本発明の一実施例における干渉変調器型表示器を駆動するために用いられる１組の行および列電圧。 本発明の一実施例における干渉変調器型表示器を駆動するために用いられる１組の行および列電圧。 複数の干渉変調器を含む映像表示デバイスの実施例を示すシステムブロック図。 複数の干渉変調器を含む映像表示デバイスの実施例を示すシステムブロック図。

以下の詳細な説明は本発明のある特定の実施例について述べられる。しかし、本発明は異なる多くの方法で具体化することができる。本明細書において、全体を通じて同じ部品が同じ数字を表している図面が参照される。以下の説明から明らかになるように、本発明は、動いているか（例えば、ビデオ）または静止しているか（例えば、静止画像）にかかわらず、および文字または画像にかかわらず、画像を表示するように構成された任意のデバイスにおいて実施されることができる。より詳細には、本発明が種々の電子デバイス、例えば非限定的に、移動電話、無線デバイス、携帯用情報端末（ＰＤＡ）、ハンドヘルドもしくは携帯用計算機、ＧＰＳ受信機／ナビゲータ、写真機、ＭＰ３プレーヤ、ビデオカメラ、ゲームコンソール、腕時計、時計、電卓、テレビジョンモニタ、平面ディスプレイ、計算機モニタ、自動車用表示器（例えば走行距離計表示器など）、操縦席の制御並びに／もしくは表示器、カメラ映像表示（例えば自動車のバックミラーカメラ）、電子写真、電子広告板もしくはサイン、プロジェクタ、建築構造物、パッケージ、および美的構造（例えば装身具上の画像表示）において実施され、または関連することが予想される。ここに説明されるデバイスに類似の構造のＭＥＭＳデバイスは電子切換デバイスのような非表示用途にも用いることができる。

干渉ＭＥＭＳ表示素子を含む１つの干渉変調器型表示器の実施例を図１に示す。これらのデバイスにおいて、画素は明状態かまたは暗状態のいずれかにある。明状態（「オン」または「開」）において表示素子は入射可視光の大部分をユーザに向けて反射する。暗状態（「オフ」または「閉」）においては、表示素子はユーザに向けて入射可視光をほとんど反射しない。実施例によっては、「オン」および「オフ」状態の光反射特性は反転される。ＭＥＭＳ画素を、白黒に加えてカラー表示ができるように、選択された色を主として反射するように構成しても良い。

図１は、映像表示器の一連の画素内の２つの隣接画素を表す斜視図であり、各画素はＭＥＭＳ干渉変調器を含む。いくつかの実施例において、干渉変調器型表示器はこれらの干渉変調器の行／列アレイを含む。各干渉変調器は、少なくとも１つの可変寸法を有する共振光空洞を形成するために、互いに可変かつ制御可能な距離に配置した一対の反射層を含む。一実施例において、反射層の１つは２つの位置の間を動かされることができる。ここでは解放状態と呼ばれる第１の位置において、可動層は固定の部分反射層から比較的大きい距離に位置する。第２の位置において、可動層は部分反射層により密接に隣接して位置する。２つの層から反射する入射光は、可動反射層の位置に依存して、加算的にまたは減算的に干渉し、各画素に対して全体として反射的または非反射的状態を作り出す。

図１の画素アレイの図示した部分は、２つの隣接した干渉変調器１２ａおよび１２ｂを含む。左の干渉変調器１２ａでは、可動かつ大きい反射率の層１４ａが、固定反射層１６ａから予め定めた距離にあり解放位置にある時を示す。右の干渉変調器１２ｂでは、可動かつ大きい反射率の層１４ｂが、固定反射層１６ｂに隣接した作動位置にある時を示す。

固定層１６ａ、１６ｂは、電気的に伝導性があり、部分透明かつ部分反射的であり、例えば、透明な基板２０上に各層がクロムおよびインジウム酸化スズの１つ以上の層を堆積して製造されることができる。この層は、平行なストリップ状にパターニングされ、さらに後で説明するように表示デバイス内に行電極を形成することができる。可動層１４ａ、１４ｂは、ポスト１８の頂部に堆積した一層または複数層の堆積金属層（行電極１６ａ、１６ｂと直交）の一連の平行ストリップおよびポスト１８の間に堆積した介在犠牲材料として形成されることができる。犠牲材料がエッチングされると、変形可能金属層は定められた空隙１９によって固定金属層と分離される。アルミニウムのような高伝導性で高反射性材料が変形可能層に用いられることができる。また、これらのストリップは表示デバイスにおける列電極を形成することができる。

印加電圧がない場合、図１の画素１２ａに示すように、空洞１９は１４ａと１６ａの間に存続し、変形可能層は機械的に緩和状態にある。

しかし、電位差が選択された行および列に印加される場合、対応する画素における行および列電極の交差点で形成されるキャパシタが充電され、静電力により電極が互いに引張られる。電圧が十分高い場合、可動層は変形され、図１の右の画素１２ｂで示されるように、固定層（図示されない誘電体材料が短絡を防ぎ、間隔を制御するために固定層上に堆積されることができる）に押しつけられる。この動作は印加された電位差の極性に関係なく同じである。このように、非反射的対反射的画素状態を制御できる行／列の作動は、通常のＬＣＤおよび他の表示技術に用いられる作動と多くの点で類似している。

図２から図５に干渉変調器アレイを表示用途に用いるための１つの代表的プロセスおよびシステムを示す。図２は本発明の態様が組み込まれる電子デバイスの一実施例を示すシステムブロック図である。代表的実施例において、電子デバイスはプロセッサ２１を含む。このプロセッサは、ＡＲＭ、Pentium（登録商標）, Pentium ＩＩ（登録商標）, Pentium ＩＩＩ（登録商標）, Pentium IV（登録商標）, Pentium（登録商標） Pro, 8051, MIPS（登録商標）, Power PC（登録商標）, ALPHA（登録商標）のような汎用シングルチップもしくはマルチチップのマイクロプロセッサ、またはディジタル信号プロセッサ、マイクロコントローラ、もしくはプログラマブルゲートアレイのような専用マイクロプロセッサであることができる。当業者においては一般的であるように、プロセッサ２１は１つ以上のソフトウェアモジュールを実行するように構成されることができる。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話用アプリケーション、ｅメール用プログラム、または他の任意のソフトウェアアプリケーションを含む１つ以上のソフトウェアアプリケーションを実行するように構成されることができる。

一実施例において、プロセッサ２１は、アレイ制御器２２と交信するように構成される。一実施例において、アレイ制御器２２は、信号を画素３０へ供給する行駆動回路２４および列駆動回路２６を含む。図１に示すアレイの断面図は図２の線１−１によって示される。ＭＥＭＳ干渉変調器に関しては、行／列作動プロトコルは、図３に示すこれらのデバイスのヒステリシス特性を利用することができる。例えば、可動層を解放状態から作動状態へ変形させるために１０Ｖの電位差が必要である。しかし、電圧がその値から低下する場合、電圧が１０Ｖ未満に落ちても、可動層はその状態を維持する。図３の代表的な実施例において、可動層は、電圧が２Ｖより低くなるまで完全には解放しない。その結果、デバイスが解放または作動状態のいずれかに安定する印加電圧の窓が存在する電圧範囲がある。図３に示す例においてはそれは約３から７Ｖである。これをここでは「ヒステリシス窓」または「安定窓」と呼ばれる。図３のヒステリシス特性を持っている表示アレイにおいて、行のストロービングの期間、ストローブされる行内の作動されるべき画素は約１０Ｖの電圧差をかけられ、また解放されるべき画素は０Ｖに近い電圧差をかけられるように、行／列作動プロトコルが設計されることができる。ストローブの後は、画素は約５Ｖの定常状態電圧差をかけられ、その結果画素は、行ストローブによって置かれたいずれの状態にもとどまる。書き込まれた後、各画素には、この例では３から７Ｖの「安定窓」の中の電位差がかかっている。この特徴により、図１に示す画素設計は、同じ印加電圧条件のもとでも、前の作動または解放状態のいずれかに安定する。干渉変調器の各画素は、作動状態、解放状態を問わず、本質的には固定および可動反射器で形成されたキャパシタであるため、ヒステリシス窓内の電圧で、ほとんど電力消費せずに安定状態が保持される。本質的に、印加電圧が固定していれば画素への電流流入はない。

典型的な用途において、表示フレームは、第１行内の作動される画素の所望の組に従って、列電極の組を宣言することにより作られることができる。行パルスは行１の電極に印加され、宣言された列線路に関連する画素を作動させる。次に列電極の宣言された組は第２行内の作動画素の所望の組に関連して変更される。次に、パルスが行２の電極に印加され、宣言された列電極に従って行２内の適切な画素を作動させる。行１の画素は行２パルスの影響を受けず、行１パルスの期間に設定された状態にとどまる。これは連続するすべての行に対して連続した方式で繰り返し、フレームを生成することができる。一般に、フレームは毎秒所望のフレーム数でこの過程を連続的に繰り返すことにより、リフレッシュおよび／または新しい表示データで更新される。表示フレームを形成するために画素アレイの行および列電極を駆動するための種々のプロトコルが知られており、本発明に関連して用いられることができる。

図４および図５に、図２の３×３のアレイに表示フレームを形成するための１つの可能性のある作動プロトコルを示す。図４に図３のヒステリシス曲線を示す画素に対して用いられる列および行電圧レベルの可能性のあるセットを示す。図４の実施例において、画素を作動させることは、適切な列を−Ｖ_ｂｉａｓに、適切な行を＋ΔＶに設定することを含む。これらの値はそれぞれ−５Ｖおよび＋５Ｖと一致することができる。画素を解放することは、適切な列を＋Ｖ_ｂｉａｓに、適切な行を同じ＋ΔＶに設定し、画素に０Ｖの電位差を与えることによって達成される。

行電圧が０Ｖに保持されている行においては、画素は初めにあった状態によらず、列が＋Ｖ_ｂｉａｓまたは−Ｖ_ｂｉａｓにあるかに関係なく安定である。

図５Ｂは、結果として図５Ａに示す画素配置となるであろう図２の３×３のアレイに印加する一連の行および列信号を示すタイミング図である。ここで作動画素は非反射的とする。図５Ａに示すフレームを書き込む前に、画素は任意の状態にあっても良い。この例ではすべての行は０Ｖにあり、すべての列＋５Ｖにある。これらの印加電圧により、全画素は作動または解放の現在の状態に安定している。

図５Ａのフレームにおいて、画素、（１，１）、（１，２）、（２，２）、（３，２）および（３，３）が作動される。これを達成するために、行１に対する「ライン時間」の期間、列１および列２は−５Ｖに設定され、列３は＋５Ｖに設定される。すべての画素は３から７Ｖの安定窓内にとどまるため、どの画素の状態も変化しない。次に行１は０Ｖから５Ｖへ上昇し０Ｖへ戻るパルスでストローブされる。これは画素（１，１）および（１，２）作動させ、画素（１，３）を解放する。アレイの他の画素は影響を受けない。行２を所望のように設定するために、列２は−５Ｖに設定され、列１および列３は＋５Ｖに設定される。行２に印加される同じストローブにより、画素（２，２）が作動し、画素（２，１）および（２，３）が解放されるだろう。同様に、アレイの他の画素は影響を受けない。行３は列２および列３を−５Ｖに、列１を＋５Ｖに設定することにより同様に設定される。行３のストローブは行３の画素を図５Ａに示すように設定する。フレームの書き込み後、行電位は０であり列電位は＋５Ｖまたは−５Ｖのいずれかにとどまっていても良く、従って表示は図５Ａの配置で安定している。同様の手順が数十または数百の行および列のアレイに対して用いられることが理解されるだろう。行および列の作動を実行するために用いられるタイミング、順序、および電圧レベルは上で概説した一般的原理の範囲内で広く変更可能であること、および上例は単に代表的にしか過ぎず、いかなる作動電圧方法も本発明と共に用いられることも理解されるだろう。例えば、行が６．２Ｖから６．２Ｖ＋Ｖ_ｂｉａｓになり、同様に列が例えば１Ｖから１Ｖ＋２^＊Ｖ_ｂｉａｓに切り替わるように、アレイ駆動回路の回路共通電圧からシフトとしている電圧でアレイ素子が駆動されることが理解されるだろう。この実施例において、解放電圧は０Ｖとは少し異なることができる。それは、２Ｖ程度でも良いが通常は１Ｖより低い。

上述した原理に従って動作する干渉変調器の構造の細部は様々に変化することができる。例えば、図６Ａ−６Ｃに可動反射板の３つの異なる実施例を示す。図６Ａは図１の実施例の断面図であり、ストリップ状金属材料１４が直交して伸びている支持物１８上に堆積される。図６Ｂにおいて、可動反射材料１４は支持物の角だけに係留体３２で接続される。図６Ｃにおいて、可動反射材料１４は変形可能層３４から吊り下げられている。本実施例は利点を有しており、それは反射材料１４に用いられる構造設計と材料を光特性に関して最適化でき、変形可能層３４に用いるための構造設計および材料を所望の機械的特性に関して最適化できるためである。種々の形式の干渉デバイスの製造は、例えば米国特許出願2004/0051929を含む多くの刊行物に述べられている。一連の材料堆積、パターニングおよびエッチングステップを含む多くの周知の方法が上述した構造を製造するために用いられることができる。

デバイスが作動され常に同じ方向の電界で作動状態に保持される場合に特に、デバイスの層間の誘電体に電荷が蓄積される場合があることは上述のデバイスの１つの性質である。例えば、デバイスが大きい方の安定しきい値よりも大きい電位で作動される時に、可動層が常に固定層に較べてより高い電位にあると、層間の誘電体上の緩やかに上昇する電荷蓄積によりデバイスのヒステリシス曲線がシフトし始めることがある。これは、時間と共に異なる様に作動される異なる画素に対して、時間と共におよびそれぞれ違う変化を生ずるため望ましくない。図５Ｂの例に見ることができるように、与えられた画素には、作動期間に、１０Ｖの差があり、この例ではいつも行電極は列電極より電位が１０Ｖ高い。それ故、作動期間はプレート間の電界は常に行電極から列電極の一方向に向いている。

この問題は、ＭＥＭＳ表示素子を表示書き込み過程の第１の部分の期間は第１の極性の電位差で作動させ、ＭＥＭＳ表示素子を表示書き込み過程の第２の部分の期間は第１の極性とは逆の極性を持つ電位差で作動させることにより減少できる。図７、８Ａ、および８Ｂにこの基本原理を示す。

図７において、表示データの２つのフレーム、フレームＮおよびフレームＮ＋１が連続して書き込まれる。この図において、列用のデータは、列１のライン時間の期間、列１に対して有効となり（すなわち、列１内の画素の所望状態に依存して＋５または−５のいずれか）、列２のライン時間の期間、列２に対して有効となり、列３のライン時間の期間、列３に対して有効となる。フレームＮは図５Ｂに示すように、ＭＥＭＳデバイス作動の期間、列電極より１０Ｖ高い行電極で書き込まれる。これをここで正極性と名付ける。作動の期間、列電極は−５Ｖであることができる。また、この例では行に関する走査電圧は＋５Ｖである。このように、フレームＮに対する作動および解放は図４と同じ図８Ａの表に従って実行される。

フレームＮ＋１は図８Ｂの表に従って書き込まれる。フレームＮ＋１において、走査電圧は−５Ｖであり、列電圧は作動用に＋５Ｖ、および解放用に−５Ｖに設定される。したがって、フレームＮ＋１において列電圧は行電圧より１０Ｖ高く、ここでは負極性と名付けられる。表示は連続的にリフレッシュおよび／または更新されるため、フレームＮ＋２がフレームＮと同じ方法で書き込まれ、フレームＮ＋３がフレームＮ＋１と同じ方法で書き込まれ、以下同様に、極性はフレーム間で交互に替わっても良い。このように、画素の作動は両方の極性で行われる。この原理に従う実施例において、逆極性の２つの電位は、定められた時刻に、画像データがアレイのＭＥＭＳ素子に書き込まれる速度に依存する定められた持続時間、与えられたＭＥＭＳ素子にそれぞれ印加される。また逆電位差は、表示に用いる与えられた期間にわたり、ほぼ等しい長さの時間、それぞれ印加される。これは、時間と共に増加する誘電体上の電荷蓄積を抑圧することに役立つ。

この方式の種々の変更を実施することができる。例えば、フレームＮおよびフレームＮ＋１は、異なる表示データを含んでも良い。代替的に、それはアレイに逆特性で２回書き込まれる同じ表示データであっても良い。また、所望の表示データを書き込む前に、すべてのもしくは実質的にすべての画素の状態を解放状態に設定するために、および／または、すべてのもしくは実質的にすべての画素の状態を作動状態に設定するために、いくつかのフレームを提供することは有益である。一つの行のライン時間内に、例えばすべての列を＋５Ｖ（または−５Ｖ）に設定し、すべての行を同時に−５Ｖ走査（または＋５Ｖ走査）で走査することによって、すべての画素を共通状態に設定することが実行されても良い。

そのような実施例の１つにおいて、所望の表示データが１つの極性でアレイに書き込まれ、全ての画素データが解放され、同じ表示データがもう一度逆極性で書き込まれる。これは、フレームＮ＋１と同様のフレームＮを持ち、またフレーム間に挿入されたアレイ解放ライン時間を持つ、図７に示す方式と同様である。他の実施例において、行解放ライン時間は新しい表示データの各表示更新に先行する。

他の実施例において、行ライン時間はアレイのすべての画素を作動させるために用いられ、第２のライン時間はアレイのすべての画素を解放するために用いられ、次に表示データ（例えばフレームＮ）が表示に書き込まれる。この実施例において、アレイ作動ライン時間、およびフレームＮに先行する極性とは逆の極性のアレイ解放ライン時間がフレームＮ＋１に先行しても良い。次に、フレームＮ＋１が書き込まれても良い。いくつかの実施例において、１つの極性の作動ライン時間、同じ極性の解放ライン時間、逆極性の作動ライン時間、および逆極性の解放ライン時間はフレーム毎に先行しても良い。これらの実施例は、すべてまたは実質的にすべての画素が表示データの毎フレームに対して少なくとも一度作動することを確実にし、電荷蓄積の抑圧と同様に経時変化効果差を抑圧する。

いくつかの場合、アレイ作動ライン時間の期間、特別な高い作動電圧を用いることは有利である。例えば、上述したアレイ作動ライン時間の期間、行の走査電圧は５Ｖではなく７Ｖまたは１０Ｖであっても良い。この実施例において、画素に印加される最高電圧は、表示データ更新期間ではなくこれらの「過剰作動」のアレイ作動時間の期間に発生する。いくつかの画素は表示される画像によって表示更新期間中に頻繁に変化することができるし、一方他の画素は表示更新期間中にほとんど変化しない。上記はそのような異なる画素に対する経事変化差を減少させることに役立つことができる。

また、行毎に、これらの極性反転および作動／解放プロトコルを実行することが可能である。これらの実施例において、フレームの各行はフレーム書き込み過程の期間、一回より多く書き込まれることができる。例えば、フレームＮの行１を書き込む場合、行１の画素はすべて解放され、行１に対する表示データは正極性で書き込まれることができる。行１の画素はもう一度解放され、行１の表示データは負極性で再度書き込まれることができる。また、全体のアレイに対して上述したように、行１のすべての画素を作動させることが実行されることができる。さらに、解放、作動、および過剰作動が表示更新／リフレッシュ過程期間の毎行書き込みまたは毎フレーム書き込みより低い頻度で実行されることがさらに理解されるだろう。

図９Ａおよび９Ｂは、表示デバイス２０４０の実施例を示すシステムブロック図である。例えば、表示デバイス２０４０は、携帯電話または移動電話でも良い。しかし、表示デバイス２０４０またはそれのわずかに変形した同じ部品も、テレビジョンおよび携帯メディアプレーヤーのような種々の形式の表示デバイスの実例である。

表示デバイス２０４０は筐体２０４１、表示器２０３０、アンテナ２０４３、スピーカ２０４５、入力デバイス２０４８、およびマイクロホン２０４６を含む。一般に、筐体２０４１は射出成形および真空成形を含む当業者に周知の種々の製造プロセスのいずれかで形成される。さらに、筐体２０４１は、プラスチック、金属、ガラス、ゴム、セラミック、またはそれらの組み合わせを非限定的に含む種々の材料のいずれかで作られることができる。一実施例において、筐体２０４１は可換部分（図示しない）を含む。これは異なる色の、または異なるロゴ、絵もしくはシンボルを含む他の可換部分と交換可能であることができる。

代表的な表示デバイス２０４０の表示器２０３０は、ここに述べるような双安定表示器を含む種々の表示器のいずれかであることができる。他の実施例において、表示器２０３０は、当業者に周知の、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、もしくは上述のＴＦＴ ＬＣＤのような平面表示器、または、ＣＲＴもしくは他の真空管デバイスのような非平面表示器を含む。しかし、本実施例について説明するために、表示器２０３０はここに説明されるような干渉変調器表示器を含む。

代表的表示デバイス２０４０の一実施例の部品を図９Ｂに図式的に示す。例示した代表的表示デバイス２０４０は、筐体２０４１を含み、そこに少なくとも部分的に内蔵された付加コンポーネントを含んでも良い。例えば、一実施例において、代表的な表示デバイス２０４０は、送受信機２０４７に接続されたアンテナ２０４３を含むネットワークインタフェース２０２７を含む。送受信機２０４７はプロセッサ２０２１に接続され、プロセッサは調整用ハードウェア２０５２に接続される。調整用ハードウェア２０５２は、信号を調整（例えば信号をフィルタリングする）するように構成されることができる。調整用ハードウェア２０５２は、スピーカ２０４５およびマイクロホン２０４６に接続される。プロセッサ２０２１は、入力装置２０４８およびドライバ制御器２０２９にも接続される。ドライバ制御器２０２９は、フレームバッファ２０２８およびアレイドライバ２０２２に接続される。アレイドライバは次に表示アレイ２０３０に接続される。電源２０５０は特定の代表的な表示デバイス２０４０の設計が要求するようにすべての部品へ電力を供給する。

ネットワークインタフェース２０２７は、代表的表示デバイス２０４０がネットワーク上で１つ以上のデバイスと交信できるように、アンテナ２０４３および送受信機２０４７を含む。一実施例において、ネットワークインタフェース２０２７は、プロセッサ２０２１の要求事項を緩和するためのいくつかの処理能力を有することができる。アンテナ２０４３は信号を送信および受信するための当業者に周知の任意のアンテナである。一実施例において、アンテナは、ＩＥＥＥ８０２．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ８０２．１１規格に従うＲＦ信号を送信および受信する。他の実施例において、アンテナは、ＢＬＵＥＴＯＯＴＨ（登録商標）規格に従うＲＦ信号を送信および受信する。携帯電話の場合において、アンテナは、ＣＤＭＡ、ＧＳＭ（登録商標）、ＡＭＰＳ、または無線携帯電話ネットワーク内で交信するために用いられる他の周知の信号を受信するように設計される。信号をプロセッサ２０２１で受信し、さらに処理するために送受信機２０４７はアンテナ２０４３からの受信信号を前処理する。信号をアンテナ２０４３を介して代表的表示デバイス２０４０から送信するために、送受信機２０４７はプロセッサ２０２１からの受信信号も処理する。

代替的な実施例において、送受信機２０４７は受信機に置き換えても良い。さらに他の代替的な実施例において、ネットワークインタフェース２０２７は、プロセッサへ送られるべき画像データを蓄積または発生することができる画像源で置き替えても良い。例えば、画像源は、デジタルビデオディスク（ＤＶＤ）、画像データを格納するハードディスクドライブ、または画像データを発生するソフトウェアモジュールであっても良い。

プロセッサ２０２１は、一般に代表的表示デバイス２０４０の全体的動作を制御する。プロセッサ２０２１は、ネットワークインタフェース２０２７または画像源から圧縮画像データのようなデータを受信し、データを生画像データへ、または生画像データへ容易に処理されるフォーマットへ加工する。プロセッサ２０２１は、次に処理済データをドライバ制御器２０２９または格納のためのフレームバッファ２０２８へ送る。通常、生データは画像内の各位置における画像の特性を特定する情報を指す。例えば、そのような画像特性は色、彩度、およびグレースケールレベルを含んでいても良い。

一実施例において、プロセッサ２０２１は、代表的表示デバイス２０４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理演算装置を含む。一般に、調整ハードウェア２０５２は、スピーカ２０４５へ信号を送るための、およびマイクロホン２０４６から信号を受信するための増幅器およびフィルタを含む。調整ハードウェア２０５２は、代表的表示デバイス２０４０内の個別部品であるか、またはプロセッサ２０２１もしくは他の部品内に組み込まれることができる。

ドライバ制御器２０２９は、プロセッサ２０２１で生成された生画像データをプロセッサ２０２１から直接またはフレームバッファ２０２８からのいずれかで取り込み、生画像データをアレイドライバ２０２２への高速伝送用に適切に再フォーマットする。具体的には、ドライバ制御器２０２９は、表示アレイ２０３０全体にわたる走査に適した時間順序を有するように、生の画像データをラスタのようなフォーマットを有するデータフローへ再フォーマットする。次に、ドライバ制御器２０２９は、フォーマットされた情報をアレイドライバ２０２２に送る。ＬＣＤ制御器のようなドライバ制御器２０２９はしばしば独立型集積回路（ＩＣ）としてシステムプロセッサ２０２１に関連しているが、そのような制御器は多くの方法で実施されることができる。それらは、ハードウェアとしてプロセッサ２０２１に埋め込まれ、ソフトウェアとしてプロセッサ２０２１に埋め込まれ、またはハードウェアとしてアレイドライバ２０２２と共に完全に集積化されることができる。

通常、アレイドライバ２０２２はドライバ制御器２０２９からフォーマットされた情報を受信し、映像データを波形の並列のセットへ再フォーマットする。この波形は表示画素のｘ−ｙ行列から出ている数百、時には数千のリード線へ毎秒多数回印加される。

一実施例において、ドライバ制御器２０２９、アレイドライバ２０２２、および表示アレイ２０３０はここに説明されたいずれの形式の表示器に対しても適切である。例えば、一実施例において、ドライバ制御器２０２９は、従来の表示制御装置または双安定表示制御器（例えば干渉変調器制御器）である。他の実施例において、アレイドライバ２０２２は、従来のドライバまたは双安定表示ドライバ（例えば、干渉変調器型表示）である。一実施例において、ドライバ制御器２０２９はアレイドライバ２０２２と集積化される。そのような実施例は、携帯電話、腕時計、他の小面積表示器などの高集積度システムにおいて一般的である。さらに他の実施例において、表示アレイ２０３０は、通常の表示アレイまたは双安定表示アレイ（例えば、干渉変調器アレイを含む表示器）である。

入力デバイス２０４８により、ユーザは代表的な表示デバイス２０４０の動作を制御できる。一実施例において、入力デバイス２０４８はＱＷＥＲＴＹキーボードまたは電話キーパッドのようなキーパッド、ボタン、スイッチ、接触式スクリーン、圧力もしくは感熱膜を含む。一実施例において、マイクロホン２０４６は代表的表示デバイス２０４０のための入力デバイスである。マイクロホン２０４６がデータをデバイスに入力するために用いられる場合、音声コマンドが代表的表示デバイス２０４０の動作を制御するためにユーザによって与えられることができる。

電源２０５０は、当業者に周知の種々のエネルギー蓄積デバイスを含んでもよい。例えば、一実施例において、電源２０５０はニッケルカドミウム電池またはリチウムイオン電池のような二次電池である。他の実施例において、電源２０５０は、再生可能エネルギー源、コンデンサ、またはプラスチック太陽電池を含む太陽電池、および太陽電池塗料である。他の実施例において、電源２０５０は、壁コンセントから電力を受けるように構成される。

いくつかの実施において、制御プログラム化能力は、上述したように、電子表示システム内のいくつかの場所にあるドライバ制御器内にある。いくつかの場合、制御プログラム化能力はアレイドライバ２０２２にある。当業者は、上で説明された最適化が多くのハードウェア並びに／またはソフトウェア部品、および種々の構成で実施されることを理解するだろう。

上の詳細な説明は種々の実施例に適用される場合の本発明の新しい特徴を示し、説明し、指摘したが、例示したデバイスまたはプロセスの形式並びに詳細における種々の省略、置き換え、および変更は、本発明の精神から逸脱することなく当業者によってなされることが理解されるだろう。一例として、試験電圧駆動回路が、表示生成のために用いられるアレイ駆動回路から独立していることが理解されるだろう。電流センサと同様に、別々の電圧センサが、別々の行電極に専用に用いられることができる。本発明の範囲は以上の記述によるよりもむしろ添付した請求範囲により示される。請求範囲の均等性の意味および範囲内に生ずるすべての変更は請求範囲の範囲内に包含されるべきものである。

Claims (98)

1. ＭＥＭＳ表示素子を駆動するように構成された装置であって、
   表示書き込み過程の第１の部分の期間に、第１の極性の電位差で、ＭＥＭＳ表示素子を作動させる駆動回路を制御するように構成された制御器であって、前記作動後に駆動回路に前記ＭＥＭＳ表示素子を解放させ、次に前記表示書き込み過程の第２の部分の期間に前記第１の極性と逆の極性の電位差で前記ＭＥＭＳ表示素子を作動させるように構成されている制御器と、
   表示書き込み過程の前記第１の部分の期間に、電位差をＭＥＭＳ表示素子に少なくとも部分的に伝達するように構成された少なくとも１つの出力端子とを含む装置。
2. 前記少なくとも１つの出力端子が少なくとも１つのチップピンを含む請求項１に記載の装置。
3. 前記少なくとも１つの出力端子が少なくとも１つの導電線を含む請求項１に記載の装置。
4. 前記少なくとも１つの出力端子が前記駆動回路との少なくとも１つのインタフェースを含む請求項１に記載の装置。
5. 前記少なくとも１つの出力端子が少なくとも１つの行出力端子および少なくとも１つの列出力端子を含む請求項１に記載の装置。
6. 前記表示書き込み過程の前記第１の部分が、表示データの第１のフレームを前記ＭＥＭＳ表示素子に書き込むことを含み、かつ前記表示書き込み過程の前記第２の部分が、表示データの第２のフレームを前記ＭＥＭＳ表示素子に書き込むことを含む請求項１に記載の装置。
7. 表示データの１つ以上の他のフレームが、前記第１のフレームと前記第２のフレームの間に、前記ＭＥＭＳ表示素子へ書き込まれる請求項６に記載の装置。
8. 前記制御器が、前記表示書き込み過程の第３の部分の期間に前記第１の極性の電位差で、前記ＭＥＭＳ表示素子を作動させるようにさらに構成された請求項１に記載の装置。
9. 前記制御器が、前記表示書き込み過程の交互に替わる部分の期間に、逆極性の電位差を交互に前記ＭＥＭＳ表示素子に印加するようにさらに構成された請求項１に記載の装置。
10. 前記表示書き込み過程の交互に替わる部分が、表示データの交互に替わるフレームをＭＥＭＳ表示素子に書き込むことを含む請求項９に記載の装置。
11. 前記表示書き込み過程の交互に替わる部分が、表示データの交互に替わる行をＭＥＭＳ表示素子アレイに書き込むことを含む請求項１０に記載の装置。
12. 前記制御器が、
    前記ＭＥＭＳ表示素子を作動させるために表示データの第１のフレームを前記第１の極性の電位差でＭＥＭＳ表示素子アレイに書き込み、
    前記アレイ内の実質的にすべてのＭＥＭＳ素子を解放状態におき、
    かつ、前記ＭＥＭＳ表示素子を作動させるために表示データの第２のフレームを前記第１の極性と逆の極性の電位差で前記アレイに書き込むように構成された請求項１に記載の装置。
13. 表示データの前記第１のフレームおよび表示データの前記第２のフレームが同一である請求項１２に記載の装置。
14. 前記ＭＥＭＳ表示素子と電気的に交信しているプロセッサであって、前記プロセッサが画像データを処理するように構成されたプロセッサと、
    前記プロセッサと電気的に交信しているメモリデバイスとをさらに含む請求項１に記載の装置。
15. プロセッサが、前記画像データの少なくとも一部を前記制御器へ送るように構成された請求項１４に記載の装置。
16. 前記画像データを前記プロセッサへ送るように構成された画像源モジュールをさらに含む請求項１４に記載の装置。
17. 前記画像源モジュールが受信機、送受信機および送信機の少なくとも１つを含む請求項１６に記載の装置。
18. 入力データを受信するように、かつ前記入力データを前記プロセッサに伝達するように構成された入力デバイスをさらに含む請求項１４に記載の装置。
19. 前記制御器が、
    ＭＥＭＳ表示素子アレイの行内の実質的にすべてのＭＥＭＳ素子を解放状態に置き、
    前記ＭＥＭＳ表示素子を作動させるために表示データの第１の組を前記第１の極性の電位差で行に書き込み、
    前記行内の実質的にすべてのＭＥＭＳ素子を解放状態に置き、
    かつ、前記ＭＥＭＳ表示素子を作動させるために表示データの第２の組を前記第１の極性とは逆の極性の電位差で前記行に書き込むように構成された請求項１に記載の装置。
20. 表示データの前記第１の組および表示データの前記第２の組が同一データである請求項１９に記載の装置。
21. 一組のＭＥＭＳ表示素子を駆動するように構成された装置であって、
    表示書き込み過程の第１の部分の期間に、第１の極性の電位差で、前記ＭＥＭＳ表示素子の作動を制御するため、および前記ＭＥＭＳ表示素子を解放させ次に表示書き込み過程の第２の部分の期間に前記第１の極性と逆の極性を有する電位差で前記ＭＥＭＳ表示素子の作動を制御するための手段と、
    前記表示書き込み過程の第１の部分の期間に、電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するための手段とを含む装置。
22. 前記ＭＥＭＳ表示素子の作動を制御するための前記手段が、制御器を含む請求項２１に記載の装置。
23. 前記ＭＥＭＳ表示素子を解放させるための前記手段が、制御器を含む請求項２２に記載の装置。
24. 前記ＭＥＭＳ表示素子の作動を制御するための前記手段が、プロセッサを含む請求項２１に記載の装置。
25. 第１の極性の電位差で前記ＭＥＭＳ表示素子の作動を制御するための手段が、表示データの第１のフレームを前記ＭＥＭＳ表示素子の組へ書き込むことを含み、かつ前記表示書き込み過程の前記第２の部分が、表示データの第２のフレームを前記ＭＥＭＳ表示素子の組へ書き込むことを含む請求項２１に記載の装置。
26. 表示データの１つ以上の他のフレームが、前記第１のフレームと前記第２のフレームの間に、前記組へ書き込まれる請求項２５に記載の装置。
27. 前記装置が、前記表示書き込み過程の第３の部分の期間に前記第１の極性の電位差で、前記ＭＥＭＳ表示素子の作動を制御するようにさらに構成された請求項２１に記載の装置。
28. 前記装置が、前記表示書き込み過程の交互に替わる部分の期間に、逆極性の電位差を交互に前記組の表示素子に印加するようにさらに構成された請求項２１に記載の装置。
29. 前記表示書き込み過程の交互に替わる部分が、表示データの交互に替わるフレームをＭＥＭＳ表示素子の前記組に書き込むことを含む請求項２８に記載の装置。
30. 前記表示書き込み過程の交互に替わる部分が、表示データの交互に替わる行をＭＥＭＳ表示素子の前記組に書き込むことを含む請求項２９に記載の装置。
31. 前記装置が、
    前記ＭＥＭＳ表示素子の作動を制御することによって表示データの第１のフレームを前記第１の極性の電位差でＭＥＭＳ表示素子の前記組に書き込み、
    前記組内の実質的にすべてのＭＥＭＳ素子を解放状態におき、
    かつ、前記ＭＥＭＳ表示素子の作動を制御することによって表示データの第２のフレームを前記第１の極性と逆の極性の電位差で先記組に書き込むようにさらに構成された請求項２１に記載の装置。
32. 表示データの前記第１のフレームおよび表示データの前記第２のフレームが同一である請求項３１に記載の装置。
33. 前記装置が、
    前記組の行内の実質的にすべてのＭＥＭＳ素子を解放状態に置き、
    前記ＭＥＭＳ表示素子の作動を制御することによって表示データの第１の組を前記第１の極性の電位差で前記組の前記行に書き込み、
    前記組の前記行内の実質的にすべてのＭＥＭＳ素子を解放状態に置き、
    かつ、前記ＭＥＭＳ表示素子の作動を制御することによって表示データの第２の組を前記第１の極性と逆の極性の電位差で前記組の前記行に書き込むように構成された請求項２１に記載の装置。
34. 前記装置が、制御器を含む請求項３３に記載の装置。
35. 表示データの前記第１の組および表示データの前記第２の組が同一のデータを含む請求項３３に記載の装置。
36. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するための前記手段が、制御器と交信している少なくとも１つの出力端子を含む請求項２１に記載の装置。
37. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するための前記手段が、少なくとも１つのチップピンを含む請求項２１に記載の装置。
38. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するための前記手段が、少なくとも１つの導電線を含む請求項２１に記載の装置。
39. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するための前記手段が、ＭＥＭＳ表示素子を作動させる駆動回路との少なくとも１つのインタフェースを含む請求項２１に記載の装置。
40. ＭＥＭＳ表示素子アレイの一部を含む一組のＭＥＭＳ表示素子を作動させる方法であって、
    表示書き込み過程の第１の部分の期間に第１の極性の電位差で前記ＭＥＭＳ表示素子を作動させることと、
    前記ＭＥＭＳ表示素子を解放することと、
    前記表示書き込み過程の第２の部分の期間に前記第１の極性とは逆の極性を有する電位差で前記ＭＥＭＳ表示素子を作動させることとを含む方法。
41. 前記表示書き込み過程の前記第１の部分が、表示データの第１のフレームを前記ＭＥＭＳ表示素子の前記アレイに書き込むことを含み、かつ前記表示書き込み過程の前記第２の部分が、表示データの第２のフレームを前記ＭＥＭＳ表示素子の前記アレイに書き込むこととを含む請求項４０に記載の方法。
42. 表示データの１つ以上の他のフレームが、前記第１のフレームと前記第２のフレームの間に、前記アレイに書き込まれる請求項４１に記載の方法。
43. 前記表示書き込み過程の第３の部分の期間に前記第１の極性の電位差で、前記ＭＥＭＳ表示素子を作動させることをさらに含む請求項４０に記載の方法。
44. 前記表示書き込み過程の交互に替わる部分の期間に、逆極性の電位差を交互に前記アレイの表示素子に印加することをさらに含む請求項４０に記載の装置。
45. 前記表示書き込み過程の前記交互に替わる部分が、表示データの交互に替わるフレームをＭＥＭＳ表示素子の前記アレイに書き込むことを含む請求項４４に記載の方法。
46. 前記表示書き込み過程の前記交互に替わる部分が、表示データの交互に替わる行をＭＥＭＳ表示素子の前記アレイに書き込むことを含む請求項４５に記載の方法。
47. 前記アレイの行内の実質的にすべてのＭＥＭＳ素子を解放状態に置くことと、
    前記ＭＥＭＳ表示素子を作動させるために表示データの第１の組を前記第１の極性の電位差で前記アレイの前記行に書き込むことと、
    前記アレイの前記行内の実質的にすべてのＭＥＭＳ素子を解放状態におくことと、
    前記ＭＥＭＳ表示素子を作動させるために表示データの第２の組を前記第１の極性とは逆の極性の電位差で前記アレイの前記行に書き込むこととをさらに含む請求項４０に記載の方法。
48. 表示データの前記第１の組および表示データの前記第２の組が同一のデータを含む請求項４７に記載の方法。
49. 前記ＭＥＭＳ表示素子を作動させるために表示データの第１のフレームを前記第１の極性の電位差で前記アレイに書き込むことと、
    前記アレイ内の実質的にすべてのＭＥＭＳ素子を解放状態におくことと、
    前記ＭＥＭＳ表示素子を作動させるために表示データの第２のフレームを前記第１の極性とは逆の極性の電位差で前記アレイに書き込むこととをさらに含む請求項４０に記載の方法。
50. 表示データの前記第１のフレームおよび表示データの前記第２のフレームが同一である請求項４９に記載の方法。
51. 表示を形成するＭＥＭＳ素子アレイ内のＭＥＭＳ素子を操作するように構成された装置であって、
    前記ＭＥＭＳ素子を作動させるために十分な振幅を有し、かつ極性を有する第１の電位差を前記ＭＥＭＳ素子に周期的に印加する駆動回路を制御するように構成された制御器であって、前記第１の電位差とほぼ等しい振幅と逆極性の第２の電位差を前記ＭＥＭＳ素子に周期的に印加するように構成されており、前記第１の電位差および前記第２の電位差が定められた時刻、および画像データが前記アレイのＭＥＭＳ素子に書き込まれるレートに依存する定められた継続時間にわたってＭＥＭＳ素子にそれぞれ印加され、かつ前記第１および第２の電位差が表示用に定められた期間にわたり、それぞれほぼ等しい時間長、前記ＭＥＭＳ素子に印加され、前記第１の極性の電位差および前記第１の極性と逆の電位差の双方を用いて同じデータのフレームを書き込むようにさらに構成される、制御器と、
    表示書き込み過程の第１の部分の期間に、電位差をＭＥＭＳ表示素子に少なくとも部分的に伝達するように構成された少なくとも１つの出力端子とを含む装置。
52. 前記ＭＥＭＳ素子と電気的に交信しているプロセッサであって、前記プロセッサが画像データを処理するように構成されたプロセッサと、
    前記プロセッサと電気的に交信しているメモリデバイスとをさらに含む請求項５１に記載の装置。
53. 前記ＭＥＭＳ表示素子と交信している制御器に前記画像データの少なくとも一部を送るように構成されたプロセッサをさらに含む請求項５２に記載の装置。
54. 前記画像データを前記プロセッサへ送るように構成された画像源モジュールをさらに含む請求項５２に記載の装置。
55. 前記画像源モジュールが受信機、送受信機および送信機の少なくとも１つを含む請求項５４に記載の装置。
56. 入力データを受信するように、かつ前記入力データを前記プロセッサに伝達するように構成された入力デバイスをさらに含む請求項５２に記載の装置。
57. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するように構成された少なくとも１つの出力端子が、少なくとも１つのチップピンを含む請求項５１に記載の装置。
58. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するように構成された少なくとも１つの出力端子が、少なくとも１つの導電線を含む請求項５１に記載の装置。
59. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するように構成された少なくとも１つの出力端子が、前記駆動回路との少なくとも１つのインタフェースを含む請求項５１に記載の装置。
60. 電位差を前記ＭＥＭＳ表示素子に少なくとも部分的に伝達するように構成された少なくとも１つの出力端子が、少なくとも１つの行出力端子および少なくとも１つの列出力端子を含む請求項５１に記載の装置。
61. 光を変調するための手段と、
    前記変調手段へ電位差を印加するための手段であって、前記印加手段は、第１の電位差および第２の電位差を前記変調手段に周期的に印加するように構成され、前記第１および第２の電位差は、前記変調手段を作動させるために十分な、逆極性でほぼ等しい振幅を有し、前記第１の電位差および前記第２の電位差が定められた時刻、および画像データが変調手段に書き込まれるレートに依存する定められた継続時間にわたって前記変調手段にそれぞれ印加され、かつ前記第１および第２の電位差が表示用に定められた期間にわたり、それぞれほぼ等しい時間長、前記変調手段に印加され、前記印加手段が、前記第１の極性の電位差および前記第１の極性とは逆の極性の電位差双方を用いて同じデータのフレームを書き込むようにさらに構成される手段とを含む表示を更新するための装置。
62. 前記印加手段が駆動回路を含む請求項６１に記載の装置。
63. 前記印加手段が少なくとも１つの出力端子を含む請求項６１に記載の装置。
64. 前記出力端子が少なくとも１つのチップピンを含む請求項６３に記載の装置。
65. 前記出力端子が少なくとも１つの導電線を含む請求項６３に記載の装置。
66. 前記出力端子が前記駆動回路との少なくとも１つのインタフェースを含む請求項６３に記載の装置。
67. 光を変調するための手段が干渉変調ＭＥＭＳデバイスを含む請求項６１に記載の装置。
68. 表示装置を形成するＭＥＭＳ素子アレイ内のＭＥＭＳ素子を操作する方法であって、
    前記ＭＥＭＳ素子を作動させるために十分な振幅を有し、かつ極性を有する第１の電位差を前記ＭＥＭＳ素子に周期的に印加することと、
    前記第１の電位差とほぼ等しい振幅並びに逆極性である第２の電位差を、前記ＭＥＭＳ素子に周期的に印加することとを含み、
    前記第１の電位差および前記第２の電位差が、定められた時刻、および画像データが前記アレイのＭＥＭＳ素子に書き込まれるレートに依存する定められた継続時間にわたってＭＥＭＳ素子にそれぞれ印加され、かつ前記第１および第２の電位差が表示用に定められた期間にわたり、それぞれほぼ等しい時間長、前記ＭＥＭＳ素子に印加され、
    前記方法が、前記第１の電位差および前記第１の極性とは逆の電位差の双方を用いて同じデータのフレームを書き込むことを含む、
    方法。
69. 表示内の複数のＭＥＭＳ素子と
    前記表示の一部にあるすべてのＭＥＭＳ素子を作動させ、かつ前記部分に表示データを書き込むように構成された制御器とを含む画像表示のための装置。
70. 前記ＭＥＭＳ素子の少なくとも１つが、干渉変調器を含む請求項６９に記載の装置。
71. 複数のＭＥＭＳ素子の少なくとも１つと電気的に交信しているプロセッサであって、前記プロセッサが画像データを処理するように構成されたプロセッサと、
    前記プロセッサと電気的に交信しているメモリデバイスとをさらに含む請求項６９に記載の装置。
72. 前記画像データを前記プロセッサへ送るように構成された画像源モジュールをさらに含む請求項７１に記載の装置。
73. 前記画像源モジュールが受信機、送受信機および送信機の少なくとも１つを含む請求項７２に記載の装置。
74. 入力データを受信し、かつ前記入力データを前記プロセッサに伝達するように構成された入力デバイスをさらに含む請求項７１に記載の装置。
75. 光変調のための複数の手段と、
    光変調のため、および表示の一部に表示データを書き込むための前記複数の手段の作動を制御するための手段とを含む画像表示のための装置。
76. 光変調のための前記複数の手段の少なくとも１つが、干渉変調ＭＥＭＳデバイスを含む請求項７５に記載の装置。
77. 前記制御手段が制御器を含む請求項７５に記載の装置。
78. 前記制御手段が、前記ＭＥＭＳ表示素子を作動させるように構成された前記制御器と交信している少なくとも１つの出力端子をさらに含む請求項７５に記載の装置。
79. 前記少なくとも１つの出力端子が少なくとも１つのチップピンを含む請求項７８に記載の装置。
80. 前記少なくとも１つの出力端子が少なくとも１つの導電線を含む請求項７８に記載の装置。
81. 前記少なくとも１つの出力端子が前記ＭＥＭＳ表示装置を作動させるように構成された駆動回路との少なくとも１つのインタフェースを含む請求項７８に記載の装置。
82. 前記部分がＭＥＭＳ表示素子の行を含む請求項７５に記載の装置。
83. 前記部分がＭＥＭＳ表示素子アレイ全体を含む請求項７５に記載の装置。
84. 前記制御手段が、前記部分に表示データを書き込む前に、前記アレイの前記部分内のすべての変調手段を解放するようにさらに構成された請求項７５に記載の装置。
85. ＭＥＭＳ表示素子アレイに表示データを書き込む方法であって、
    前記アレイの一部内のすべてのＭＥＭＳ素子を作動させることと、
    前記アレイの前記部分に表示データを書き込むこととを含む方法。
86. 前記アレイの前記部分が、前記アレイのＭＥＭＳ素子の行を含む請求項８５に記載の方法。
87. 前記部分がアレイ全体を含む請求項８５に記載の方法。
88. 前記アレイの前記部分に表示データを書き込む前に、前記アレイの前記部分内のすべてのＭＥＭＳ素子を解放することをさらに含む請求項８５に記載の方法。
89. ＭＥＭＳ表示素子アレイにデータを書き込むように構成されたシステムであって、
    列ドライバと、
    行ドライバとを含み、
    前記行ドライバおよび列ドライバが、第１および第２の電位差で前記アレイの少なくともいくつかの素子を作動させるように構成され、第２の電位差の絶対値が第１の電位差の絶対値より大きいシステム。
90. ＭＥＭＳ表示素子の前記アレイと電気的に交信しているプロセッサであって、前記プロセッサが画像データを処理するように構成されたプロセッサと、
    前記プロセッサと電気的に交信しているメモリデバイスとをさらに含む請求項８９に記載のシステム。
91. 前記画像データの少なくとも一部を前記行ドライバおよび列ドライバの少なくとも１つに送るように構成された制御器をさらに含む請求項９０に記載のシステム。
92. 前記画像データを前記プロセッサへ送るように構成された画像源モジュールをさらに含む請求項９０に記載のシステム。
93. 前記画像源モジュールが受信機、送受信機および送信機の少なくとも１つを含む請求項９２に記載のシステム。
94. 入力データを受信し、かつ前記入力データを前記プロセッサに伝達するように構成された入力デバイスをさらに含む請求項９２に記載のシステム。
95. ＭＥＭＳ表示素子アレイにデータを書き込むように構成されたシステムであって、
    前記ＭＥＭＳ表示素子の列を駆動するための手段と、
    前記ＭＥＭＳ表示素子の行を駆動するための手段とを含み、
    前記行および列駆動手段が、第１および第２の電位差で前記アレイの少なくともいくつかの素子を作動させるように構成され、第２の電位差の絶対値が第１の電位差の絶対値より大きいシステム。
96. 前記列駆動手段が列駆動回路を含む請求項９５に記載のシステム。
97. 前記行駆動手段が駆動回路を含む請求項９５に記載のシステム。
98. ＭＥＭＳ表示素子アレイに表示データを書き込む方法であって、第１および第２の電位差で前記アレイの少なくともいくつかの素子を作動させることを含み、第２の電位差の絶対値が第１の電位差の絶対値より大きい方法。

Images