JP2012157234A - 適応ブリーダ回路 - Google Patents

Abstract

【課題】電力変換器に適用可能な適応ブリーダ回路を提供すること。
【解決方法】適応ブリーダ回路は、トランスの一次側及びトランスの二次側を有する電力変換器に適用可能であり、電力変換器によって入力電力を、パルス幅変調信号を通してトランスの一次側に選択的に入力する又は入力しないようにすることが可能となる。適応ブリーダ回路は、スイッチブリーダ回路を含み、ブリーダ回路は、トライアック（ＴＲＩＡＣ）の保持電流及び交流（ＡＣ）トライアックの変換器入力電流に従ってスイッチ素子のＯＮ／ＯＦＦ比（又はデューティ比と呼ばれる）を動的に調節する。入力電力が保持電流よりも小さいと、ブリーダ回路は、パルス幅変調信号の導通時間比を増加させて、入力電力が保持電力まで回復してＡＣトライアックの正常な導通が維持されるようにする。
【選択図】図３

Description

本開示は、ブリーダ回路に関し、特に、交流（トライアック（ＴＲＩＡＣ））調光制御アプリケーションのためにトライアックをＯＮに保つために必要な必須保持電流を動的に補償するブリーダを有する適応ブリーダ回路に関する。

夜間又は不十分な自然光の状況下において、人工照明は、光を発する照明装置によって十分な照度を提供するようになっていてもよい。しかしながら、通常の人工照明では、一般的により多くの電力を消費してしまう。高い照度が要求されない条件下では、光をより薄暗いレベル（例えば、元の輝度の２５％〜５０％）まで減光すれば、エネルギーを効率的に節約することができる。普通の調光器は、例えば、トライアック調光器、電子調光器又は、遠隔操作調光器（赤外線又は無線周波数遠隔操作調光器）などである。

一般に、トライアック調光器は、照明装置の入力電力を変えるために用いられるトライアックを主として含む。トライアックは、起動されると導通状態（ＯＮ状態）を維持し、トライアックを流れる電流が保持電流よりも低くなるまで遮断されない。光が手動で減光されると、それに応じて照明装置の入力電圧及び入力電流の両方が低下する。これにより、最終的にトライアックの電流が保持電流よりも低下してトライアックが予想外に遮断されてしまうため、照明装置のちらつきの問題が起こってしまう。調光する間に起こり得るこのちらつきの問題を緩和するための従来の解決方法では、ブリーダ又は疑似負荷を回路として追加して、トライアックを流れる電流を、トライアックを流れる保持電流よりも高く保つようにしていた。この方法では、調光の程度が小さい場合でもちらつくことなく、すべての点弧角においてトライアックのＯＮ状態を維持することができる。

先行技術における一般的方法では、定抵抗をライン入力端子と並列に接続することでブリーダ回路としての役割を果たしている。ブリーダ回路によってライン入力から抽出された余分な電流を用いて、ライン入力電流が正常な導通サイクルの間にＯＮ状態を維持するために必要な保持電流よりも大きくなるようにしている。しかしながら、ブリーダ回路は定抵抗を使用するため、抵抗のインピーダンスに関連する抽出電流は、入力された線間電圧に伴って変化してしまうことに留意されたい。したがって、ブリーダ回路は、正確な要求電流に対してトライアックを動的に補償することができないため、ブリーダ回路においてより多くの余分な電力が消費されてしまう。

また、従来型ブリーダ回路によって抽出された電流は、入力電圧に正比例する。つまり、ブリーダ回路によって抽出された電流は比較的限定されるので、入力電圧が小さすぎると、ブリーダ回路は、トライアックに対して要求される線電流を提供することができず、トライアックが最終的に遮断されてしまう。一方、入力電圧が高すぎると、ブリーダ回路によって抽出された電流もそれに応じて大きくなる。これにより、余分な電力がブリーダ回路で消費され、ライン全体の作業効率が低くなってしまう。

したがって、本開示は、先行技術における問題を解決する適応ブリーダ回路を提供することを目的とするものである。

本開示は、電力変換器に適用可能な適応ブリーダ回路を提供するものである。前記電力変換器は、トランス（当該トランスは一次側及び二次側を備える）と、スイッチ素子と、ダイオードと、出力コンデンサと、を備える。前記電力変換器は、パルス幅変調信号によって前記スイッチ素子を制御するので、前記電力変換器の入力電圧は、当該スイッチ素子のＯＮ／ＯＦ状態によって前記トランスの一次側に、選択的に入力（接続）されたり、入力（接続）されなかったりする。前記適応ブリーダ回路は、ブリーダ回路を備える。前記トランスの一次側は、交流（ＡＣ）トライアックを有し、当該ＡＣトライアックを流れる線電流（すなわち、前記電力変換器の入力電流）は、当該ＡＣトライアックをＯＮにすることができるように、保持電流よりも大きくなる必要がある。そのため、前記ブリーダ回路は、前記保持電流及び前記入力電流に従ってパルス幅変調信号のスイッチのＯＮ／ＯＦＦ比（又はデューティ比と呼ばれる）を調節する。前記入力電流が前記保持電流よりも小さいと、前記ブリーダ回路は、前記スイッチ素子のＯＮ状態の時間を増やして前記変換器の入力電流を前記保持電流まで回復させる。

本開示の一実施形態によると、ブリーダ回路は、第１の誤差増幅器と、第２の誤差増幅器と、加算器と、第１のコンパレータと、を備える。前記第１の誤差増幅器は、前記トランスの一次側の電流検出信号及び基準電流信号に従って第１の誤差信号を出力する。前記電流検出信号は、前記ＡＣトライアックを流れる前記入力電流に対応している。前記第２の誤差増幅器は、前記トランスの二次側の感知信号及び基準電圧信号に従って第２の誤差信号を出力する。前記加算器は、前記第１の誤差増幅器及び前記第２の誤差増幅器に接続され、前記第１の誤差信号及び前記第２の誤差信号を加えることで主制御信号を出力する。前記第１のコンパレータは、前記主制御信号を受信し、当該主制御信号をランプ信号と比較して、パルス幅変調信号を出力する。

そのため、本開示の適応ブリーダ回路は、前記パルス幅変調信号によって前記ブリーダ回路用の前記スイッチ素子のＯＮ／ＯＦ状態を制御して、前記ＡＣトライアックを流れる前記入力電流が前記保持電流よりも小さい場合に前記パルス幅変調信号のスイッチのＯＮ／ＯＦＦ比（デューティ比）を動的に調節する。その結果、前記入力電流が前記保持電流まで回復して、前記ＡＣトライアック及び前記電力変換器の正常な動作が維持される。

本開示は、本明細書の以下に示した詳細な説明から更によりよく理解されるものであるが、詳細な説明は、単なる例示に過ぎず本開示を制限するものではない。

本開示の一実施形態に係る、電力変換器に適用された適応ブリーダ回路の回路ブロック図である。 図１の詳細な回路図である。 本開示の一実施形態に係る、電力変換器に適用された適応ブリーダ回路の回路ブロック図である。 図３の詳細な回路図である。 本開示の一実施形態に係る、適応ブリーダ回路の電流センサがトランスの一次側の線端部に位置する場合の回路ブロック図である。 本開示の一実施形態に係る、適応ブリーダ回路が変換器の一次側の一次側レギュレータ（ＰＳＲ）に適用される場合の電圧モード制御における一次側フィードバックの回路図である。 本開示の一実施形態に係る、適応ブリーダ回路が変換器の二次側の二次側レギュレータ（ＳＳＲ）に適用される場合の電圧モード制御における二次側フィードバックの回路図である。 本開示の一実施形態に係る、適応ブリーダ回路が変換器の二次側のＳＳＲに適用される場合の電流モード制御における二次側フィードバックの回路図である。 図７（ａ）から図７（ｄ）は、本開示の一実施形態に係る、入力電流が保持電流よりも小さく且つ当該入力電流が適応ブリーダ回路において連続的に低下する場合の各ノードにおける電流のタイミング波形図であり、図７（ｅ）から図７（ｇ）は、本開示の一実施形態に係る、適応ブリーダ回路において入力電流を保持電流よりも大きくすることが可能な場合の各ノードにおける電流のタイミング波形図である。 本開示の第２の実施形態に係る電力変換器に適用された適応ブリーダ回路の回路ブロック図である。 本開示の第３の実施形態に係る適応ブリーダ回路の詳細な回路図である。 本開示の第３の実施形態に係る適応ブリーダ回路の詳細な回路図である。 本開示の第４の実施形態に係る適応ブリーダ回路の詳細な回路図である。 本開示の第５の実施形態に係る適応ブリーダ回路の詳細な回路図である。 本開示の第６の実施形態に係る適応ブリーダ回路の詳細な回路図である。 本開示の第７の実施形態に係る適応ブリーダ回路の詳細な回路図である。 本開示の第８の実施形態に係る適応ブリーダ回路の詳細な回路図である。 本開示に係る、電力変換器に適用された適応ブリーダ回路の模擬波形図である。 本開示の一実施形態に係る、フォワード型変換器に適用された適応ブリーダ回路の詳細な回路図である。 本開示の一実施形態に係る、半ブリッジ変換器に適用された適応ブリーダ回路の詳細な回路図である。 本開示の一実施形態に係る、センタタップを有する半ブリッジ変換器に適用された適応ブリーダ回路の詳細な回路図である。 本開示の一実施形態に係る、フルブリッジ変換器に適用された適応ブリーダ回路の詳細な回路図である。 本開示の一実施形態に係る、センタタップを有するフルブリッジ変換器に適用された適応ブリーダ回路の詳細な回路図である。 本開示の一実施形態に係る、プッシュプル変換器に適用された適応ブリーダ回路の詳細な回路図である。

本開示の詳細な特徴及び利点を、以下の実施形態を通して詳細に説明するが、当業者にとってその詳細な説明の内容は、本開示の技術内容を理解し且つ、その内容に従って本開示を実施するために十分なものである。本明細書の内容、請求項の範囲及び、図面に基づいて、当業者は、関連する本開示の目的及び利点を容易に理解することができる。

図１は、本開示の一実施形態に係る、電力変換器に適用された適応ブリーダ回路の回路ブロック図である。図２は、図１の詳細な回路図である。本開示の適応ブリーダ回路を電力変換器の一次側に適用してもよい。電力変換器は、絶縁形変換器に限定されない。本開示の他の実施形態において、図１６から図２１に示すように、本開示の適応ブリーダ回路を、フォワード型変換器、半ブリッジ変換器、フルブリッジ変換器又は、プッシュプル変換器に適用することもできる。

適応ブリーダ回路は、ブリーダ回路を主に備える。ブリーダ回路は、第１の誤差増幅器１０２と第１のコンパレータ１０８を備える。第１の誤差増幅器１０２は、電流センサ２４に接続される。第１の誤差増幅器１０２は、電流検出信号Ｖ_CS及び基準電流信号Ｖ_Irefに従って第１の誤差信号Ｖ_ebを出力する。その後、第１のコンパレータ１０８が第１の誤差信号Ｖ_ebを受信し、受信した第１の誤差信号Ｖ_ebをランプ信号Ｖ_rと比較してスイッチング信号（又は、パルス幅変調信号と呼ばれる）Ｖ_gbを出力する。ブリーダ回路は、主にスイッチング信号Ｖ_gbを出力して、スイッチング信号Ｖ_gbのスイッチのＯＮ／ＯＦＦ比（又は、デューティ比と呼ばれる）を制御することでスイッチ素子Ｓ_bをＯＮにするかどうかを決定するために用いられる。このように、ＡＣトライアック２０を流れる入力電流Ｉ_INが不十分な場合（例えば、Ｉ_INが保持電流Ｉ_Hよりも小さい場合等）、ブリーダ回路は、入力電流Ｉ_INを保持電流Ｉ_Hに近づけることができるようにスイッチング信号Ｖ_gbのデューティ比を高める。以下の実施形態を参照して、ブリーダ回路を用いて入力電流Ｉ_INを保持電流Ｉ_Hよりも大きくすることができる技術の特徴を詳細に説明する。

なお、適応ブリーダ回路は、電力変換器２８の一次側への適用に限らず、本開示の例示的実施形態として、電力変換器２８の補助側に適用することもできるが、本開示の範囲は、これに限定されるものでもない。

図３は、本開示の一実施形態に係る、電力変換器に適用された適応ブリーダ回路の回路ブロック図である。図４は、図３の詳細な回路図である。本開示の適応ブリーダ回路も、電力変換器に適用することができるが、当該電力変換器は、フライバック変換器に限定されるものではない。本開示の他の実施形態において、図１６から図２１に示すように、本開示の適応ブリーダ回路を、フォワード型変換器、半ブリッジ変換器、フルブリッジ変換器又は、プッシュプル変換器に適用することもできる。

電力変換器２８は、トランスＴ１と、トランスの一次側１１と、トランスの二次側１２と、スイッチ素子Ｓ₁と、ダイオードＤ_Sと、出力コンデンサＣ_outと、を備える。トランスの一次側１１は、ローパスフィルタ２６を通して入力電圧Ｖ_INをフィルタリングすることによって得られる電圧Ｖ_IN-2を有する。この入力電圧Ｖ_INは、ＡＣトライアック２０及びブリッジ整流器２２を通してＡＣ信号源Ｖ_acを整流することによって出力される。トランスの二次側１２は、複数の直列形発光ダイオード１４を有し、電力変換器２８は、整流と電圧変換後の入力電圧Ｖ_INを通して発光ダイオード１４に光を発光させる。ＡＣトライアック２０を正常に作動させるためには、ＡＣトライアック２０を流れる入力電流Ｉ_INが、保持電流Ｉ_Hよりも大きくなる必要がある。

ブリーダ回路１０は、パルス幅変調信号Ｖ_PWMを出力するために用いられるもので、パルス幅変調信号Ｖ_PWMによって電力変換器２８の入力電圧Ｖ_INを、スイッチ素子Ｓ₁のＯＮ状態及びＯＦＦ状態を制御することでトランスの一次側１１に選択的に入力したり入力しなかったりすることができる。ブリーダ回路１０は、保持電流Ｉ_H及びＡＣトライアック２０の入力電流Ｉ_INに従ってパルス幅変調信号Ｖ_PWMのスイッチのＯＮ／ＯＦ比（又はデューティ比）を動的に調節してもよく、入力電流Ｉ_INが保持電流Ｉ_Hに近づくと、ブリーダ回路１０が、パルス幅変調信号Ｖ_PWMの導通時間を増やすことで入力電流Ｉ_INを保持電流Ｉ_Hよりも高く維持できるようにしてもよいため、ＡＣトライアック２０の正常な動作が維持されるようになっている。

図３及び図４は、電流センサ２４が電力変換器２８のトランスの一次側に位置して変換器２８のグランドとブリッジ整流器２２との間に接続していることを示す図である。本開示の実施形態によると、電流センサ２４は、変換器２８の入力電流Ｉ_INを検出して、電流感知抵抗Ｒ_Sの抵抗に従って電流信号Ｖ_CSを出力する。電流センサ２４は、抵抗Ｒ_Sに限定されるものではなく、図４に示したように他の種類の電流センサを適用することもできる。本開示の範囲は、電流センサ２４の接続位置によって制限されるものではない。例えば、図５に示したように、電流センサ２４は、線に接続してもよいし、電力変換器２８のトランスの一次側１１の端部に接続してもよく、ともに本開示の目的を実現することができる。

具体的には、ブリーダ回路１０は、第１の誤差増幅器１０２と、第２の誤差増幅器１０４と、加算器１０６と、第１のコンパレータ１０８と、を備える。第１の誤差増幅器１０２は、電流検出信号Ｖ_CS及び基準電流信号Ｖ_Irefに従って第１の誤差信号Ｖ_ebを出力する。第２の誤差増幅器１０４は、電力変換器２８によってフィードバックされた感知信号Ｖ_fb及び基準電圧信号Ｖ_refに従って第２の誤差信号Ｖ_eを出力する。

感知信号Ｖ_fbは、図６Ａに示したようなトランスの一次側１１の一次側レギュレータ（ＰＳＲ）１６の電圧モード制御における一次側フィードバック又は、図６Ｂに示したようなトランスの二次側１２の二次側レギュレータ（ＳＳＲ）の電圧モード制御における二次側フィードバック又は、図６Ｃに示したようなＳＳＲの電流モード制御における二次側フィードバックを通して得られる。図６Ａにおいて、反射電圧Ｖ_AUXは、ダイオードＤ_aによってコンデンサＣ_DDを充電することもできるし、ＰＳＲ１６に対してエネルギーを提供することもできる。

加算器１０６は、第１の誤差増幅器１０２及び第２の誤差増幅器１０４に接続され、第１の誤差信号Ｖ_eb及び第２の誤差信号Ｖ_eを加えることで主制御信号Ｖ_seを出力する。そして、第１のコンパレータ１０８は、主制御信号Ｖ_seを受信し、受信した主制御信号Ｖ_seをランプ信号Ｖ_rと比較し、パルス幅変調信号Ｖ_PWMを出力する。

トランスの一次側１１の電流検出信号Ｖ_CSは、ＡＣトライアック２０を流れる入力電流Ｉ_INに比例する。そのため、基準電流信号Ｖ_Irefが、ＡＣトライアック２０の保持電流Ｉ_Hに対応して構成されると、第１の誤差増幅器１０２及び第２の誤差増幅器１０４が電力変換器２８及びＡＣトライアック２０の入力電流の特徴を動的に反射する。パルス幅変調信号Ｖ_PWMのデューティ比は、ＡＣトライアック２０の正常な動作を維持するために、ＡＣトライアック２０の入力電流Ｉ_IN及び保持電流Ｉ_Hに伴って動的に変化する。

図７は、変換器及び適応ブリーダの波形を示す図である。図７（ａ）、図７（ｂ）及び図７（ｄ）は、適応ブリーダを有する変換器の電流波形を示す。図７（ａ）において、適応ブリーダは、時間周期Ａ及び時間周期Ｂにおいて作動する。時間周期Ａ及びＢにおける、変換器の入力電流波形及び適応ブリーダの制御信号を、図７（ｂ）から図７（ｄ）と図７（ｅ）から図７（ｇ）にそれぞれ示す。図７（ａ）の時間周期Ａにおいて、変換器の入力電流Ｉ_INがトライアックの保持電流Ｉ_Hに近づくと、ブリーダのスイッチ素子が、Ｖ_PWMによってＯＮになる。そのため、図７（Ｂ）に示したように、トライアックの正常な動作を維持するために、適応ブリーダによって変換器の入力電流を保持電流Ｉ_Hまで増加させる。

図７（ａ）の時間周期Ｂにおいて、入力電流Ｉ_INは徐々に増加するが、まだ保持電流Ｉ_Hよりも低く保たれており、第１の誤差増幅器１０２によって増幅された第１の誤差信号Ｖ_ebは、ゆっくりと低下してから、ランプ信号Ｖ_rと比較され、パルス幅変調信号Ｖ_PWMのデューティ比が徐々に減少するようになっている。そのため、図７（ａ）の時間周期Ｂにおいて示したように、ブリーダ回路１０によって抽出された電流は、入力電流Ｉ_INが保持電流Ｉ_Hに到達できない量を補償し、パルス幅変調信号Ｖ_PWMの導通時間は、入力電流Ｉ_INが保持電流Ｉ_Hまで完全に回復してブリーダ回路１０の動作を停止させるまで、ゼロまで低下しない。

図８は、本開示の第２の実施形態に係る、電力変換器に適用された適応ブリーダ回路の回路ブロック図である。ブリーダ回路１０ａは、第１の誤差増幅器１０２と、第２の誤差増幅器１０４と、加算器１０６と、第１のコンパレータ１０８と、調光角度検出回路１４０と、を備える。調光角度検出回路１４０は、電力変換器２８と第１のコンパレータ１０８との間に接続され、最小調光角度検出回路１４２及びＡＮＤゲート１４４を備える。最小調光角度検出回路１４２の２つの入力端はそれぞれ、出力電圧Ｖ_in及び最小調光基準信号Ｖ_DIM,refを受信し、最小調光角度検出回路１４２の出力端は、ＡＮＤゲート１４４に接続される。そのため、本開示の第２の実施形態のブリーダ回路１０ａによると、入力電圧Ｖ_inの調光角度が低すぎるとともに電圧信号が最小調光基準信号Ｖ_DIM,refよりも小さいとＡＮＤゲート１４４は、パルス幅変調信号Ｖ_PWMを出力せずに、低すぎる入力電圧Ｖ_inによる電力変換器２８の異常な動作を防ぐ、あるいは、低すぎる調光角度によって生じる不安定な角度信号による負荷端部における発光ダイオード１４のちらつきを防ぐようになっている。

また、入力電流Ｉ_INが増えたために増加した入力電力Ｉ_INが電力変換器２８の負荷に影響しないようにするために、図９Ａ及び図９Ｂは、本開示の第３の実施形態に係る適応ブリーダ回路の詳細な回路図を示す。本開示の第３の実施形態によると、ブリーダ回路１０ｂは、第１の誤差増幅器１０２と、第２の誤差増幅器１０４と、加算器１０６と、第１のコンパレータ１０８と、を備え、さらに、補助ブリーダ回路を備える。補助ブリーダ回路は、電力変換器２８の一次側又は補助側に構成することができる。補助ブリーダ回路は、振幅制限器１１０と、減算器１１２と、第２のコンパレータ１１４と、を備える。補助ブリーダ回路は、主にスイッチング信号Ｖ_gbを出力して、スイッチング信号Ｖ_gbのスイッチのＯＮ／ＯＦＦ比（又はデューティ比と呼ばれる）を制御することで、ブリーダ抵抗Ｒ_bを流れる平均電流（すなわち、ブリーダ電流Ｉ_b）を決定するために用いられ、入力電流Ｉ_INがトライアックの保持電流Ｉ_Hまで回復すると、電力変換器２８が生成した冗長電力を消費するようになっている。

具体的には、振幅制限器１１０は、加算器１０６に接続され、振幅信号Ｖ_pkにより主制御信号Ｖ_seの上限値（又は、上限電圧と呼ばれる）を制限する。減算器１１２は、振幅制限器１１０に接続され、振幅制限後の主制御信号Ｖ_se及び定電圧信号（又は、電圧安定化信号と呼ばれる）Ｖ_ecvに従って、補助制御信号Ｖ_sebを出力する。第２のコンパレータ１１４は、補助制御信号Ｖ_sebを受信し、受信した補助制御信号Ｖ_sebをランプ信号Ｖ_rと比較してから、スイッチング信号Ｖ_gbを出力する。本開示の第３の実施形態よると、ブリーダ回路１０ｂは、スイッチング信号Ｖ_gbのレベルの高低によってスイッチ素子Ｓ_bの導通時間を制御して、入力電流Ｉ_INが増加する際に電力変換器２８が生成する冗長電力を、ブリーダ抵抗Ｒ_bを流れるブリーダ電流Ｉ_bが動的に消費するようにしてもよい。

さらに、図９Ｂに示したように、減算器１１２は、定電圧コントローラ（又は、電圧安定化コントローラ）１２０に接続されてもよい。定電圧コントローラ１２０は、定電圧信号Ｖ_ecvを生成し、スイッチ素子Ｓ_bのスイッチング信号Ｖ_gbに対して負のフィードバックを実施するために用いられる。具体的には、スイッチング信号Ｖ_gbのデューティ比が大きすぎる（すなわち、補助ブリーダ回路が電力変換器２８の電力を消費しすぎる）と、ブリーダ回路１０ｂを接続するための補助側電圧Ｖ_DDが低下する。低すぎる点電位Ｖ_DDによりコントローラ全体がＯＦＦになることを回避するために、定電圧コントローラ１２０が適用される。補助側電圧（又は、点電位と呼ばれる）Ｖ_DDを分圧抵抗Ｒ_DD1及びＲ_DD2によって分圧することにより得られた電圧信号Ｖ_DD2及び最小定格点電圧_VDD,REFに従って、補助側電圧Ｖ_DDは、電圧が最小定格点電圧Ｖ_DD,REFよりも大きくなると定電圧信号Ｖ_ecvだけを出力する。このように、定電圧コントローラ１２０は、スイッチング信号Ｖ_gbの負のフィードバックとして定電圧信号Ｖ_ecvを提供するために用いられて、スイッチ素子Ｓ_bの導通時間を減らし、ブリーダ抵抗Ｒ_bが消費する電力が、入力電流Ｉ_INが保持電流Ｉ_Hまで回復した時に導入される冗長電力以下であるようにするため、安定した補助側電圧Ｖ_DDが維持される。

図１０は、本開示の第４の実施形態に係る適応ブリーダ回路の詳細な回路図である。本開示の第４の実施形態によると、ブリーダ回路１０Ｃは、第１の誤差増幅器１０２と、第２の誤差増幅器１０４と、加算器１０６と、第１のコンパレータ１０８と、振幅制限器１１０と、減算器１１２と、第２のコンパレータ１１４と、スイッチ素子Ｓ₂と、第３のコンパレータ１２２と、を備える。スイッチ素子Ｓ₂は、減算器１１２と第２のコンパレータ１１４との間に接続され、第３のコンパレータ１２２によって出力されたスイッチ信号Ｖ_g2は、スイッチ素子Ｓ₂のＯＮ／ＯＦ状態を制御するために用いられる。第３のコンパレータ１２２の２つの入力端はそれぞれ、電流検出信号Ｖ_CS及び基準電流信号Ｖ_Irefに接続され、電流検出信号Ｖ_CSがＡＣトライアック２０を流れる入力電流Ｉ_INに対応しているので、入力電流Ｉ_INが保持電流Ｉ_Hよりも大きい（すなわち、電流検出信号Ｖ_CSが基準電流信号Ｖ_Irefよりも小さい）と、スイッチ素子Ｓ₂が遮断され、適応ブリーダ回路が、入力電流Ｉ_INが保持電流Ｉ_Hよりも大きい場合に作動することを防止している。

図１１は、本開示の第５の実施形態に係る適応ブリーダ回路の詳細な回路図である。最小入力電圧検出器（又は、電圧制限回路と呼ばれる）１３０が、スイッチ素子Ｓ₂と第３のコンパレータ１２２との間にさらに接続される。最小入力電圧検出器１３０は、互いに直列に接続されたコンパレータ１３２とＡＮＤゲート１３４を備える。増幅器１３２の入力端は、最小定格入力電圧Ｖ_IN,REFに接続され、他端は、入力電圧信号Ｖ_INを分圧抵抗Ｒ_IN1及びＲ_IN2によって分圧して得られた電圧信号Ｖ_IN2に接続される。このように、電力変換器２８の入力電圧Ｖ_INが最小定格入力電圧Ｖ_IN,REFよりも小さくなると、スイッチ素子Ｓ₂をＯＦＦするために、コンパレータ１３２は、最小入力電圧Ｖ_IN,minを出力し、ＡＮＤゲート１３４の２つの入力端は、最小入力電圧Ｖ_IN,min及び第３のコンパレータ１２２の出力端に接続される。スイッチ素子Ｓ₂がＯＦＦになると、最小入力電圧検出器１３０は、出力されているスイッチ信号を停止する。すなわち、最小入力電圧検出器１３０は、作動している適応ブリーダ回路を停止させる。それにより、最小入力電圧検出器は、入力電圧Ｖ_INが小さすぎる場合には適応ブリーダ回路が作動しないようにしている。

また、本開示の適応ブリーダ回路によると、本開示の範囲は、スイッチ素子Ｓ₂、スイッチ素子Ｓ₂に接続された第３のコンパレータ１２２及び最小入力電圧検出器１３０の回路全体における接続位置によって制限されることはない。設計者は、本開示に示した本開示の範囲に含まれる技術的内容に従って各回路に対応する構成位置を決定しなければならない。例えば、図１２及び図１３はそれぞれ、本開示の第６及び第７の実施形態に係る適応ブリーダ回路の詳細な回路図を示し、スイッチ素子Ｓ₂、スイッチ素子Ｓ₂に接続された第３のコンパレータ１２２及び、最小入力電圧検出器１３０は、第２のコンパレータ１１４の出力端に選択的に構成されて、入力電流Ｉ_INが保持電流Ｉ_Hよりも大きく且つ、入力電圧Ｖ_INが最小定格入力電圧Ｖ_IN,REFよりも小さい場合には、本開示の適応ブリーダ回路が作動しないという効果を実現するようになっていてもよい。

図１４は、本開示の第８の実施形態に係る適応ブリーダ回路の詳細な回路図を示す。最小入力電圧検出器１３０は、第２のコンパレータ１１４の出力端に直接接続されて、入力電圧Ｖ_INが最小定格入力電圧Ｖ_IN,REFよりも小さくなると、適応ブリーダ回路を切断するようになっていてもよい。

図１５は、本開示に係る、電力変換装置に適用された適応ブリーダ回路の模擬波形図である。図に点線部で示したように、入力電流Ｉ_INが保持電流Ｉ_Hよりも小さいと、主制御信号Ｖ_seは、パルス幅変調信号Ｖ_PWMの導通時間が増えるように、増加する。そのため、入力電流Ｉ_INを保持電流Ｉ_Hで維持することができ、入力電流Ｉ_INは低下しない。さらに、補助ブリーダ回路の導通によって、ブリーダ電流Ｉ_bが発生するので、補助側電圧Ｖ_DDが低下する。このとき、定電圧コントローラ１２０が始動し、スイッチ素子Ｓ_bの導通時間が長くなりすぎることを回避するために、スイッチング信号Ｖ_gbの負のフィードバックとして定電圧信号Ｖ_ecvを出力するので、安定的な補助側電圧Ｖ_DDが維持される。（本開示の図における参照符号に関しては、Ｒ_CVが抵抗を表し、Ｓ₁、Ｓ₂、Ｓ₃及びＳ₄がスイッチ素子を表し、Ｌ_f及びＬ_outがインダクタを表し、Ｃ₁、Ｃ₂、Ｃ_f、Ｃ_a、Ｃ_out及びＣ_DDがコンデンサを表し、Ｄ₁、Ｄ₂、Ｄ_S1、Ｄ_S2、Ｄ_S及びＤ_aが、ダイオードを表す）

上記に基づき、本開示の適応ブリーダ回路は、電力変換器の一次側又は補助側に構成されることには限定されず、本開示の範囲は、電力変換器の種類によって制限されるものでもない。本開示の実施形態によると、適応ブリーダ回路は、如何なる種類の電力変換器に適用してもよく、構成位置は互いに独立していてもよい。適応ブリーダ回路は、ブリーダ回路を通して電力変換器に入力されたパルス幅変調信号の導通時間を動的に調節して、ＡＣトライアックを流れる入力電流が保持電流よりも小さくなると、ブリーダ回路を用いてパルス幅変調信号の導通時間を増やすようにしているため、ＡＣトライアックの正常な動作が維持される。

また、本開示の適応ブリーダ回路は、定電圧コントローラ、最小入力電圧検出器及び周辺回路の調光角度検出回路によって、適応ブリーダ回路の動作範囲をさらに保護するとともに、入力電流が保持電流よりも大きかったり、入力電圧が最小定格入力電圧よりも小さかったり、あるいは、調光角度が低すぎたりする場合には適応ブリーダ回路を作動させないという効果を実現してもよい。

本開示の適応ブリーダ回路は、選択的に補助ブリーダ回路と組み合わせて用いられて、入力電流が保持電流まで回復しているので電力変換器が生成する冗長電力を動的に消費するとともに冗長電力を解放するようになっていてもよい。

１０ ブリーダ回路
１１ トランスの一次側
１２ トランスの二次側
１４ 発光ダイオード
２０ ＡＣトライアック
２２ ブリッジ整流器
２４ 電流センサ
２６ ローパスフィルタ
２８ 電力変換器
１０２ 第１の誤差増幅器
１０４ 第２の誤差増幅器
１０６ 加算器
１０８ 第１のコンパレータ
Ｓ_b スイッチ素子

Claims (12)

1. 交流（ＡＣ）トライアック（Ｔｒｉｏｄｅ ｆｏｒ Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ（ＴＲＩＡＣ））を有するトランスの一次側及び、トランスの二次側を有する電力変換器に適用可能な適応ブリーダ回路であり、前記電力変換器により入力電圧を、パルス幅変調信号を通して前記トランスの一次側に選択的に接続したり接続しなかったりすることができるとともに、前記ＡＣトライアックは、保持電流及び当該ＡＣトライアックを流れる入力電流を有する適応ブリーダ回路であって、
   前記保持電流及び前記入力電流に従って前記パルス幅変調信号のスイッチのＯＮ／ＯＦＦ比（デューティ比）を調節するために用いられるブリーダ回路を備え、前記入力電流が前記保持電流よりも小さいと、前記ブリーダ回路が、前記入力電流が前記保持電流まで回復するように、前記パルス幅変調信号の前記ＯＮ状態の時間を増やすことを特徴とする適応ブリーダ回路。
2. 前記ブリーダ回路は、前記電力変換器の前記トランスの一次側に構成され、前記ブリーダ回路によってブリーダ抵抗が、前記パルス幅変調信号の前記デューティ比を制御することで前記入力電流が前記保持電流まで回復すると、前記電力変換器により生じた冗長電力を選択的に消費することができるとともに、前記ブリーダ回路は、
   前記ＡＣトライアックを流れる前記入力電流に対応している前記トランスの一次側の電流検出信号及び、基準電流信号に従って第１の誤差信号を出力するために用いられる第１の誤差増幅器と、
   前記第１の誤差信号を受信し、当該第１の誤差信号をランプ信号と比較し、前記パルス幅変調信号を出力するために用いられる第１のコンパレータと、を含むことを特徴とする請求項１に係る適応ブリーダ回路。
3. 前記ブリーダ回路は、
   前記ＡＣトライアックを流れる前記入力電流に対応している前記トランスの一次側の電流検出信号及び、基準電流信号に従って第１の誤差信号を出力するために用いられる第１の誤差増幅器と、
   前記トランスの二次側の感知信号及び基準電圧信号に従って第２の誤差信号を出力するために用いられる第２の誤差増幅器と、
   前記第１の誤差増幅器及び前記第２の誤差増幅器に接続され、前記第１の誤差信号及び前記第２の誤差信号を加えることで主制御信号を出力するために用いられる加算器と、
   前記主制御信号を受信し、当該主制御信号をランプ信号と比較し、前記パルス幅変調信号を出力するために用いられる第１のコンパレータと、を含むことを特徴とする請求項１に係る適応ブリーダ回路。
4. 前記ブリーダ回路は、スイッチング信号を出力するために用いられる補助ブリーダ回路をさらに備え、前記補助ブリーダ回路によりブリーダ抵抗が、前記スイッチング信号の前記デューティ比を制御することで前記入力電流が前記保持電流まで回復すると、前記電力変換器によって生じる冗長電力を選択的に消費できるとともに、前記補助ブリーダ回路は、
   前記加算器に接続され、前記主制御信号の上限値を制限するために用いられる振幅制限器と、
   振幅を制限した後の前記主制御信号及び定電圧信号に従って、補助制御信号を出力するために用いられる減算器と、
   前記補助制御信号を受信し、当該補助制御信号を前記ランプ信号と比較し、前記スイッチング信号を出力するために用いられる第２のコンパレータと、を含むことを特徴とする請求項３に係る適応ブリーダ回路。
5. 前記補助ブリーダ回路は、前記定電圧信号を出力するとともに、前記ブリーダ抵抗によって消費される電力が、前記入力電流が前記保持電流まで回復する際に生じる前記冗長電力以下であるようにする定電圧コントローラをさらに備えることを特徴とする請求項４に係る適応ブリーダ回路。
6. 前記減算器と前記第２のコンパレータとの間に接続されるスイッチ素子をさらに備え、前記スイッチ素子は、第３のコンパレータに接続され、前記第３のコンパレータの出力端のそれぞれは、前記電流検出信号及び前記基準電流信号に接続されて、前記ＡＣトライアックを流れる前記入力電流が前記保持電流よりも大きくなると、前記スイッチ素子をＯＦＦにするようになっていることを特徴とする請求項４に係る適応ブリーダ回路。
7. 前記スイッチ素子は、前記入力電圧が最小定格入力電圧よりも小さくなると前記スイッチ素子をＯＦＦにする最小入力電圧検出器にさらに接続されることを特徴とする請求項６に係る適応ブリーダ回路。
8. 前記第２のコンパレータは、前記入力電圧が最小定格入力電圧よりも小さくなると出力されている前記スイッチング信号を停止する最小入力電圧検出器にさらに接続されることを特徴とする請求項４に係る適応ブリーダ回路。
9. 前記第２のコンパレータにより出力された前記スイッチング信号を受信するために用いられ、第３のコンパレータに接続されるスイッチ素子をさらに備え、前記第３のコンパレータの入力端のそれぞれは、前記電流検出信号及び前記基準電流信号に接続されて、前記ＡＣトライアックを流れる前記入力電流が前記保持電流よりも大きくなると前記スイッチ素子をＯＦＦにするようになっていることを特徴とする請求項４に係る適応ブリーダ回路。
10. 前記スイッチ素子は、前記入力電圧が最小定格入力電圧よりも小さくなると前記スイッチ素子をＯＦＦにする最小入力電圧検出器にさらに接続されることを特徴とする請求項９に係る適応ブリーダ回路。
11. 前記ブリーダ回路は、前記第１のコンパレータと前記電力変換器との間に接続されるとともに前記入力電圧が最小調光基準信号よりも小さくなると前記パルス幅変調信号の出力を停止するために用いられる調光角度検出回路をさらに備えることを特徴とする請求項３に係る適応ブリーダ回路。
12. 前記電力変換器は、フォワード型変換器、半ブリッジ変換器、フルブリッジ変換器又は、ブッシュプル変換器であることを特徴とする請求項１に係る適応ブリーダ回路。

Images