JP2012134459A - 基板をへき開する方法 - Google Patents

基板をへき開する方法 Download PDF

Info

Publication number
JP2012134459A
JP2012134459A JP2011241537A JP2011241537A JP2012134459A JP 2012134459 A JP2012134459 A JP 2012134459A JP 2011241537 A JP2011241537 A JP 2011241537A JP 2011241537 A JP2011241537 A JP 2011241537A JP 2012134459 A JP2012134459 A JP 2012134459A
Authority
JP
Japan
Prior art keywords
substrate
film
stress
stress generating
generating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011241537A
Other languages
English (en)
Other versions
JP5458362B2 (ja
Inventor
Michel Bruel
ブリュエル ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Soytec Co Ltd
Original Assignee
Soitec SA
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Soytec Co Ltd filed Critical Soitec SA
Publication of JP2012134459A publication Critical patent/JP2012134459A/ja
Application granted granted Critical
Publication of JP5458362B2 publication Critical patent/JP5458362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

【課題】 基板をへき開する新規な方法を提供する。
【解決手段】 本発明は、基板（１）からフィルム（１’）を引き離すために前記基板をへき開する方法であって、（ｉ）局部的に基板（１）の面に結合され、熱処理の作用下で基板（１）の面と平行な平面内で膨脹又は収縮するように設計された応力発生構造体（２）と呼ばれるものを形成するステップと、（ｉｉ）膨張又は収縮を引き起こすように設計された前記構造体（２）に熱処理を適用し、基板（１）中に複数の局部応力を生じさせ、応力の組合せが引き離すフィルム（１’）を画定する基板の面と平行なへき開面（Ｃ）での基板の機械的強さより大きい応力を生じさせ、前記応力が前記平面（Ｃ）にわたって基板（１）のへき開をもたらすステップの逐次的ステップと、を含む方法に関する。
【選択図】 図２

Description

本発明は、基板からフィルムを引き離す目的で前記基板をへき開する方法に関する。
基板からの厚膜の引き離しは、特に半導体工業において実施されている。
様々な引き離し法が既に知られ広く使用されている。
ある方法は、引き離すフィルムを画定する脆化ゾーンを基板内に形成し、続いて脆化ゾーンで基板がへき開するように、基板又は脆化ゾーンに応力を印加するステップを含む。これらの応力は熱を元にしても及び／又は機械的な起点などによってもよい。
したがって、スマートカット（ＳｍａｒｔＣｕｔ）（登録商標）法は、ドナー基板に原子種を注入することによって脆化ゾーンを形成して、移動させるフィルムを画定し、続いて、レシーバ基板にドナー基板を結合させ、脆化ゾーンでドナー基板をへき開し、結果としてフィルムをレシーバ基板上に移動させるステップを含む。
しかし、この方法は、薄い、すなわち、通常１ミクロン未満の厚さを有するフィルムを移動させるのにより適切である。
工業用注入機は最大２００ｋｅＶのエネルギーを現在有し、それによって、材料及び注入されるイオン種に依存して、最大約２ミクロン注入深さを達成することもある。
例えば、シリコンへＨ＋イオンを注入することによって、約１．８ミクロンの深さを達成することは可能である。しかし、より高密度のＧａＮにおいては、達成される深さはより小さい。
高エネルギーの注入機（すなわち、約１ＭｅＶで運転する）によって、最大２０ミクロンの深さを達成することは可能になるであろうが、しかし、この方法は、これらの装置が高コストであるために経済的に実現可能ではない。
米国特許出願公開第２００７／０２４９１４０号は、金属層、特に銀及び／又はアルミニウムペーストがシリコン基板面に堆積された、基板から層を引き離す方法について述べている。
金属層で覆われた基板に熱応力を印加することによって、引き離すように意図される層の厚さに対応する深さに基板中にへき開応力を生じさせ、結果として基板のへき開及び所望の層の引き離しが得られる。
得られるへき開応力は、金属層材料と基板材料との間の熱膨張係数（ＴＥＣ）の差に依存する。
したがって、例えば、シリコンの熱膨張係数は４．６×１０−６Ｋ−１であるが、銀の熱膨張係数は２０×１０−６Ｋ−１であり、アルミニウムの熱膨張係数は２４×１０−６Ｋ−１である。
しかしながら、シリコン基板に金属を堆積させることには、半導体層を汚染する危険性があり、この層から製作されるデバイスの動作にとって有害となろう。
さらに、応力発生層の熱膨張係数は、使用される材料の性質に依存する。
その結果、当業者は、この方法の定義の範囲内で市販の材料によって必然的に限定を受けている。
特に、所望の熱膨張係数を有する応力発生層を必ずしも形成することができないことがある。
最終的に、応力発生層を前述の方法に従って膨張させるためには、高温（すなわち、通常およそ８００℃）に応力発生層を加熱することが一般に必要である。
しかし、この温度範囲のシリコンは展性があり、基板のへき開にとって不利である。
したがって、本発明の一目的は、典型的には１〜１００ミクロンの厚さを有するフィルムを基板から引き離し、上述の方法の欠点を回避する方法を提供することである。
より正確には、本発明の狙いは、基板の材料を汚染する危険性を伴わないで基板からフィルムを引き離すことを可能にすることである。
本発明の別の目的は、基板をへき開するために必要な温度を限定することである。
さらに、本発明はまた、特に最適に基板をへき開するため、応力発生構造体の熱膨張係数において選択のより大きい自由度を提供する必要がある。
本発明によれば、基板からフィルムを引き離すために前記基板をへき開する方法であって、以下の連続的なステップ、即ち、
（ｉ）局部的に基板の面に結合され、熱処理の作用下で基板の面と平行な平面内で膨脹又は収縮するように設計された応力発生構造体と呼ばれるものを形成するステップと、（ｉｉ）膨張又は収縮を引き起こすように設計された前記構造体に熱処理を適用し、基板中に複数の局部応力を生じさせ、応力の組合せが引き離すフィルムを画定する基板の面と平行なへき開面での基板の機械的強さより大きい応力を生じさせ、前記応力が前記平面にわたって基板のへき開をもたらすステップと、を含む方法が提案される。
本明細書において「結合した」という用語は、応力発生構造体と基板の面との間の凝集力が、界面での破壊がなく、構造体の変形により生じた応力が、基板をへき開するために基板に伝達されるように、構造体の膨脹又は収縮の間に働く応力より大きくなければならないことを意味するものと理解される。
「局部的に」という用語は、応力発生構造体と基板との間の結合が、基板の面の全地点ではなく基板の面の画定された領域にのみ存在することを意味するものと理解される。
特に有利には、前記応力発生構造体はセル構造体であり、そのセルの壁は基板の面に垂直であり、異なる熱膨張係数を有する少なくとも２種の材料で構成され、前記壁を前記熱処理の作用下で変形させ、二材料ストリップ作用を与えるように設計されている。
本明細書において「二材料ストリップ作用を与える」という表現は、異なる熱膨張係数を有する２種の材料が、熱処理の作用下で、及び材料の一方がまた磁歪性である場合、場合によって、磁界の作用下で、集合体が膨脹又は収縮することにより変形するように互いに結合されるように配置されることを意味するものと理解される。
下記に述べられた実施形態によれば、２種の材料は、２種の材料間の界面が基板の面に実質的に垂直な面を有する、一緒に結合した２枚のストリップの形態をとってもよい。
ひいては、「二材料ストリップ」という用語は、一緒に結合した複数のストリップの形態で、各材料間の界面が実質的に基板の面に垂直な面の形態である、異なる膨張係数を有する２種以上の材料の任意の配置を意味すると理解される。
したがって、この定義は、例えばそれぞれ正のＴＥＣを有する材料のストリップ及び負のＴＥＣを有する材料のストリップに取り囲まれたシリコンの中央ストリップで構成される三材料ストリップを含む。
本発明の一実施形態によれば、セルの壁は、少なくとも２の比率だけ異なる熱膨張係数を有する第１及び第２の材料から形成された二材料ストリップである。
例えば、応力発生構造体は、以下の材料の組、Ｓｉ／Ａｇ、Ｓｉ／Ａｌ、Ｓｉ／Ｃｕ、Ｓｉ／ＳｉＯ２、Ｇｅ／Ａｇ、Ｇｅ／Ａｌ、Ｇｅ／Ｃｕ、Ｇｅ／Ｆｅ、Ｇｅ／ＳｉＯ２、サファイア／Ａｇ、サファイア／Ａｌ、サファイア／Ｃｕ及び／又はサファイア／ＳｉＯ２から形成される二材料ストリップを含む。
別の実施形態によれば、セルの壁は、一方は正の熱膨張係数を有し、他方は負の熱膨張係数を有する第１及び第２の材料から形成された二材料ストリップである。
例えば、前記二材料ストリップは、以下の材料の組、Ｓｉ／ＺｒＷ２Ｏ８、Ｃｕ／ＺｒＷ２Ｏ８、Ａｌ／ＺｒＷ２Ｏ８及び／又はＡｇ／ＺｒＷ２Ｏ８から形成される。
別の実施形態によれば、二材料ストリップの第１及び第２の材料は、空隙又は第３の材料のストリップによって隔てられ、特に、二材料ストリップはＡｇ／ＺｒＷ２Ｏ８対によって形成され、第３の材料のストリップはシリコンである。
特に、有利に、ステップ（ｉｉ）の熱処理は２０〜５００℃の間の温度で適用される。
本発明の特に有利な一実施形態によれば、応力発生構造体は、磁界の作用下で基板の面と平行な平面内で膨脹又は収縮するようにさらに設計されている。
この目的のために、前記応力発生構造体はセル構造体であり、そのセルの壁は基板の面に垂直であり、相異なる熱膨張係数を有する少なくとも２種の材料で構成され、前記熱処理の作用下で前記壁を変形させるように設計され、前記材料の一方は磁気歪み材料である。
好ましくは、磁気歪み材料は、ターフェノールＤ（ｔｅｒｆｅｎｏｌ−Ｄ）、ＳｍＦｅ２、ＤｙＦｅ２又は、ＴｂＦｅ２などの希土類／鉄合金であり、他方の材料はシリコン、ＳｉＣ又はゲルマニウムである。
この場合、好ましくは、熱処理は磁気歪み材料のキュリー温度未満の温度で適用され、磁界も前記磁気歪み材料を伸ばす又は縮めるのに適切な前記応力発生構造体に印加される。
基板が細長い形状である場合、印加磁界は静的であることが好ましく、基板の最大寸法と平行に向けられる。
基板が円板の形態をしている場合、印加磁界は、基板の面と平行な平面に垂直な２方向に構造体を膨張又は収縮させるような回転磁界である。
本発明の特定の一実施形態によれば、応力発生構造体は、結合層によって基板の面に結合される。
応力発生構造体は、基板に結合される前に、第１の材料の層にトレンチをエッチングすること、前記トレンチを第２の材料で充填すること、二材料ストリップを形成するように意図される第１の材料の層の部分をマスキングすること、及び第１の材料のマスクされていない部分を除去するように選択的に前記層をエッチングすることによって製作することができる。
代替として、応力発生構造体は、第１の材料の層を基板の面に堆積させることによって基板に結合され、続いて前記層中にトレンチをエッチングし、第２の材料で前記トレンチを充填し、二材料ストリップを形成するように意図される第１の材料の層の部分をマスキングし、第１の材料のマスクされていない部分を除去するために前記層を選択的エッチングする。
基板から引き離すフィルムの厚さは、１〜１００ミクロンの間、好ましくは３０〜７０ミクロンの間で、例えば約５０ミクロンである。
通常、引き離すフィルムの厚さと応力発生構造体の厚さとの比率は、０．１〜１０の間にある。
特定の一実施形態によれば、ステップ（ｉｉ）の前に、弱いゾーンは、前記弱いゾーンにわたってへき開を引き起こすように、基板中に形成される。
例えば、前記弱いゾーンは、５×１０１５及び１０１６原子／ｃｍ２の間の線量を用いるへき開面の深さでの基板へのイオン注入によって形成される。
代替として、引き離す基板及びフィルムはシリコンで製造されており、弱いゾーンはＳｉｘＧｅ１−ｘ［式中、０＜ｘ＜０．８］の層であり、ゲルマニウムの割合は界面での最小値から中央での最大値の間で徐々に変化する。
一実施形態によれば、ステップ（ｉｉ）の前に、破砕イニシエータはへき開面の深さで基板中に生成される。
ステップ（ｉ）の前に、オプトエレクトロニクス及び／又は光起電力及び／又は電力用途及び／又は電子回路及び／又はマイクロシステム用である電子デバイスを、基板から引き離すフィルム中又は上に形成することができる。
フィルムが基板から引き離された後、応力発生構造体は、フィルムから除去されてもよい。
例えば、応力発生構造体は、基板をへき開するために再びそれを使用する目的で、引き離したフィルムから応力発生構造体を除去した後、再使用されてもよい。
通常、基板は半導体材料で製造される。
本発明の特定の一実施形態によれば、基板はインゴットであり、ステップ（ｉ）及び（ｉｉ）は、前記基板から連続的に複数のフィルムを引き離すために数回適用される。
本発明の別の主題は、基板及び前記基板の面に結合された応力発生構造体を含む集合体であって、前記応力発生構造体が、そのセルの壁が基板の面に垂直であるセル構造体であり、熱処理の作用下で前記壁を変形させるのに適切な異なる熱膨張係数を有する少なくとも２種の材料で構成されることを特徴とする。
最終的に、本発明の別の主題は、光起電力、オプトエレクトロニクス又は電子工学の用途のための半導体デバイスであって、半導体材料のフィルム、及び前記フィルムの面に結合したセル構造体である支持体を含み、そのセルの壁がフィルムの面に垂直であり、前記壁を熱処理の作用下で変形させるのに適切な異なる熱膨張係数を有する少なくとも２種の材料で構成される半導体デバイスである。
本発明による、基板及び応力発生構造体の断面図である、 図１及び前記構造体のへき開される基板の断面図である、 構造体が複数のセルから形成され、そのセルの壁が二材料ストリップである本発明の特定の一実施形態の平面図である。 図３の構造体を製造する方法のステップを示す。 図４−１に続く図であり、図３の構造体を製造する方法のステップを示す。 応力発生構造体への磁界の印加を概略的に示す断面図である。 へき開される基板が前もって脆化された、本発明の一実施形態の断面図である。 破砕イニシエータがへき開される基板中に生成される代替実施形態の断面図である。
本発明の他の特徴及び利点は、添付された図面への参照とともに、以下の詳述から明らかになるであろう。
より容易に図解を検討するために、様々な層の厚さの比率は必ずしも考慮されていない。
へき開法
図１を参照すると、熱処理の適用下で変形するのに適切な構造体２が、基板１の面に形成されている。
基板は、結晶構造（単結晶、多結晶、非晶質）が何であれ、任意の材料（半導体、金属など）であってよい。
好ましくは、基板はＳｉ、ＳｉＣ又はＧｅなどの半導体材料、ＧａＮ、ＩｎＧａＮ、ＧａＡｓ又はＩｎＰなどのＩＶ、ＩＩ／ＶＩ又はＩＩＩ／Ｖ型、及びこれらの元素の他の二元系、三元系又は四元系合金の基板で製造されている。
特定の一実施形態によれば、基板から分離されるべきフィルムは複数の重層した半導体材料によって形成される、及び／又はオプトエレクトロニクス用途（例えば、ＬＥＤ又はレーザー用の）及び／又は光起電力用途（地上及び宇宙用途のための多重接合セルなどの）のための電子デバイスを備える、能動的フィルムである。フィルムはまた、特に電力用途の及び／又はマイクロシステムのための電子回路を備えてもよい。
前記デバイスは、応力発生構造体が基板に結合される前に、引き離すフィルム中に、又は上に形成される。
基板のへき開をもたらす応力を基板の面に伝達するように、基板の面にこの構造体を結合しなければならない。
したがって、構造体と基板との間で結合する適切な方法が選択される。
存在する材料に応じて、結合は分子接着（通常、ダイレクトボンディングと呼ばれる）、はんだ付け又は適切な接着剤、特に基板のへき開を引き起こすために行われる熱処理の温度に対して十分な耐性を有するものによって行うことができる。
基板から引き離すフィルムから構造を除去しなければならない場合、可逆的に結合する接着剤、すなわち構造体を非破壊的に分解させられるものを用意することが好ましい。
例えば、使用される接着剤はエポキシ系接着剤である。
そのような接着剤は、加水分解することができるという利点を有する。したがって、これは、１００℃で水蒸気の作用によって除去することができる。
図１に示された実施形態において、構造体２は、結合層３によって基板１の面に結合されている。
しかし、結合層は問題の材料に応じて随意であり、ダイレクトボンディング作業は、基板の面に応力発生構造体を直接接触させることにより行われてもよい。
構造体２は、例えば図３に示されるようなセル構造体であり、前記構造体を製造する方法は後で詳細に説明される。
セル２’の壁２’’は著しく異なる熱膨張係数を有する材料の二材料ストリップ（又は三材料ストリップでも）からなり、前記壁は基板の面に垂直である。
「著しく異なる」という用語は、例えば、２種の材料の熱膨張係数間の比率が約２以上である、又は前記材料の熱膨張係数が反対符号であるということを意味すると理解される。
応力発生構造体及び基板の間の界面は、セルの壁が基板に接している領域に限定されており、その結果、応力発生構造体は、基板に局部的に結合される。
基板のへき開をもたらすために、熱処理は、基板１の面と平行な平面の２方向に構造体２を変形させるのに適切な温度で適用される。
非常に高い熱膨張係数を与えるセル構造体の形状によって、２０〜５００℃の間の温度は構造体を変形するのに一般に十分である。
温度はまた、基板に構造体を結合する任意の接着剤の性質に従って、接着剤が分解しないように選択される。
したがって、接着剤がエポキシ系接着剤である場合、温度は、好ましくは３００℃未満で適用される。
構造体２が基板１に結合されているので、この変形は基板の材料の機械的強さより大きい応力を基板中に生じさせ、結果として（基板の面に平行、ある深さで存在する）平面Ｃ内でへき開が引き起こされる。
基板が薄いほど、基板は可撓性があり基板中のへき開は深い。
対照的に、より厚い基板はより浅いへき開を生じさせる。
図２から分かるように、へき開面Ｃは、次いで、続く使用のために引き離すことができるフィルム１’を画定し、ことによると機械的力を適用することにより、基板の残りからフィルムを分離する。
一旦フィルム１’が引き離されたなら、へき開のために役立った構造体２は除去することができる。
構造体２が再使用されるようには意図されない場合、それは破壊的に、例えば材料の機械的な及び／又は化学的な除去によって除去することができる。
しかし、また、再使用されることも構造体２にとって可能であり、その場合には、構造体２はフィルム１’から非破壊的に（例えば基板に構造体を結合するために使用される接着剤のエッチングによって）除去され、次いで、それを再使用する目的で調製される（例えば緩やかな研磨によって）。
構造体２が高価な場合、特に有利である。
別の可能性では、特に、引き離したフィルムの引き続きの使用の間に前記構造体が機能を果たした場合、構造体２は、引き離された１’から分離されない。
したがって、例えば、その透明構造体が光起電力フィルムの裏面に電気接触を作るのを可能にするという利点があれば、構造体２は保持され、光起電力フィルムのための支持体として役立つことができる。
構造体２はまた、特にそれが自立する（すなわち、独立して扱うことができる）には厚さが薄過ぎる場合に、すなわち通常その厚さが５０ミクロン未満である場合、引き離すフィルム１’を堅くするために役立つことができる。
適切な場合、さらなるフィルムをそこから引き離すために、基板の残りの部分が、新規の応力発生構造体に結合するために調製されてもよい。
それによりその方法は、インゴットが複数のフィルムに累進的に切断されることを可能にする。
この方法の第１の利点は、使用される構造体が、その熱膨張係数を規定する際に選択の自由度を広げるということである。
特に、熱膨張係数を規定する基準は、使用される材料だけでなくまたセルの形状及び寸法である。
第２の利点は、使用される構造体が、それを構成する材料の個々の熱膨張係数よりはるかに高い熱膨張係数を有するということである。
さらに、構造体の材料及び形状を賢明に選択することによって、要件に応じて、正又は負の熱膨張係数を有する構造体を形成することができる。
結果的に、先行技術においてよりも低い温度で加熱すれば、その機械的強さより高い応力を基板中に生じさせるのに十分である。
したがって、基板がシリコンで製造されている場合、基板は室温で脆い。
したがって、基板経由で応力を印加すると、仮に５００℃を超える、すなわちシリコンの脆性展性遷移点を超える温度であった場合より、基板の容易なへき開をもたらす。
さらに、より低い温度でのこの熱処理は、デバイスを損傷する又はそれらの性能に影響する危険性がないので、引き離すフィルム中又は上に形成される任意のデバイスにとって好都合である。
セル構造体
平面図の図３に示された一実施形態によれば、応力発生構造体は複数のセル２’を含むセル構造体であり、その壁２’’は、基板１の面に垂直な二材料ストリップ２ａ、２ｂである。
各二材料ストリップは、第１の熱膨張係数を有する第１の材料２ａ及び第１の熱膨張係数から著しく異なる第２の熱膨張係数を有する第２の材料２ｂから成る。
有利なことに、セルは同一であり、基板の面と平行な平面内に画定されたパターンが繰り返されている。
セル２’は、基板の面と平行な平面内で２方向に変形することができるのに適切な形状を有している。
図３に示された例において、セルは連続的に凹凸の壁を有する、実質的に六角形の形状を有し、セルの内側にある材料は交互に材料２ａと材料２ｂである。
しかしながら、八角形又は他の形状などのセルの他の形状を、本発明の範囲から離れることなく目論むことができる。
科学文献において発表された数学的方法は、セルの形状及び寸法を規定する役目をする。
そのような構造体を製作する方法は、図３に示されるＡ−Ａ部の線上の図である、図４−１及び図４−２を参照して述べられる。
図４−１（Ａ）において示された第１のステップは、第１の材料２ａの層から始まる。
例えば、前記層は厚さが５０μｍのシリコン層である。
この層はトレンチＴ１、Ｔ２、Ｔ３を作り出すように深くエッチングされ、その通路は、これらのセルの壁を画定する。
セルの形状及び寸法は、必要な熱膨張特性に従って前もって規定されている。
この目的のために、寸法は以下の刊行物に基づいてもよい：“Ｃｅｌｌｕｌａｒ ｓｏｌｉｄ ｓｔｒｕｃｔｕｒｅｓ ｗｉｔｈ ｕｎｂｏｕｎｄｅｄ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ”ｂｙ Ｒ．Ｌａｋｅｓ，Ｊｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｌｅｔｔｅｒｓ，１５，４７５−４７７（１９９６）；及び“Ｔｏｗａｒｄ ｔｈｅ ｔｏｐｏｌｏｇｙ ｄｅｓｉｇｎ ｏｆ ｍｅｃｈａｎｉｓｍｓ ｔｈａｔ ｅｘｈｉｂｉｔ ｓｎａｐ−ｔｈｒｏｕｇｈ ｂｅｈａｖｉｏｕｒ” ｂｙ Ｔ．Ｅ． Ｂｒｕｎｓ ａｎｄ Ｏ．Ｓｉｇｍｕｎｄ，Ｃｏｍｐｕｔｅｒ Ｍｅｔｈｏｄｓ ｉｎ Ａｐｐｌｉｅｄ Ｍｅｃｈａｎｉｃｓ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｖｏｌ．１９３，Ｉｓｓｕｅｓ ３６−３８，１０ Ｓｅｐｔｅｍｂｅｒ ２００４，ｐｐ．３９７３−４０００。
トレンチの幅は、例えば１０μｍである。
図４−１（Ｂ）において示された第２のステップにおいて、堆積された第２の材料２ｂは、その後いわゆる金属結合層（例えば、およそ１０ｍｍのチタン）と呼ばれ、トレンチの壁に真空蒸着又はスパッタによって堆積されている。
例えば、第２の材料は、シリコンの熱膨張係数より大きい熱膨張係数を有する金属（アルミニウム又は銀などの）である。
この堆積作業は、第２の材料２ｂのトレンチＴ１、Ｔ２、Ｔ３を充填する効果、及びまた第２の材料２ｂの層で第１の材料２ａの面を被覆する効果がある。
図４−２（Ｃ）に示された第３のステップにおいて、第１の材料２ａの面を被覆している過剰の第２の材料は、ＣＭＰ（化学的な機械研磨）によって除去される。
この段階で、そのように堆積させた金属の密度を高めるために、不活性雰囲気中で低温（すなわちアルミニウムの場合、通常およそ２００℃で）で、場合によって、熱アニール作業が行われる。
次に、図４−２（Ｄ）を参照して、レジストマスク４を第１の材料２ａの層に堆積する。
このマスクは最終のセル構造体２に保持することが所望される第１の材料２ａの部分を覆うように選択的に堆積する。
前記部分は、二材料ストリップを第２の材料２ｂとともに構成するように、第２の材料２ｂで充填されたトレンチに隣接している。
通常、前記部分の幅は約１０μｍである。
レジストマスクは、続くエッチングステップの間に、第２の材料２ｂに隣接している第１の材料２ａを保護するように意図される。
図４−２（Ｅ）を参照すると、マスク４によって保護されていない第１の材料２ａは、前記第２の材料２ｂに関して選択的にエッチングされる。
最終ステップ（ここに図示されず）において、マスク４は除去される。
したがって、複数のセル２’、壁２”（二材料ストリップ２ａ、２ｂである）から成るセル構造体が得られる。
次いで、前記構造体は任意の適切なボンディング法によって基板１の面に結合される。
述べた場合において、構造体は基板から独立して製作され、次いで、基板に結合される。
しかし、第１の材料２ａの層を基板の面に結合又は堆積し、セル構造体を製作するために上述と同様の方法をこの層に適用することも可能である。
このようにして、第１の材料２ａの層を、スパッタによって、好ましくはＣＶＤ（化学蒸着）によって、又は電気化学的方法によって基板１の面に堆積し、次に、セル構造体を形成させるエッチング作業を行ってもよい。
セル構造体を結合する前に又はセル構造体が形成される第１の材料２ａを堆積させるために、応力発生構造体への結合を促進する及び／又は応力発生構造体を構成する材料によって、何らかの汚染からそれを保護するために基板の面を調製することは有利である。
例えば、およそ５００ナノメートルの厚さを有する酸化シリコンの保護層が形成されてもよい。これはＣＶＤ技法によって堆積される、又は基板がシリコンで製造されている場合には、熱的酸化によって形成される。
また、前記側面層に１００〜３００オングストロームの厚さでフラッシュ蒸発ステップによってチタン結合層を形成し、応力発生構造体の金属への結合を促進することが可能である。
さらに、デバイスは、引き離すフィルム中に又は上に形成され、基板の面は、もはや平面でなく応力発生構造体に結合するには適切でない。
したがって、ＳｉＯ２の層はデバイスの高さを超えて面に堆積され、次いで前記層は、応力発生構造体に結合する目的で、例えば研磨によって平坦化される。
へき開作業の後、エッチングにより酸化物層を除去することは可能で、それによって、応力発生構造体を除去することがより容易になる。
図３は、得られた直線／セル状構造集合体の平面図（すなわち基板１の面に垂直な方向に沿った）を示す。
熱処理を適用すると、二材料ストリップの第２の材料２ｂは、その熱膨張係数がより高いので、第１の材料より伸び、それによって、引張力を生じ、各セル２’の壁が実質的に直線になるまで伸びる。
セルの壁が基板の面に結合されているので、伸びは基板内の応力の印加を引き起こし、へき開をもたらす。
したがって、各二材料ストリップによって応力は、基板に、一様にではなく局部的に伝達される。
言いかえれば、各二材料ストリップ２ａ及び２ｂは、それが結合されている基板に離散的な応力を働かせ、そのように働く離散的な応力はすべて組み合わされ、へき開面Ｃにおいて、基板の材料の機械的強さより高い全体応力を生じさせる。
使用した材料の組の例
二材料ストリップを構成する材料には、可能な限り異なる膨張係数を有さなければならない。
２種の材料の熱膨張係数間で約２以上の比率が望ましい。
したがって、二材料ストリップの材料の一方がシリコン（２５℃でＴＥＣは約４．６×１０−６Ｋ−１である）である場合、他方の材料は、有利には、銀（ＴＥＣおよそ１８×１０−６Ｋ−１）、アルミニウム（ＴＥＣおよそ２３×１０−６Ｋ−１）から、又は銅（ＴＥＣおよそ１６．５×１０−６Ｋ−１）からでも、選択される。
これらの場合において、シリコンは他方の材料ほどは膨張しない構造体が得られる。
また、逆の方向に振る舞う構造体を考案して、二材料ストリップを形成するために、シリコン及びシリコンより実質的に低い熱膨張係数を有する材料を使用することも可能である。
これは、特に酸化シリコン（ＳｉＯ２）及び窒化ケイ素（ＳｉｘＮｙ）の場合である。
また、ゲルマニウム（ＴＥＣおよそ６．１×１０−６Ｋ−１）を二材料ストリップの材料の一方に、及び他方の材料のために上述の金属の１つを、又は、鉄（ＴＥＣおよそ１１．８×１０−６Ｋ−１）さえ使用することが可能である。
一変形として、サファイアが二材料ストリップの材料の一方のために、上述の金属の１つが他方の材料のために選択されてもよい。
最終的に、二材料ストリップの一方の材料のために、負の熱膨張係数を有する材料（タングステン酸ジルコニウムＺｒＷ２Ｏ８などの）を、正の熱膨張係数を有する材料（例えば銀）と組み合わせて使用することが可能である。
そのような二材料ストリップの利点は、大きい変形を得るためにそれを強く加熱することが必要ではなく、それによって、シリコンが脆くなる５００℃未満の温度範囲でシリコンをへき開するのに特に適切にすることである。
また、壁が三材料ストリップであるセル構造体を製作することも可能であり、そこでは、二材料ストリップを形成する第１、及び第２の材料は、それぞれ高い正の熱膨張係数を有する材料（銀などの）及び負の熱膨張係数を有する材料であり、これらはシリコンなどの第３の材料によって隔てられている。
中位の熱膨張係数を有するシリコンでは、安定性と機械的強さとを有するそのような構造体を適用する。
代替として、セル構造体は、二材料ストリップを形成する第１及び第２の材料が空洞によって隔てられている、三材料ストリップ壁で形成されてもよい。
そのような構造体は、Ｏ．Ｓｉｇｍｕｎｄ ａｎｄ Ｓ．Ｔｏｒｑｕａｔｏ“Ｃｏｍｐｏｓｉｔｅｓ ｗｉｔｈ ｅｘｔｒｅｍａｌ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔｓ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６９（２１），１８ Ｎｏｖ．１９９６及び“Ｄｅｓｉｇｎ ｏｆ ｍａｔｅｒｉａｌｓ ｗｉｔｈ ｅｘｔｒｅｍｅ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ ｕｓｉｎｇ ａ ｔｈｒｅｅ−ｐｈａｓｅ ｔｏｐｏｌｏｇｙ ｏｐｔｉｍｉｚａｔｉｏｎ ｍｅｔｈｏｄ”，Ｊ．Ｍｅｃｈ．Ｐｈｙｓ．Ｓｏｌｉｄｓ，Ｖｏｌ．４５，Ｎｏ．６，ｐｐ．１０３７−１０６７，１９９７．による刊行物に記載されている。
磁気歪みセル構造体
本発明の特に有利な一実施形態によれば、応力発生構造体はまた、磁界の作用下で変形するように設計されている。
この目的のために、二材料ストリップを構成する材料の一方は、磁気歪み材料であり、二材料ストリップの他方の構成材料の熱膨張係数とは著しく異なる熱膨張係数をなお有している。
好ましくは、磁気歪み材料は、絶対値で０．０２％より大きい伸びを有する材料、好ましくは「巨大な」磁気歪みと呼ばれるものを示す、すなわち絶対値で５０ｐｐｍより大きい磁気歪み係数を有する材料から選択される。
希土類／鉄合金系材料はそのような特性を示すと知られている。
本発明を実施するのに非常に適切な磁気歪み材料の一例は、ターフェノールＤであり、これは、式Ｔｂ０，３Ｄｙ０，７Ｆｅ１９を有する希土類／鉄合金であり、多結晶形態又は非晶質形態で使用することができる。
磁気歪み係数は各形態（結晶及び非晶質の）に対して異なるが、いずれも５０ｐｐｍより大きい。
その結晶性形態において、磁界の作用下で伸びは最大０．２％であり、およそ１ｋＮ／ｃｍの圧縮応力場を生じさせる。
負の伸びを有するＳｍＦｅ２、及び正の伸びを有するＤｙＦｅ２及びＴｂＦｅ２などの他の希土類／鉄合金はまた、本発明を実施するのに非常に適切である。
そのとき二材料ストリップの他方の材料は、通常、シリコン、ＳｉＣ又はゲルマニウムである。
セル構造体は上述のそれと同一の方法によって製作されてもよい。
例を挙げると、シリコンストリップの厚さが５０ミクロンでありターフェノールＤストリップの厚さが１５ミクロンである、シリコン／ターフェノールＤ二材料ストリップから成る壁を有する構造体を形成することができる。
このようにして形成された構造体は、温度（そのとき、それを変形するために熱処理のみが使用される場合よりも低くてもよい）、及び磁界を組み合わたせ作用下で変形することができる。
そのようなセル構造体の全体の変形は、磁界の作用下で磁気歪み材料の固有の変形より大きい。
例えば、構造体の寸法の相対的な増加は、磁気歪み材料の相対的伸びより１０〜１００倍大きくすることができる。
この増幅率は、セルの幾何学的設計及びこれらの格子配置に依存する。
この増幅は、構造体が温度の作用のみにより膨張又は収縮をする先の実施形態と比較して、応力を発生する構造体の所与の膨脹又は収縮のために、基板中又は基板上の温度に非常に敏感な電子デバイスの存在と両立する、より低い温度の熱処理の適用を可能にする。
そのような構造体を有する基板をへき開するために、熱処理及び磁界が同時に適用される。
適用される温度は、応力を発生する構造体の磁気特性を損なわないように、磁気歪み材料のキュリー温度Ｔｃよりかなり低くなければならない。
ターフェノールＤの場合には、キュリー温度は３８０℃であり、その結果、熱処理は３５０℃を超える温度では適用されず、好ましくは３００℃未満の温度で適用される。
ＤｙＦｅ２、ＳｍＦｅ２及びＴｂＦｅ２については、キュリー温度が６３０〜７１０℃の間にあり、したがって、熱処理は好ましくは６００℃未満の温度で適用される。
図５を参照すると、磁界は、応力を発生する構造体２を取り巻き伝導コイル５ｂに取り囲まれている磁気回路５ａによって印加される。
水平の矢印によって示されるように、このデバイスは基板の面と平行な磁気誘導を生じさせる。
基板が細長い形状を有する、すなわち面（そのとき基板は、ことによると一次元であると考えられる）に平行な平面内の２つの垂線方向に沿った基板の寸法の比率が、少なくとも１０である場合、印加磁界は静的であることが好ましく、基板の最長寸法に平行に向けられる。
面に平行な平面内の２つの垂線方向に沿った基板の寸法が、同じ程度の大きさである場合（例えば、基板が円板の形態をとる場合）、磁界は、基板の平面内において回転する磁気誘導を作り出す変動場の組み合わせの形態で印加され、応力発生構造体の２方向に沿って膨脹を引き起こす。
必要な磁気誘導は通常０．１〜１テスラである。
磁気処理の１つの利点は、応力発生構造体又はへき開される基板とのいずれの接触も伴わないで、それを行うことができるということであり、それによって、その実施を容易にする。
基板の予備脆化
本発明の特定の一実施形態によれば、基板は、そのへき開を容易にする目的で熱処理（及び適切な場合には磁界）を適用する前に脆化されてもよい。
図６に示されるように、弱いゾーン１０は、へき開面に対応する平面内の基板中に形成される。
脆化は、場合によって熱処理と組み合わせたイオン注入に由来してもよく、へき開面に対応する平面中に、恐らく、細孔及び／又は微小バブルが結果として生成する。
この場合、注入されるイオン線量は、スマートカット（商標）技術において破砕のために必要とされるそれより約１０倍小さい。
例えば、シリコン中で２０ミクロンの深さでスマートカット（商標）破砕するためのＨ＋イオン注入線量は、およそ１０１７原子／ｃｍ２であるが、本発明に従って予備脆化するのに必要とされる線量はおよそ５×１０１５〜１０１６原子／ｃｍ２である。
前記脆化処理はまた、基板の製造中に行われてもよい。
したがって、例えば、脆化ゾーンは、シリコン基板上に、ＳｉｘＧｅ１−ｘ（式中、０＜ｘ＜０．８）の２μｍ厚さのエピタキシー成長させた層によって形成されてもよい。この層は、層の中央では最大のゲルマニウム含有率（最大２０％）を有し、上側及び下側の界面に接近するにつれて約５％まで低下する。
例えば、厚さ２０μｍの別のシリコン層が前記層にエピタキシー成長される。
ＳｉｘＧｅ１−ｘ層中のゲルマニウム勾配は、続いて引き離されるように意図される下側にあるＳｉ層の十分な結晶品質（すなわちより低い転位密度及び亀裂の欠如）でエピタキシャル成長するように選択される。
ＳｉｘＧｅ１−ｘ格子パラメータのこの濃度勾配は、転位の形成によって層に応力緩和を作り出すことなく、下側にあるシリコンの格子定数に連続的に一致させることが、実際可能である。
ＳｉｘＧｅ１−ｘ層は、上側及び下側にあるシリコンの層より機械的に脆く、へき開は前記ＳｉｘＧｅ１−ｘ層内で起こる。
基板中の破砕イニシエータ
代替として、へき開作業は、所望の深さで基板中に破砕イニシエータを用意することにより容易にすることができる。
図７に示されるように、破砕イニシエータは、応力を発生する構造体が破砕（上述の平面Ｃ）を引き起こさなければならない深さに実質的に対応する深さで、基板１の側面に付けられた切欠き１１（通常、深さ数十ミクロンの）の形態をとってもよい。
応力が非常に高い深さの範囲内では、基板中の破砕の位置のために、そのようなイニシエータは正確な位置決めを可能にする。
また、それは、へき開のために印加される応力場を、したがって温度、適切な場合には磁気誘導を低減することを可能にする。
破砕イニシエータは、機械的手段によって切削する手法を使用して、及び／又は化学的手段によって、生成することができる。
例えば、所望の破砕深さに対応する、約２ミクロンの厚さのｐ＋ドープシリコンの層を含むｎ型シリコンのウェーハには、切欠きを形成するためにピロカテコールを使用する選択エッチングが、ｐ＋ドープシリコン層の周辺で行われる。
この切欠きの深さは、化学エッチングの継続時間に依存する。
通常、浴内で撹拌しながら１０分間エッチングする場合、およそ５０ミクロンの深さを有する切欠きを形成することができる。
シリコン基板をへき開するために、図３に平面図で示すようなセル構造体を形成する。
セルの壁をシリコン２ａ／銀２ｂ二材料ストリップから形成する。
シリコン及び銀のストリップの幅は約１０ミクロンである。
セル構造体の厚さ（基板の面に垂直な方向の）は、約４０ミクロンである。
各セルを直径１００ミクロンの円に刻み、セルの各側面は長さ約５０ミクロンを有し、約１０ミクロンのたるみのある曲線を描く。
二材料ストリップからの銀による基板の潜在的な汚染を回避するために、基板に構造体を結合する前に、シリコン基板の面に保護酸化物層を形成するのが好ましく、前記酸化物層は、基板をへき開し引き離すフィルムから構造体を除去した後に、ことによると除去される。
このセル構造体は、正に室温から高い接着エネルギー密度を与えることができるダイレクトボンディング法、例えば、プラズマ処理によって調製した面を用いる接着法によって、基板の面に結合する。この種の処理によって数百ｍＪ／ｍ２の接着エネルギー密度を得ることができることは公知である。
そのとき、接着工程（すなわち接着エネルギーの増加）は、セル構造体の変形の何らかの寄生効果が、結合界面で実質的に働き得る前に接着工程を完全に終了させるために、十分に時間をかけた温度での温度上昇率（通常５℃／分）を使用して、集合体の温度を上げることにより行う。
次いで、集合体を約４５０℃の温度に加熱する。
この温度は、二材料ストリップの銀に対して十分に緩やかであり、前述の保護層を通して基板を汚染することはない。
この加熱の作用下で銀のストリップは、シリコンストリップより伸び、それによって、これらが実質的に直線になるまで、湾曲した壁を伸ばす。
この変形によってシリコン基板中に応力を生じ、５０〜１００ミクロンの深さでへき開することが可能になる。
１・・・基板、１’・・・フィルム、２・・・応力発生構造体、３・・・結合層、Ｃ・・・へき開面。

Claims (30)

  1. 基板（１）からフィルム（１’）を引き離すために前記基板（１）をへき開する方法であって、以下の連続的なステップ、即ち、
    （ｉ）局部的に基板（１）の面に結合され、熱処理の作用下で基板（１）の面と平行な平面内で膨脹又は収縮するように設計された応力発生構造体（２）と呼ばれるものを形成するステップと、
    （ｉｉ）膨張又は収縮を引き起こすように設計された前記構造体（２）に熱処理を適用し、基板（１）中に複数の局部応力を生じさせ、応力の組合せが引き離すフィルム（１’）を画定する基板の面と平行なへき開面（Ｃ）での基板の機械的強さより大きい応力を生じさせ、前記応力が前記平面（Ｃ）にわたって基板（１）のへき開をもたらすステップと、
    を含む方法。
  2. 前記応力発生構造体（２）が、そのセル（２’）の壁（２”）が基板の面に垂直であるセル構造体であり、前記熱処理の作用下で前記壁を変形させるように設計された異なる熱膨張係数を有する少なくとも２種の材料（２ａ、２ｂ）で構成されることを特徴とする、請求項１に記載の方法。
  3. セル（２’）の壁（２”）が、少なくとも２の比率だけ異なる熱膨張係数を有する、第１及び第２の材料（２ａ、２ｂ）から形成された二材料ストリップであることを特徴とする、請求項２に記載の方法。
  4. 応力発生構造体が、以下の材料の組、Ｓｉ／Ａｇ、Ｓｉ／Ａｌ、Ｓｉ／Ｃｕ、Ｓｉ／ＳｉＯ２、Ｇｅ／Ａｇ、Ｇｅ／Ａｌ、Ｇｅ／Ｃｕ、Ｇｅ／Ｆｅ、Ｇｅ／ＳｉＯ２、サファイア／Ａｇ、サファイア／Ａｌ、サファイア／Ｃｕ及び／又はサファイア／ＳｉＯ２から形成された二材料ストリップを含むことを特徴とする、請求項３に記載の方法。
  5. セル（２’）の壁（２”）が第１及び第２の材料（２ａ、２ｂ）から形成された二材料ストリップであり、一方が正の熱膨張係数を有し、他方が負の熱膨張係数を有することを特徴とする、請求項２に記載の方法。
  6. 二材料ストリップが以下の材料の組、Ｓｉ／ＺｒＷ２Ｏ８、Ｃｕ／ＺｒＷ２Ｏ８、Ａｌ／ＺｒＷ２Ｏ８及び／又はＡｇ／ＺｒＷ２Ｏ８から形成されることを特徴とする、請求項５に記載の方法。
  7. 二材料ストリップの、第１及び第２の材料が空隙によって又は第３の材料のストリップによって隔てられ、特に二材料ストリップがＡｇ／ＺｒＷ２Ｏ８対によって形成され、第３の材料のストリップがシリコンであることを特徴とする、請求項３〜６のいずれか一項に記載の方法。
  8. 熱処理が２０〜５００℃の間の温度で適用されることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
  9. 応力発生構造体（２）が、磁界の作用下で膨張又は収縮するようにさらに設計されていることを特徴とする、請求項１に記載の方法。
  10. 前記応力発生構造体（２）が、そのセル（２’）の壁（２”）が基板の面に垂直であるセル構造体であり、前記熱処理の作用下で前記壁を変形させるように設計された異なる熱膨張係数を有する少なくとも２種の材料（２ａ、２ｂ）で構成されること及び前記材料の一方が磁気歪み材料であることを特徴とする、請求項９に記載の方法。
  11. 磁気歪み材料が、ターフェノールＤ、ＳｍＦｅ２、ＤｙＦｅ２又はＴｂＦｅ２などの希土類／鉄合金であること、及び、他方の材料がシリコン、ＳｉＣ又はゲルマニウムであることを特徴とする、請求項１０に記載の方法。
  12. 熱処理が磁気歪み材料のキュリー温度未満の温度で適用されること、及び、磁界も前記磁気歪み材料を伸ばす又は縮めるために適切な前記構造体に印加されることを特徴とする、請求項１０又は１１に記載の方法。
  13. 基板（１）が細長い形状を有すること、及び、印加磁界が静的であり、基板（１）の最大寸法に平行に向けられることを特徴とする、請求項１２に記載の方法。
  14. 基板（１）が円板の形態であること、及び印加磁界が回転磁界であることを特徴とする、請求項１２に記載の方法。
  15. 応力発生構造体（２）が結合層（３）によって基板（１）の面に結合されていることを特徴とする、請求項１〜１４のいずれか一項に記載の方法。
  16. 応力発生構造体（２）が、基板（１）の面に結合される前に、第１の材料（２ａ）の層のトレンチをエッチングすること、前記トレンチを第２の材料（２ｂ）で充填すること、二材料ストリップを形成するように意図される第１の材料（２ａ）の層の部分をマスキングすること、及び第１の材料（２ａ）のマスクされていない部分を除去するように選択的に前記層をエッチングすることによって製作されることを特徴とする、請求項２〜１５のいずれか一項に記載の方法。
  17. 応力発生構造体（２）が、第１の材料（２ａ）の層を基板（１）の面に堆積させることによって基板（１）に結合され、続いて前記層中のトレンチをエッチングし、第２の材料（２ｂ）で前記トレンチを充填し、二材料ストリップを形成するように意図される第１の材料（２ａ）の層の部分をマスキングし、第１の材料（２ａ）のマスクされていない部分を除去するために前記層を選択的エッチングすることを特徴とする、請求項２〜１５のいずれか一項に記載の方法。
  18. 基板（１）から引き離すフィルム（１’）の厚さが１〜１００ミクロンの間、好ましくは３０〜７０ミクロンの間、例えば約５０ミクロンであることを特徴とする、請求項１〜１７のいずれか一項に記載の方法。
  19. 引き離すフィルム（１’）の厚さと応力発生構造体（２）の厚さとの比率が０．１〜１０の間であることを特徴とする、請求項１〜１８のいずれか一項に記載の方法。
  20. ステップ（ｉｉ）の前に、弱いゾーン（１０）が前記弱いゾーン（１０）にわたってへき開を引き起こすように基板（１）中に形成されることを特徴とする、請求項１〜１９のいずれか一項に記載の方法。
  21. 前記弱いゾーン（１０）が、５×１０１５〜１０１６原子／ｃｍ２の間の線量を用いるへき開面（Ｃ）の深さでの基板へのイオン注入によって形成されることを特徴とする、請求項２０に記載の方法。
  22. 基板（１）及び引き離すフィルム（１’）がシリコンで製造されていること、及び、弱いゾーン（１０）がＳｉｘＧｅ１−ｘ［式中、０＜ｘ＜０．８］の層であり、ゲルマニウムの割合が界面での最小値から中心での最大値の間で徐々に変化することを特徴とする、請求項２０に記載の方法。
  23. ステップ（ｉｉ）の前に、破砕イニシエータ（１１）がへき開面（Ｃ）の深さで基板（１）中に生成されることを特徴とする、請求項１〜１９のいずれか一項に記載の方法。
  24. ステップ（ｉ）の前に、オプトエレクトロニクス及び／又は光起電力及び／又は電力用途及び／又は電子回路及び／又はマイクロシステム用である電子デバイスが、基板（１）から引き離すフィルム（１’）中又は上に形成されることを特徴とする、請求項１〜２３のいずれか一項に記載の方法。
  25. フィルム（１’）が基板（１）から引き離された後、応力発生構造体（２）がフィルム（１’）から除去されることを特徴とする、請求項１〜２４のいずれか一項に記載の方法。
  26. 基板をへき開するために再び応力発生構造体（２）を使用する目的で、引き離すフィルム（１’）から応力発生構造体（２）を除去した後、応力発生構造体（２）が再使用されることを特徴とする、請求項２５に記載の方法。
  27. 基板（１）が半導体材料で製造されていることを特徴とする、請求項１〜２６のいずれか一項に記載の方法。
  28. 基板（１）がインゴットであること、及びステップ（ｉ）及び（ｉｉ）が、前記基板（１）から連続的に複数のフィルム（１’）を引き離すために数回適用されることを特徴とする、請求項１〜２７のいずれか一項に記載の方法。
  29. 基板（１）及び前記基板（１）の面に結合された応力発生構造体（２）を含む集合体であって、前記応力発生構造体（２）が、そのセル（２’）の壁（２”）が基板（１）の面に垂直であるセル構造体であり、熱処理の作用下で前記壁を変形させるのに適切な異なる熱膨張係数を有する少なくとも２種の材料（２ａ、２ｂ）で構成されることを特徴とする集合体。
  30. 光起電力、オプトエレクトロニクス又は電子工学の用途のための半導体デバイスであって、半導体材料のフィルム（１’）、及び前記フィルムの面に結合したセル構造体である支持体（２）を含み、そのセル（２’）の壁（２”）がフィルム（１’）の面に垂直であり、前記壁を熱処理の作用下で変形させるのに適切な相異なる熱膨張係数を有する少なくとも２種の材料（２ａ、２ｂ）で構成される半導体デバイス。
JP2011241537A 2010-12-22 2011-11-02 基板をへき開する方法 Active JP5458362B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1061052 2010-12-22
FR1061052A FR2969664B1 (fr) 2010-12-22 2010-12-22 Procede de clivage d'un substrat

Publications (2)

Publication Number Publication Date
JP2012134459A true JP2012134459A (ja) 2012-07-12
JP5458362B2 JP5458362B2 (ja) 2014-04-02

Family

ID=43927597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011241537A Active JP5458362B2 (ja) 2010-12-22 2011-11-02 基板をへき開する方法

Country Status (8)

Country Link
US (1) US8420506B2 (ja)
EP (1) EP2468931B1 (ja)
JP (1) JP5458362B2 (ja)
KR (1) KR101401580B1 (ja)
CN (1) CN102543678B (ja)
FR (1) FR2969664B1 (ja)
SG (1) SG182051A1 (ja)
TW (1) TW201230181A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101372395B1 (ko) * 2013-01-09 2014-03-10 한국과학기술원 나노제너레이터 분리 방법 및 이를 이용한 플렉서블 나노제너레이터 제조방법
KR101547057B1 (ko) 2014-02-12 2015-08-24 한국과학기술원 버퍼층을 이용한 나노제너레이터 분리 방법 및 이를 이용한 플렉서블 나노제너레이터 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120217622A1 (en) * 2010-05-21 2012-08-30 International Business Machines Corporation Method for Imparting a Controlled Amount of Stress in Semiconductor Devices for Fabricating Thin Flexible Circuits
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US8709957B2 (en) * 2012-05-25 2014-04-29 International Business Machines Corporation Spalling utilizing stressor layer portions
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
JP6182661B2 (ja) * 2014-02-18 2017-08-16 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN107230611A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 Iii族氮化物结晶制造方法以及ramo4基板
CN107785244A (zh) * 2017-09-27 2018-03-09 厦门三安光电有限公司 一种半导体外延生长方法及其石墨承载盘
JP7373267B2 (ja) * 2018-03-29 2023-11-02 リンテック株式会社 個片体の製造方法
CN109554668A (zh) * 2018-12-17 2019-04-02 合肥鑫晟光电科技有限公司 坩埚喷嘴结构、坩埚以及清理喷嘴的方法
CN114639635B (zh) * 2022-03-17 2023-03-21 电子科技大学 一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
KR100529742B1 (ko) 2000-08-01 2005-11-17 존 울프 인터내셔날 인코포레이티드 기판상의 박막 제조 방법
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2006024782A (ja) 2004-07-08 2006-01-26 Sharp Corp 基板製造方法、および基板製造装置
TW200703462A (en) * 2005-04-13 2007-01-16 Univ California Wafer separation technique for the fabrication of free-standing (Al, In, Ga)N wafers
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20100310775A1 (en) 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US20110048517A1 (en) 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101372395B1 (ko) * 2013-01-09 2014-03-10 한국과학기술원 나노제너레이터 분리 방법 및 이를 이용한 플렉서블 나노제너레이터 제조방법
KR101547057B1 (ko) 2014-02-12 2015-08-24 한국과학기술원 버퍼층을 이용한 나노제너레이터 분리 방법 및 이를 이용한 플렉서블 나노제너레이터 제조방법

Also Published As

Publication number Publication date
US8420506B2 (en) 2013-04-16
FR2969664B1 (fr) 2013-06-14
JP5458362B2 (ja) 2014-04-02
FR2969664A1 (fr) 2012-06-29
CN102543678A (zh) 2012-07-04
US20120161291A1 (en) 2012-06-28
EP2468931B1 (fr) 2013-07-10
EP2468931A1 (fr) 2012-06-27
KR101401580B1 (ko) 2014-06-02
KR20120071322A (ko) 2012-07-02
TW201230181A (en) 2012-07-16
CN102543678B (zh) 2014-10-29
SG182051A1 (en) 2012-07-30

Similar Documents

Publication Publication Date Title
JP5458362B2 (ja) 基板をへき開する方法
US20170358704A1 (en) Techniques for forming optoelectronic devices
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP5567569B2 (ja) 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法
JP5031365B2 (ja) エピタキシャル成長層の形成方法
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
US7341927B2 (en) Wafer bonded epitaxial templates for silicon heterostructures
US6964914B2 (en) Method of manufacturing a free-standing substrate made of monocrystalline semi-conductor material
US10186630B2 (en) Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
US20060035440A1 (en) Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
JP2009267427A (ja) 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
TW201448262A (zh) 用於形成光電子裝置之技術
US20060091400A1 (en) Composite structure with high heat dissipation
US20200321242A1 (en) Method of separating a film from a brittle material
JP2005101630A (ja) 半導体部材の製造方法
WO2010147081A1 (ja) Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板
KR20140060688A (ko) 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Ref document number: 5458362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250