CN114639635B - 一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件 - Google Patents

一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件 Download PDF

Info

Publication number
CN114639635B
CN114639635B CN202210266884.XA CN202210266884A CN114639635B CN 114639635 B CN114639635 B CN 114639635B CN 202210266884 A CN202210266884 A CN 202210266884A CN 114639635 B CN114639635 B CN 114639635B
Authority
CN
China
Prior art keywords
layer
thin film
ion
film wafer
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210266884.XA
Other languages
English (en)
Other versions
CN114639635A (zh
Inventor
帅垚
贺天才
吴传贵
罗文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210266884.XA priority Critical patent/CN114639635B/zh
Publication of CN114639635A publication Critical patent/CN114639635A/zh
Application granted granted Critical
Publication of CN114639635B publication Critical patent/CN114639635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请提供一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件，用于解决现有技术中剥离时裂片的技术问题。其中的一种单晶薄膜剥离方法，包括：获取支撑衬底；获取离子注入后的薄膜晶圆，所述离子注入后的薄膜晶圆包括薄膜层、离子注入层以及余质层；对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体；其中，所述经处理的键合体具有磁致伸缩特性；对所述经处理的键合体进行热处理，得到经热处理的键合体；其中，所述热处理的温度低于所述离子注入层完全气化并使所述离子注入后的薄膜晶圆剥离的临界温度；对所述经热处理的键合体施加磁场，使得所述经热处理的键合体产生应力，以使所述余质层从所述薄膜层剥离。

Description

一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件
技术领域
本申请涉及半导体技术领域，尤其涉及一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件。
背景技术
以硅材料为衬底制备的铌酸锂/钽酸锂单晶薄膜在声波器件、光信号处理、信息存储和电子器件等领域有着广泛的应用，可被应用于制作滤波器、光波导调制器、光波导开关、空间光调制器、光学倍频器、表面声波发生器、红外探测器和铁电体存储器等方面，具有广阔的应用前景。
现有的铌酸锂/钽酸锂单晶薄膜的制备工艺通常为采用离子注入法得到包含薄膜层、分离层和余质层的铌酸锂/钽酸锂单晶晶圆注入片，单晶晶圆注入片在与硅衬底键合后，形成键合体，将键合体加热进行退火剥离余质层，得到铌酸锂/钽酸锂单晶薄膜。在退火的过程中分离层中的注入离子加热形成气体，产生气泡，在分离层中形成的气泡连成一片，而使余质层与薄膜层在瞬间进行整体分离。
但是，在上述过程中，铌酸锂/钽酸锂材料和衬底材料在退火分离时热膨胀系数不一样，键合体发生弯曲，在达到分离的临界条件发生分离时，铌酸锂/钽酸锂单晶晶圆注入片的余质层剥离，瞬间就会改变键合体的弯曲状态，使得弯曲的晶片向平坦瞬间恢复，由于恢复的力太大会使晶片炸裂。也就是说，余质层与薄膜层整体瞬间分离时，会产生非常强的作用力，而使晶片炸裂。
发明内容
本申请的目的是提供一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件，以解决现有技术中存在的余质层与薄膜层整体瞬间分离时晶片炸裂的技术问题。
第一方面，本申请提供一种单晶薄膜的剥离方法，包括：
获取支撑衬底；
获取离子注入后的薄膜晶圆，包括第一表面和第二表面，所述离子注入方向为从所述第一表面至所述第二表面，所述离子注入后的薄膜晶圆包括薄膜层、离子注入层以及余质层；
对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体；其中，所述经处理的键合体具有磁致伸缩性；
对所述经处理的键合体进行热处理，得到经热处理的键合体；其中，所述热处理的温度低于所述离子注入层完全气化并使所述离子注入后的薄膜晶圆剥离的临界温度；
对所述经热处理的键合体施加磁场，使得所述经热处理的键合体产生应力，以使所述余质层从所述薄膜层剥离。
在该技术方案中对支撑衬底和离子注入后的薄膜晶圆进行处理，得到经处理的键合体，然后再对经处理的键合体进行热处理，热处理后的键合体的离子注入层完全气化，而余质层还未从薄膜层剥离，最后再对经热处理的键合体施加磁场，由于经处理的键合体具有磁致伸缩性，这样经热处理的键合体在磁场作用下会产生应力，使得余质层从薄膜层剥离，从而能够避免在经热处理后剥离时发生的裂片。
此处需要说明的是，离子注入层完全气化是指注入离子加热形成气体，产生气泡。磁致伸缩特性是指磁体在被外磁场磁化时，其体积和长度将发生变化的现象。施加的磁场可以是纵向磁场，也可以是横向磁场，在此不做限制。热处理的温度大于或等于150摄氏度℃且小于或等于210℃，热处理的时长大于或等于8小时h且小于或等于15h。
在一个可能的设计中，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
在所述支撑衬底的下表面生长磁致伸缩层，得到异质支撑衬底；
将所述离子注入后的薄膜晶圆的第一表面键合至所述异质支撑衬底的上表面，形成所述经处理的键合体。
在本技术方案中，是在支撑衬底的下表面生长一层磁致伸缩层，然后再将离子注入后的薄膜晶圆的第一表面键合至异质支撑衬底的上表面，其中，异质支撑衬底的上表面也就是支撑衬底的上表面，磁致伸缩层的材料可以是金属与合金，例如镍(Ni)基合金、铁基合金、铁氧体磁致伸缩材料等，或者是其它磁致伸缩材料，在此不做限制。
在一个可能的设计中，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
将所述离子注入后的薄膜晶圆的第一表面键合至所述支撑衬底的上表面，得到键合体；
在所述键合体的下表面生长磁致伸缩层，得到所述经处理的键合体。
在上一技术方案中，是先在支撑衬底的下表面生长磁致伸缩层，然后再与离子注入后的薄膜晶圆进行键合。当然在具体实现过程中，也可以是先将支撑衬底与离子注入后的薄膜晶圆进行键合，得到键合体，然后再在键合体的下表面生长一层磁致伸缩层。
在一个可能的设计中，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
在所述离子注入后的薄膜晶圆的第二表面生长磁致伸缩层，得到具有磁致伸缩层的薄膜晶圆；
将所述具有磁致伸缩层的薄膜晶圆的上表面键合至所述支撑衬底的上表面，得到所述经处理的键合体；其中，所述具有磁致伸缩层的薄膜晶圆的上表面是所述离子注入后的薄膜晶圆的第一表面。
在一个可能的设计中，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
将所述离子注入后的薄膜晶圆的第一表面键合至所述支撑衬底的上表面，得到键合体；
在所述键合体的上表面生长磁致伸缩层，得到所述经处理的键合体；其中，所述键合体的上表面是所述离子注入后的薄膜晶圆的第二表面。
在上述两个技术方案均是在支撑衬底的下表面生长磁致伸缩层，当然在具体实现过程中，也可以是在离子注入后的薄膜晶圆的下表面生长磁致伸缩层，而生长磁致伸缩层的过程可以是在键合之前，也可以是在键合之后，在此不做限制。
在一个可能的设计中，所述磁致伸缩层的厚度大于或等于300纳米nm且小于或等于700nm。
在该技术方案中，在磁致伸缩层生长在支撑衬底的下表面时，生长的磁致伸缩层的厚度范围在[300nm，700nm]。
在一个可能的设计中，所述磁致伸缩层的厚度大于或等于200纳米nm且小于或等于500nm。
在该技术方案中，在磁致伸缩层生长在离子注入后的薄膜晶圆的下表面时，生长的磁致伸缩层的厚度范围在[200nm，500nm]。
在一个可能的设计中，所述磁场的磁场强度大于或等于2安培每米A/m且小于或等于30A/m。
第二方面，本申请还提供一种单晶薄膜，所述单晶薄膜采用如第一方面任一项所述的剥离方法制备而成。
第三方面，本申请还提供一种电子元器件，所述电子元器件包括如第二方面所述的单晶薄膜。
附图说明
图1为本申请实施例提供的一种离子注入后的薄膜晶圆的结构示意图；
图2为本申请实施例提供的一种单晶薄膜的剥离方法的流程示意图；
图3是本申请实施例提供的一种单晶薄膜的剥离方法中得到经处理的键合体的流图示意图；
图4是本申请实施例提供的一种单晶薄膜的剥离方法中得到经处理的键合体的另一流程示意图；
图5是本申请实施例提供的一种单晶薄膜的剥离方法中得到经处理的键合体的另一流程示意图；
图6是本申请实施例提供的一种单晶薄膜的剥离方法中得到经处理的键合体的另一流程示意图；
图7A-图7B是本申请实施例提供的一种余质层从薄膜层剥离的原理示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下，对本申请实施例中的部分用于进行解释说明，以便于本领域技术人员理解。
(1)离子注入剥离(Crystal-ion-slicing，CIS)，是将薄膜晶圆进行高能氢离子H+或氦离子He+注入，从而在薄膜晶圆表面以下深度形成气泡层，然后将其与支撑衬底进行键合，并通过定向腐蚀或者低温退火的方式，使薄膜晶圆沿气泡层劈裂，最终在支撑衬底上获得一定厚度的薄膜材料。其中，离子注入方向为从薄膜晶圆的第一表面至薄膜晶圆的第二表面，离子注入薄膜晶圆后，会形成三层，具体可以参见下图1，包括离子注入层、薄膜层以及余质层。
(2)键合，是将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。
(3)应力，物体由于外因(受力、湿度、温度场变化等)而变形时，在物体各部分之间产生相互作用的内力，在单位面积上的内力称为应力；其中，应力分为压应力与张应力。
(4)本申请实施例中的术语“多个”是指两个或两个以上，鉴于此，本申请实施例中也可以将“多个”理解为“至少两个”；“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，字符“/”，一般表示前后关联对象是一种“或”的关系。
由背景技术中描述的可知，传统的离子注入剥离工艺中，在铌酸锂/钽酸锂材料和衬底材料在退火分离时热膨胀系数不一样，键合体发生弯曲，在达到分离的临界条件发生分离时，铌酸锂/钽酸锂单晶晶圆注入片的余质层剥离，瞬间就会改变键合体的弯曲状态，使得弯曲的晶片向平坦瞬间恢复，由于恢复的力太大会使晶片炸裂。也就是说，余质层与薄膜层整体瞬间分离时，会产生非常强的作用力，而使晶片炸裂。
为解决上述技术问题，请参见图2，为本申请提供的一种单晶薄膜的剥离方法，包括如下步骤：
S201:获取支撑衬底；
S202:获取离子注入后的薄膜晶圆，包括第一表面和第二表面，所述离子注入方向为从所述第一表面至所述第二表面，所述离子注入后的薄膜晶圆包括薄膜层、离子注入层以及余质层；
S203:对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体；其中，所述经处理的键合体具有磁致伸缩性；
S204:对所述经处理的键合体进行热处理，得到经热处理的键合体；其中，所述热处理的温度低于所述离子注入层完全气化并使所述离子注入后的薄膜晶圆剥离的临界温度；
S205:对所述经热处理的键合体施加磁场，使得所述经热处理的键合体产生应力，以使所述余质层从所述薄膜层剥离。
在本申请中，首先执行步骤S201:获取支撑衬底。
在步骤S201中，支撑衬底可以是单层衬底，也可以是括多层衬底，在支撑衬底为多层衬底时，又具体包括如下两种不同情况，下面分别进行描述。
情况1支撑衬底包括衬底层和绝缘层
该情况下，通常是在衬底层上生长制备绝缘层，制备方法包括但不限于热氧化法、沉积法或者其它方法，在本申请中不做限制。这样与离子注入的薄膜晶圆的键合面则为绝缘层。
情况2支撑衬底包括衬底层、缺陷层和绝缘层
缺陷层可以为多晶硅、非晶硅、多晶锗等，或者其他能够提供捕获载流子陷阱的层。或者缺陷层也可以是能够改变电荷密度的层，这两种具体实施方式在可以根据实际需要进行选择。这样与离子注入的薄膜晶圆的键合面同样也是绝缘层。
无论支撑衬底是上述两种实施方式中的哪一种，支撑衬底包括的衬底层的材料是相同的，例如可以是硅、碳化硅、蓝宝石、石英、尖晶石、碳化硅、氮化硅等与薄膜晶圆材料不同的其它材料。
在执行完步骤S201之后，则执行步骤S202:获取离子注入后的薄膜晶圆，包括第一表面和第二表面，所述离子注入方向为从所述第一表面至所述第二表面，所述离子注入后的薄膜晶圆包括薄膜层、离子注入层以及余质层。
对于步骤S202需要说明的是，可以直接获取离子注入后的薄膜晶圆，也可以是先获取薄膜晶圆，然后再进行离子注入，以获取离子注入后的薄膜晶圆，这两种方式均可实现，可以根据制备条件进行选择，在本申请中不做限制。其中，薄膜晶圆是指用于在支撑衬底上形成单晶薄膜的原料，薄膜晶圆的形状、尺寸与支撑衬底的形状尺寸相同，例如薄膜晶圆和支撑衬底同为圆片，并且，薄膜晶圆的直径与支撑衬底的直径相同。薄膜晶圆的材料可以是铌酸锂、钽酸锂、碳化硅或者石英等，还可以是现有技术中能够采用离子注入方式在支撑衬底上形成单晶薄膜的其它材料。
当先获取薄膜晶圆，然后进行离子注入时，可以仍参见图1，由薄膜晶圆的第一表面向薄膜晶圆内部进行离子注入，从而在薄膜晶圆内部形成一层离子注入层，对应的，位于离子注入层上部的是薄膜层，位于离子注入层下部的是余质层。其中，余质层就是需要被剥离的层。
上述过程中注入的离子是通过热处理能够生成气体的离子，例如氢离子、氢离子或者为氖离子。离子注入的方式可以是单一离子注入，也可以是多种离子共注入，例如采用氢氦离子共注入的方式。其中，在注入方式为多种离子共注入时，离子注入的顺序可以根据实际制备需要进行调整。
主要影响薄膜剥离的注入参数由注入能量和注入剂量。注入能量影响注入离子在薄膜晶圆中的位置，也就是离子注入深度，影响制备薄膜的厚度，具体的，离子注入的深度越大，所制备的薄膜层的厚度越大；相反，离子注入的深度越小，所制备的薄膜层的厚度越小。而注入剂量影响注入过程中引入的晶格损伤，注入剂量越大，晶格损伤越严重，同时影响注入离子在薄膜晶圆某一深度的均匀性和连续性，从而影响制备薄膜的连续性。在此以离子注入方式是单一方式注入为例对注入能量和注入剂量进行举例。例如注入氢离子时，注入剂量可以为1×1016～1×1017ions/cm2，注入能量可以为0KeV～600KeV；注入氦离子时，注入剂量可以为1×1016～6×1016ions/cm2，注入能量可以为0KeV～400KeV。再进一步，对于不同的单晶薄膜材料，需要注入的离子也会存在不同，例如，对于铌酸锂材料，注入离子为氦离子，注入剂量可以为4×1016ions/cm2，注入能量可以是200KeV。对于钽酸锂材料，注入离子为氢离子，注入剂量可以为5×1016ions/cm2，注入能量可以为300KeV。
在执行完步骤S202之后，则执行步骤S203：对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体；其中，所述经处理的键合体具有磁致伸缩性。其中，磁致伸缩特性是指磁体在被外磁场磁化时，其体积和长度将发生变化的现象。
步骤S203在具体实现过程中，包括但不限于以下几种方式，下面分别进行介绍。
方式一
在所述支撑衬底的下表面生长磁致伸缩层，得到异质支撑衬底；
将所述离子注入后的薄膜晶圆的第一表面键合至所述异质支撑衬底的上表面，形成所述经处理的键合体。
请参见图3，在该实现方式中，是先在支撑衬底的下表面生长一层磁致伸缩层，得到异质衬底，然后将离子注入后的薄膜晶圆的第一表面键合至异质支撑衬底的上表面，得到经处理的键合体。
方式二
将所述离子注入后的薄膜晶圆的第一表面键合至所述支撑衬底的上表面，得到键合体；
在所述键合体的下表面生长磁致伸缩层，得到所述经处理的键合体。
请参见图4，该实现方式与方式一的区别在于，磁致伸缩层的生长的顺序不同，在该实现方式中，是先将离子注入后的薄膜晶圆的第一表面键合至支撑衬底的上表面，得到键合体之后，然后再在键合体的下表面生长磁致伸缩层。
对于方式一和方式二中将磁致伸缩层生长在支撑衬底的下表面的情况下，磁致伸缩层的厚度范围在[300nm，700nm]。
方式三
在所述离子注入后的薄膜晶圆的第二表面生长磁致伸缩层，得到具有磁致伸缩层的薄膜晶圆；
将所述具有磁致伸缩层的薄膜晶圆的上表面键合至所述支撑衬底的上表面，得到所述经处理的键合体；其中，所述具有磁致伸缩层的薄膜晶圆的上表面是所述离子注入后的薄膜晶圆的第一表面。
请参见图5，该实现方式与方式一和方式二不同的地方在于磁致伸缩层的生长位置不同，具体的，该方式是在离子注入后的薄膜晶圆的第二表面生长磁致伸缩层，然后将具有磁致伸缩层的薄膜晶圆的上表面键合至支撑衬底的上表面，得到经处理的键合体。
方式四
将所述离子注入后的薄膜晶圆的第一表面键合至所述支撑衬底的上表面，得到键合体；
在所述键合体的上表面生长磁致伸缩层，得到所述经处理的键合体；其中，所述键合体的上表面是所述离子注入后的薄膜晶圆的第二表面。
请参见图6，该实现方式也是将磁致伸缩层生长在离子注入后的薄膜晶圆的第二表面，与方式四不同的是，先将离子注入后的薄膜晶圆的第一表面键合至支撑衬底的上表面，得到键合体，然后再将键合体的上表面生长磁致伸缩层。
对于方式三和方式四种将磁致伸缩层生长在离子注入后的薄膜晶圆的第二表面上的情况，磁致伸缩层的厚度范围在[200nm，500nm]。
上述四种实施方式中均涉及到键合，对应的键合方式可以是亲水性键合方式、聚合物键合方式等，或者是其它键合方式，且上述四种实施方式中的不同实施方式可以选择相同的键合方式，也可以选择不同的键合方式，在此均不做限制。
另外，上述四种实施方式中均涉及到生长磁致伸缩层，其中，生长磁致伸缩层的方式可以是物理气相沉积，例如真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜以及分子束外延等，生长磁致伸缩层的方式也可以是化学气相沉积，或者为其它生长方式，在此不做限制。
在得到经处理的键合体之后，接下来则需要对经处理的键合体进行热处理，也就是执行步骤S204:对所述经处理的键合体进行热处理，得到经热处理的键合体；其中，所述热处理的温度低于所述离子注入层完全气化并使所述离子注入后的薄膜晶圆剥离的临界温度。
此处热处理的温度低于离子注入层完全气化并使离子注入后的薄膜晶圆剥离的临界温度，该临界温度通常在240℃。因此，在本申请中，热处理的温度范围可以设置为[150℃，210℃]，在具体实现过程中，热处理的温度可以选择200℃。热处理的时长范围可以设置为[8h，15h]。
在对经处理的键合体进行热处理之后，离子注入层已经完全气化，但是还未达到剥离的状态，在该情况下，则执行步骤S205：对所述经热处理的键合体施加磁场，使得所述经热处理的键合体产生应力，以使所述余质层从所述薄膜层剥离。其中，施加磁场的磁场强度范围可以设置为：[2A/m，30A/m]。
需要说明的是，此处的磁场可以是横向磁场，也可以是纵向磁场，下面分别针对横向磁场和纵向磁场对余质层从薄膜层剥离的方式进行描述。
第一种横向磁场
请参见图7A，以将磁致伸缩层生长在支撑衬底的下表面为例，在施加磁场为横向磁场时，经处理的键合体在横向磁场的作用下，在水平方向上发生伸缩，导致支撑衬底在水平方向上产生形变，键合界面产生剪切应力，使余质层剥离下来。
第二种纵向磁场
请参见图7B，以将磁致伸缩层生长在支撑衬底的下表面为例，在施加磁场为纵向磁场时，经处理的键合体在纵向磁场的作用下，在垂直方向发生伸缩，导致支撑衬底在垂直方向上产生形变，键合界面产生拉应力，使余质层从薄膜层剥离下来。
在余质层从薄膜层剥离后，薄膜层的表面会存在较大的粗糙度，因此需要对薄膜层的表面进行粗糙度处理，其中粗糙度处理的方式包括但不限于化学机械抛光、化学腐蚀、低能离子辐照等，在本申请中不做限制。
第二方面，本申请还提供一种单晶薄膜，所述单晶薄膜采用如第一方面中所述的单晶薄膜剥离方法制备而成。
第三方面，本申请还提供一种电子元器件，所述电子元器件包括第二方面所述的单晶薄膜。
本申请提供的电子元器件可以应用在基站设备、终端设备、汽车、或者其它设备。其中，终端设备可以是智能手机、智能可穿戴设备(手表、手环等)。
其中，本申请提供的电子元器件可以是谐振器，例如声表面波(Surface acousticwave，SAW)谐振器，包括普通声表面波谐振器和薄膜型声表面波(Thin Film SurfaceAcoustic Wave，TF-SAW)谐振器，其中，TF-SAW谐振器包括但不限于温度补偿型声表面波(Temperature compensated SAW，TC-SAW)谐振器、超级高性能(Incredible HighPerformance，IHP)-SAW谐振器或者固体装配型(Solidly Mounted Resonator，SMR)SAW谐振器；
该电子元器件也可以是体声波(Bulk Acoustic Wave，BAW)谐振器，包括但不限于横隔膜型体声波谐振器、空气隙型体声波谐振器或SMR-BAW谐振器，或者为其它类型的体声波谐振器，在此不做限制。
当然本申请提供的电子元器件也可以是由上述的谐振器级联成的滤波器。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种单晶薄膜的剥离方法，其特征在于，包括：
获取支撑衬底；
获取离子注入后的薄膜晶圆，包括第一表面和第二表面，所述离子注入方向为从所述第一表面至所述第二表面，所述离子注入后的薄膜晶圆包括薄膜层、离子注入层以及余质层；
对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体；其中，所述经处理的键合体具有磁致伸缩性；
对所述经处理的键合体进行热处理，得到经热处理的键合体；其中，所述热处理的温度低于所述离子注入层完全气化并使所述离子注入后的薄膜晶圆剥离的临界温度；
对所述经热处理的键合体施加磁场，使得所述经热处理的键合体产生应力，以使所述余质层从所述薄膜层剥离。
2.根据权利要求1所述的剥离方法，其特征在于，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
在所述支撑衬底的下表面生长磁致伸缩层，得到异质支撑衬底；
将所述离子注入后的薄膜晶圆的第一表面键合至所述异质支撑衬底的上表面，形成所述经处理的键合体。
3.根据权利要求1所述的剥离方法，其特征在于，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
将所述离子注入后的薄膜晶圆的第一表面键合至所述支撑衬底的上表面，得到键合体；
在所述键合体的下表面生长磁致伸缩层，得到所述经处理的键合体。
4.根据权利要求1所述的剥离方法，其特征在于，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
在所述离子注入后的薄膜晶圆的第二表面生长磁致伸缩层，得到具有磁致伸缩层的薄膜晶圆；
将所述具有磁致伸缩层的薄膜晶圆的上表面键合至所述支撑衬底的上表面，得到所述经处理的键合体；其中，所述具有磁致伸缩层的薄膜晶圆的上表面是所述离子注入后的薄膜晶圆的第一表面。
5.根据权利要求1所述的剥离方法，其特征在于，对所述支撑衬底和所述离子注入后的薄膜晶圆进行处理，得到经处理的键合体，包括：
将所述离子注入后的薄膜晶圆的第一表面键合至所述支撑衬底的上表面，得到键合体；
在所述键合体的上表面生长磁致伸缩层，得到所述经处理的键合体；其中，所述键合体的上表面是所述离子注入后的薄膜晶圆的第二表面。
6.根据权利要求2或3所述的剥离方法，其特征在于，所述磁致伸缩层的厚度大于或等于300纳米nm且小于或等于700nm。
7.根据权利要求4或5所述的剥离方法，其特征在于，所述磁致伸缩层的厚度大于或等于200纳米nm且小于或等于500nm。
8.根据权利要求1所述的剥离方法，其特征在于，所述磁场的磁场强度大于或等于2安培每米A/m且小于或等于30A/m。
9.一种单晶薄膜，其特征在于，所述单晶薄膜采用如权利要求1-8任一项所述的剥离方法制备而成。
10.一种电子元器件，其特征在于，所述电子元器件包括如权利要求9所述的单晶薄膜。
CN202210266884.XA 2022-03-17 2022-03-17 一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件 Active CN114639635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210266884.XA CN114639635B (zh) 2022-03-17 2022-03-17 一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210266884.XA CN114639635B (zh) 2022-03-17 2022-03-17 一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件

Publications (2)

Publication Number Publication Date
CN114639635A CN114639635A (zh) 2022-06-17
CN114639635B true CN114639635B (zh) 2023-03-21

Family

ID=81949848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210266884.XA Active CN114639635B (zh) 2022-03-17 2022-03-17 一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件

Country Status (1)

Country Link
CN (1) CN114639635B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3007211A1 (en) * 2013-05-31 2016-04-13 Mitsui Chemicals Tohcello, Inc. Electronic member peeling method and laminated body
CN109913954A (zh) * 2019-03-13 2019-06-21 电子科技大学 具有隔离层的单晶薄膜的制备方法、单晶薄膜及谐振器
CN111733452A (zh) * 2020-04-30 2020-10-02 深圳先进技术研究院 柔性自支撑单晶磁性Fe3O4薄膜材料的制备、薄膜材料及应用、单晶结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
JP2020050920A (ja) * 2018-09-27 2020-04-02 パナソニックＩｐマネジメント株式会社 磁歪素子および磁歪素子の製造方法
US20210242394A1 (en) * 2020-02-04 2021-08-05 Massachusetts Institute Of Technology Magnetoelectric heterostructures and related articles, systems, and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3007211A1 (en) * 2013-05-31 2016-04-13 Mitsui Chemicals Tohcello, Inc. Electronic member peeling method and laminated body
CN109913954A (zh) * 2019-03-13 2019-06-21 电子科技大学 具有隔离层的单晶薄膜的制备方法、单晶薄膜及谐振器
CN111733452A (zh) * 2020-04-30 2020-10-02 深圳先进技术研究院 柔性自支撑单晶磁性Fe3O4薄膜材料的制备、薄膜材料及应用、单晶结构

Also Published As

Publication number Publication date
CN114639635A (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
CN110137341B (zh) 单晶压电薄膜异质衬底的制备方法
US6323109B1 (en) Laminated SOI substrate and producing method thereof
KR101196990B1 (ko) 복합 압전 기판의 제조방법
TWI544550B (zh) 具有減少的電損失的絕緣體上半導體型結構的製造方法及相應的結構
CN111865250B (zh) 一种poi衬底、高频声波谐振器及其制备方法
JP2009539254A (ja) イオンシャワーを用いるｓｏｉ構造の作成
CN102986046A (zh) 用于注入压电材料的方法
SG182051A1 (en) Process for cleaving a substrate
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
CN101874290A (zh) 贴合基板的制造方法
CN114639635B (zh) 一种单晶薄膜的剥离方法、单晶薄膜以及电子元器件
CN116669523A (zh) 一种热释电复合薄膜的制备方法
CN115315779A (zh) 复合基板及其制造方法
CN113541626A (zh) 一种复合单晶压电基板及制备方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN114214732B (zh) 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
CN114381808B (zh) 微波加热制备复合薄膜的方法、复合薄膜及电子元器件
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
CN111740003A (zh) 一种压电薄膜体及其制备方法、空腔型器件及其制备方法
CN114141630A (zh) 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件
TW202143293A (zh) 用於接合兩個半導體底材的方法
CN113411064A (zh) 一种薄膜体声波器件及其制备方法
CN112904598B (zh) 一种电光晶体薄膜、制备方法及电子元器件
US12003227B2 (en) Composite substrate, piezoelectric device, and method for manufacturing composite substrate
CN112564662B (zh) 复合衬底及其制备方法、电子元器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant