JP2012123599A - 指示体検出装置および指示体検出方法 - Google Patents

Abstract

【課題】指示体の検出の際の誤検出を排除することを可能にしたり、指示体検出用の回路における直流オフセットの影響を軽減したりすることを実現する。
【解決手段】互いに交差する方向に配置された複数の第１の導体と複数の第２の導体とからなる導体パターンを備える。互いに同一のコード長を有する一対のコードである第１および第２のコードからなる送信信号を同一の第１の導体に供給する。信号検出回路は、複数の第２の導体に接続され、導体パターンと指示体との間の静電容量の変化に対応した受信信号を検出する。受信信号と第１のコードに基づく相関値演算用信号との間で第１の相関値を算出し、受信信号と第２のコード列に基づく相関値演算用信号との間で得第２の相関値を算出する。第１の相関値と第２の相関値とを合成した合成相関値を用いて指示体検出を行う。
【選択図】図２

Description

本発明は、例えばタッチパネルに用いられる指示体検出装置および指示体検出方法に関する。より詳細には、静電結合方式により、複数の指示体の位置を正確に検出できるようにした指示体検出装置および指示体検出方法に関する。

従来、タッチパネル等に用いられる指示体の位置検出の方式として、例えば、抵抗膜方式、静電結合方式（静電容量方式）等の種々のセンサ方式が提案されている。近年では、静電結合方式の指示体検出装置の開発が盛んに行われている。

静電結合方式には、表面型（Surface Capacitive Type）と投影型（Projected Capacitive Type）の２種類の方式がある。表面型は、例えばＡＴＭ（Automated Teller Machine：現金自動預入支払機）等に適用されており、投影型は、例えば携帯電話機等に適用されている。なお、両方式ともセンサ電極と指示体（例えば、指、静電ペン等）との間の静電結合状態の変化を検出して、指示体の位置を検出する。

投影型静電結合方式の指示体検出装置は、並列に配置された複数の電極と指示体との静電結合状態の変化を検出しており、例えばガラスなどの透明基板や透明フィルム上に電極を所定の導体パターンで形成して構成し、指示体が接近した際の指示体と電極との静電結合状態の変化を検出する。従来、このような方式の指示体検出装置に関しては、例えば、特許文献１（特開２００３−２２１５８号公報）、特許文献２（特開平９−２２２９４７号公報）、特許文献３（特開平１０−１６１７９５号公報）など、様々な技術が提案されている。なお、特許文献１には、直交拡散コードを用いたコード分割多重化方式を、マルチユーザタッチシステムに適用する技術が記載されている。特許文献２には、疑似ランダムコード（ＰＮコード）を使用した座標入力装置が記載されている。また、特許文献３には、静電容量型座標装置で使用される指示体としてのペンが記載されている。

近年、クロスポイント静電結合方式と呼ばれる方式の指示体検出装置が提案されている。このクロスポイント静電結合方式は、Ｘ方向及びＹ方向のそれぞれに複数の電極を配置して導体パターンを形成しており、各電極が直交する交点（クロスポイント）での静電結合状態を測定する。指が近づくと、指が近づいたクロスポイントではその静電結合状態が変化するため、この静電結合状態が変化したクロスポイントの座標を検出することで、指の位置を検出できる。

特開２００３−２２１５８号公報 特開平９−２２２９４７号公報 特開平１０−１６１７９５号公報

ところで、静電結合方式の指示体検出装置は、送信信号を送信導体に供給し、受信導体から得られる電流のうち各クロスポイントおいて指示体を介して流出した電流量を電流の変化量として検出することで、指示体がそのクロスポイントを指示したか否かを検出している。しかし、この電流の変化量は微小なので、指示体検出装置のＳ／Ｎ比を向上することが求められている。

ここで、指示体検出装置のＳ／Ｎ比は、送信信号としてＰＮコード等の直交コードを使用した場合、各送信導体に供給するＰＮコードのコード長を長く設定することで向上させることができる。しかしながら、単に同じコード列の繰り返しによって送信信号のコード長を長くしただけでは、指示体が指示する位置を求めるための相関計算で、同じコード列の繰り返しに対応した複数のピークが求まることになり、Ｓ／Ｎ比の改善には結びつかない。したがって、信号送信の際、長いコードを使用する場合には、同じコード列をそのまま繰り返すのではなく、必要とされる長さのコード列を準備する必要がある。

そこで、本発明の目的は、お互いが所定の関連性を備えた２種類のコードを組み合わせることにより、Ｓ／Ｎ比を向上させることのできる指示体検出装置および方法を提供することである。

一方、２種類のコードを組み合わせて、送信導体に供給する信号のコード長を長くすると、指示体の検出の追従性を損なう、という問題が発生する。具体的には、ある時刻に指示体が指示したクロスポイントに最初のコード信号の供給が完了した時点で指示体が別のクロスポイントへ移動した場合、２番目のコード信号の供給は別のクロスポイントで行われることになり、指位置を正しく検出できないという問題が発生する。

そこで、本発明の更なる目的は、送信されるコードのコード長が長くなることで送信信号の繰返し周期が長くなっても追従性を損うことのない指示体検出装置および方法を提供することである。

上記の課題を解決するために、本発明は、
第１の方向に配置された複数の第１の導体と、前記第１の方向に対して交差する第２の方向に配置された複数の第２の導体とからなる導体パターンと、互いが同一のコード長を有するとともに互いが所定の関連性を備えたコードである第１および第２のコードからなる送信信号を生成して前記第１の導体に供給するための信号供給回路と、前記複数の第２の導体に接続され、前記導体パターンと指示体との間の静電容量の変化に対応した受信信号を検出するための信号検出回路と、前記信号検出回路で検出された前記受信信号と、前記第１のコードに対応した第１の相関値演算用信号との間で第１の相関値を算出すると共に、前記信号検出回路で検出された前記受信信号と、前記第２のコードに対応した第２の相関値演算用信号との間で第２の相関値を算出する相関演算回路と、前記相関演算回路で算出された前記第１の相関値と、前記第２の相関値とを演算することで合成した合成相関値を算出する合成回路と、を備え、前記合成回路において得られた前記合成相関値に基づいて、前記指示体を検出する指示体検出装置を提供する。

以上のような構成によれば、第１のコードと第２のコードとして、直交性を有しないコードを使用したとしても、前記第１の相関値と前記第２の相関値を求めた際に、ゴースト信号として検出される成分が互いに逆極性となるような、互いが所定の関連性を備えたコードを用いることで、前記第１の相関値と前記第２の相関値との合成相関値からは前記ゴースト信号の成分がキャンセルされることになり、Ｓ／Ｎ比が改善された指示体検出を行うことができる。

また、第１のコードと第２のコードとして、互いが所定の関連性を備えるとともに、極性反転の関係にある一対のコードを用いることで、合成相関値に含まれる直流オフセット成分を除去することができる。すなわち、第１のコードと第２のコードとは互いに極性反転したビットパターンの関係を有するため、第１の相関値に含まれる直流オフセットと、第２の相関値に含まれる直流オフセットとは、逆極性の値として検出されることになり、第１の相関値と第２の相関値とを演算した合成相関値を求めることで、互いに逆極性の直流オフセット分がキャンセルされる。

本発明によれば、送信信号として、第１のコードと、該第１のコードとは所定の関連性を有する第２のコードを使用することで、直交性を有しないコードを使用した場合であってもＳ／Ｎ比を向上させた指示体検出装置および方法を提供することができる。また、信号送信の際のコード長が長くなることにより送信信号の繰返し周期が長くなっても指示体検出の追従性を損なわない指示体検出装置および方法を提供することができる。

本発明による指示体検出装置の第１の実施の形態の全体の構成例を示すブロック図である。 本発明による指示体検出装置の第１の実施の形態を説明するための図である。 第１の実施の形態の指示体検出装置における送信部の構成例を示すブロック図である。 第１の実施の形態の指示体検出装置に用いる送信信号の例としてのコンプリメンタリコードを説明するための図である。 第１の実施の形態の指示体検出装置に用いる送信信号の例としてのコンプリメンタリコードのビットパターンを説明するための図である。 第１の実施の形態の指示体検出装置に用いる送信信号の例としてのコンプリメンタリコードの相補的な性質を説明するための図である。 第１の実施の形態の指示体検出装置における受信部の第一の部分を説明するための図である。 第１の実施の形態の指示体検出装置における受信部の第２の部分を説明するための図である。 第１の実施の形態の指示体検出装置における受信部の検出動作を説明するために用いる図である。 第１の実施の形態の指示体検出装置の動作例を説明するためのフローチャートを示す図である。 本発明による指示体検出装置の第２の実施の形態を説明するための図である。 第２の実施の形態の指示体検出装置における送信部の構成例を示すブロック図である。 本発明による指示体検出装置の第３の実施の形態で用いる送信信号のコードパターンを説明するための図である。 第３の実施の形態の指示体検出装置における送信部の構成例を示すブロック図である。 本発明による指示体検出装置の第４の実施の形態における送信部の一部の構成例を示すブロック図である。

以下、本発明による指示体検出装置の実施の形態を、図を参照しながら説明する。

［第１の実施の形態］
この実施の形態の指示体検出装置は、静電結合方式により、指示体の指示入力面での指示位置を検出する。なお、この明細書において、指示入力面における座標位置は、互いに直交するＸ軸方向およびＹ軸方向の位置により定めるものとして説明する。また、以下の説明では、ユーザの指を指示体として用いる場合を説明するが、特許文献３に開示された静電ペンや導体棒等を指示体として用いることもできる。また、以下に説明する実施の形態は、指示入力面に同時に存在する複数の指示体、例えば複数本の指をも検出することが可能な例である。

さらに、以下に説明する実施の形態は、指示入力面上における指示体の位置検出を、高速に行えるように工夫された構成を備える。また、送信導体に供給される信号及び受信導体から取り出された信号を、所定のコードが含まれた信号を意味する用語として、コード信号を称することがある。コードについても、ビットパターンに関連する場合にはコード列あるいはビット列と称することがある。

図１に示す指示体検出装置１は、センサ部１００と、送信部２００と、受信部３００と、送信部２００及び受信部３００の動作を制御する制御回路４０とから構成される。

制御回路４０は、指示体検出装置１の各部を制御しており、例えばマイクロコンピュータを搭載して構成されている。

受信部３００は、受信導体群１２を構成する各受信導体から得られる受信信号（電流信号）を増幅すると共に、受信信号に対して信号処理をすることにより、指示体の検出を行うためのものである。受信部３００は、受信導体選択回路３１と、増幅回路３２と、Ａ／Ｄ（Analog to Digital）変換回路３３と、位置検出回路３４とを備えて構成される。位置検出回路３４は、Ａ／Ｄ変換回路３３の出力信号から、指示体の有無や指示位置の位置座標を求めるものであり、演算処理回路３５と、出力回路３６とからなる。

センサ部１００は、送信部２００に接続される複数の第１の導体と、受信部３００に接続される複数の第２の導体とを備える。以下の説明では、例えば６４本の送信導体１１Ｙ_１〜１１Ｙ_６４からなる第１の導体が送信導体であり、送信導体群１１を構成する。また、例えば１２８本の受信導体１２Ｘ_１〜１２Ｘ_１２８からなる第２の導体は、受信導体であり、受信導体群１２を構成する。以下、この送信導体及び受信導体の各導体に付けられた番号をインデックス番号と称す。なお、送信導体群１１を構成する送信導体の本数、及び受信導体群１２を構成する受信導体の本数は、指示入力面１００Ｓのサイズなど、実施の態様に応じて適宜設定される。

送信導体群１１を構成する６４本の送信導体のそれぞれは、センサ部１００のＸ軸方向（図１の横方向）に延伸して配置された直線状の導体である。受信導体群１２を構成する１２８本の受信導体のそれぞれは、センサ部１００のＹ軸方向（縦方向）に延伸して配置された直線状の導体である。送信導体群１１と受信導体群１２は、絶縁材を介して対向配置されている。送信導体と受信導体とが交差する点がクロスポイントと称される。

送信導体および受信導体は、例えば、銀パターンやＩＴＯ（Indium Tin Oxide：酸化インジウムスズ）膜からなる透明電極、あるいは銅箔等で形成される。

図２は、送信導体に供給されるコード信号のビット配置を示す。出力コードＣｓｉは、コードＡｓｉの１周期分のビット列（ａ_１、ａ_２、・・・、ａ_１６）が供給された後にコードＢｓｉの１周期分のビット列（ｂ_１、ｂ_２、・・・、ｂ_１６）が供給される。したがって、コードＡｓｉに対してコードＢｓｉは、コードＡｓｉの１周期分の時間ｔｄ１だけ遅延しているため、コードＡｓｉに基づく相関値とコードＢｓｉに基づく相関値とを演算合成する際には、ｔｄ１の時間差を考慮して合成相関値が算出される。

図３は、送信部２００の構成を示す。送信部２００は、送信信号供給回路２１と、送信導体選択回路２２と、クロック発生回路２３、および制御回路４０を備える。

送信導体群１１を構成する６４本の送信導体１１Ｙ_１〜１１Ｙ_６４は、例えば４本ずつからなる１６個の送信ブロックＴＢ１〜ＴＢ１６に分割される。このため、送信信号供給回路２１は、１６個の異なるコード列を発生する。このために、送信信号供給回路２１は、それぞれ同一のコード長を有し、互いが所定の関係を有する一対のコードを発生させるコードＡｓｉ発生回路２１１と、コードＢｓｉ発生回路２１２を備える。

ここで、送信信号の一例として、コンプリメンタリコードを詳述する。コンプリメンタリコードは、一対の種コードに基づいて生成される、互いが所定の関連性を備える一対のコードである。種コードとしては、２ビット、１０ビット、２６ビットの３個が発見されている。それぞれの種コードに基づいて、２^ｎ、５×２^ｎ、１３×２^ｎ（ｎは１以上の整数）ビットのコード長を有する、一対のコンプリメンタリコードが生成可能である。

図４に、２ビットの種コードを基にした一対のコンプリメンタリコードＡ_NおよびＢ_Nの生成方法を示す。なお、Ａ，Ｂの文字に付加された下付きのサフィックスは、一対のコンプリメンタリコードＡおよびＢのコード長を示す。また、記号「＆」は、コード列を連結することを意味する。２ビットの種コードを基にした４ビットのコードＡ_４は、２ビットの種コードＡ_２の後に、２ビットの種コードＢ_２を連結したコードである。また、４ビットのコードＢ_４は、２ビットの種コードＡ_２の後に、２ビットの種コードＢ_２を極性反転して連結したコードである。すなわち、一対のコンプリメンタリコードＡおよびＢは、種コードＡ_２と種コードＢ_２、及び種コードＡ_２と種コードＢ_２の論理反転コードに基づいて生成されるものである。従って、コードＡとコードＢとの間には所定の関連性が備えられている。コードＡ_８、コードＢ_８についても同様にして生成することができる。また、１０ビットの種コードや２６ビットの種コードの場合についても、同様にして、所定のコード長を有する、一対のコンプリメンタリコードを作成することができる。

以上のようにして作成された一対のコンプリメンタリコードＡ_NおよびＢ_Nのそれぞれのビット列を、最終ビットから先頭ビットへ１ビットずつ移動させた一対のコンプリメンタリコードを複数組作成し、その複数組のそれぞれを構成する一対のコンプリメンタリコードを１ビットずつ互いに同期させて順次出力することで送信信号としてそれぞれの送信導体に供給する。この際、１個の送信信号としては、コンプリメンタリコードＡ（以下、簡単のため単にコードＡという）と、コンプリメンタリコードＢ（以下、簡単のため単にコードＢという）との時分割多重信号とする。以下、このコードＡまたはコードＢに対し、その最終ビットを先頭ビットへ移動させるとともに、コードをシフトすることを「ローテートする」と称す。従って、それぞれコード長が１６ビットの一対のコンプリメンタリコードＡ_１６およびＢ_１６を、１ビットずつローテートさせることにより、一対のコードを１６組作成する。そして、この１６組の一対のコードを、１６個の異なる送信信号として用いる。

図５（Ａ）および（Ｂ）に、この第１の実施形態で用いる、それぞれが１６ビットから成る、一対のコードＡ_１６およびコードＢ_１６のコンプリメンタリコードを例示する。コードＡｓｉ（ｉ＝０，１，２，・・・，１５）は、ローテートの基礎となるコードＡｓ０をその最終ビットからｉビット分だけ先頭ビットへローテートさせたコードを示している。例えば、コードＡｓ１は、コードＡｓ０を１ビット分だけローテートしたコードを、コードＡｓ２は、コードＡｓ０を２ビット分だけローテートしたコードを・・・、コードＡｓ１５は、コードＡｓ０を１５ビット分だけローテートしたコードをそれぞれ示している。以下、この基礎となるコードＡｓ０を「基礎コードＡｓ０」と称す。

同様に、コードＢｓｉ（ｉ＝０，１，２，・・・，１５）は、ローテートの基礎となるコードＢｓ０をｉビット分だけローテートさせたコードを示している。したがって、コードＡｓ０とコードＢｓ０、コードＡｓ１とコードＢｓ１、・・・というように、一対のコードＡｓｉとコードＢｓｉとが１個のコード信号として同じ送信導体に供給される。以下、この基礎となるコードＢｓ０を「基礎コードＢｓ０」と称し、コードＡｓ０またはコードＢｓ０の最終ビットからｉビット分だけ先頭ビットへローテートすることを単に、「ｉビット分（数）だけローテートする」と称す。記号ａ_ｊ（ｊ＝１，２，・・・，１６）は、コードＡｓｉのコード列のｊ−１番目のビットを示し、記号ｂ_ｊ（ｊ＝１，２，・・・，１６）は、コードＢｓｉのコード列のｊ−１番目のビットを示している。

そして、コードＡｓｉのそれぞれについての相関値と、コードＢｓｉのそれぞれについての相関値とを求め、この求めた２つの相関値を演算合成した合成相関値に基づいて、指示体の検出を行う。すなわち、コードＡについては、コードＡｓ０，Ａｓ１，Ａｓ２，・・・，Ａｓ１５に対応する相関値演算用コードＡｓ０´，Ａｓ１´，Ａｓ２´，・・・，Ａｓ１５´を用意する。ここで、コードＡｓｉに対応する相関値演算用コードＡｓｉ´とは、基礎コードＡｓ０に対応する相関値演算用コードＡｓ０´を、コードＡｓｉと同じコード長だけローテートさせたコードＡｓｉ´（＝Ａｓｉ）である。そして、これら相関値演算用コードＡｓ０´〜Ａｓ１５´のそれぞれと、受信導体から得られる受信信号との相関値（第１の相関値）を求める。同様に、コードＢについても、同様に、コードＢｓ０，Ｂｓ１，Ｂｓ２，・・・，Ｂｓ１５に対応する相関値演算用コードＢｓ０´，Ｂｓ１´，Ｂｓ２´，・・・，Ｂｓ１５´を用意する。ここで、コードＢｓｉに対応する相関値演算用コードＢｓｉ´とは、基礎コードＢｓ０に対応する相関値演算用コードＢｓ０´を、コードＢｓｉと同じコード長だけローテートさせたコードＢｓｉ´（＝Ｂｓｉ）である。そして、これら相関値演算用コードＢｓ０´〜Ｂｓ１５´のそれぞれと、受信導体から得られる受信信号との相関値（第２の相関値）を求める。

第１の実施の形態では、送信信号として用いたコードＡｓｉに基づいて受信された信号
と、このコードＡｓｉに対応して生成された相関演算用のコードとの間で算出された第１の相関値と、送信信号として用いたコードＢｓｉに基づいて受信された信号と、このコードＢｓｉに対応して生成された相関演算用のコードとの間で算出された第２の相関値との間に、以下に説明するような相補的な性質が存在することを利用する。

図６（Ａ）には、送信信号としてコードＡｓｉを用いたときに得られた受信信号に対し、相関値演算用コードＡｓｉ´を用いて相関演算したときに得られる第１の相関値の表を示す。また、図６（Ｂ）には、送信信号としてコードＢｓｉを用いたときに得られる受信信号に対し、相関値演算用コードＢｓｉ´を用いて相関演算したときに得られる第２の相関値の表を示す。なお、以下の説明においては、基礎コードＡｓ０およびＢｓ０に対して各コードＡｓ１〜Ａｓ１５および各Ｂｓ１〜Ｂｓ１５がｉビットローテートされているコードを「シフトコードｉ」と称する。また、この基礎コードＡｓ０およびＢｓ０に対応する相関値演算用コードＡｓ０´およびＢｓ０´に対して各コードＡｓ１〜１５´および各Ｂｓ１〜１５´がｉビットローテートされているコードｉも「シフトコードｉ」と称する。

この図６（Ａ）および（Ｂ）の表から判るように、送信信号として用いたコードと相関演算に用いた相関値演算用コードのシフトコードｉが同じ場合に得られる相関値が最大値となる。具体的には、図６（Ａ）に示すように、送信信号として用いたコードＡｓｉと、同じシフトコードｉの相関値演算用コードＡｓｉ´との第１の相関値は、「１６」となっている。従って、相関値演算用コードＡｓｉ´に対応するコードＡｓｉは、第１の相関値が最大値「１６」を呈するものとして検出できる。

一方、送信信号に用いたコードＡｓｉとシフトコードｉが異なる相関値演算用コードＡｓｋ´（ｉ≠ｋ：ｋ＝０，１，２，・・・，１５）との第１の相関値は、「０」（相関無）のみではなく、「０」以外の所定の値（図６（Ａ）では「４」、「-４」）（相関有）が得られてしまう。

ここで、基礎コードに対する送信信号のシフトコードｉと、相関演算に用いた相関演算用コードのシフトコードｉとが異なる場合には、第１の相関値は、全て値が「０」を呈するのが望ましいが、「０」ではない所定の値（この例では、「４」、「-４」）を呈するものが存在してしまう。これは、使用するコードとして直交性を有しないコードを使用することに起因するものである。以下、このような間違った位置に現れる相関値を、既述したように、「ゴースト信号」と称す。なお、この結果は、図６（Ｂ）に示すように、コードＢについても同様である。

図６（Ａ）と図６（Ｂ）とにおいて、「０」ではない所定の値（この例では、「４」、「-４」）を呈する第１の相関値と第２の相関値とについて着目してみると、この所定の値を相関値として呈するコードＡｓｉと相関値演算用コードＡｓｋ´（ｉ≠ｋ）のシフトコードｉの関係と、同じく前記所定の値を相関値として呈するコードＢｓｉと相関値演算用コードＢｓｋ´（ｉ≠ｋ）のシフトコードｉの関係とは、全く同じであり、また、コードＡとコードＢとでは、その相関値が逆極性であるという相補的な関係を示していることが判る。したがって、同じシフトコードｉの相関値演算用コードＡｓｉ´とＢｓｉ´とにより相関演算を行い、その結果得られた相関値を加算して合成すると、相関値演算用コードＡｓｉ´とＢｓｉ´とは異なるコードｋだけローテートされたコードＡｓｋおよびＢｓｋの相関値のうち、「０」でない所定の相関値、すなわちゴースト信号はキャンセルされてゼロになる。したがって、同じシフトコードｉの相関値演算用コードＡｓｉ´とＢｓｉ´に関する相関値の合成相関値に関し、同じシフトコードｉのコードＡｓｉおよびＢｓｉについての相関値は２倍になると共に、異なるシフトコードｋのコードＡｓｋおよびＢｓｋについての相関値は全てゼロとなる。

図３に戻り、送信信号供給回路２１は、複数の送信導体に対し出力コードＣｓｉ（ｉ＝０，１，２，・・・，１５）を供給するものである。一対のコードＡｓｉおよびＢｓｉのそれぞれを発生するためのコードＡｓｉ発生回路２１１およびコードＢｓｉ発生回路２１２と、このコードＡｓｉ発生回路２１１およびＢｓｉ発生回路２１２から出力された一対のコードＡｓｉおよびＢｓｉを時分割多重するための切替回路２１３とからなる。コードＡｓｉ発生回路２１１は、１６個のコードＡｓ０，Ａｓ１，Ａｓ２，・・・，Ａｓ１５を発生する。また、コードＢｓｉ発生回路２１２は、１６個のコードＢｓ０，Ｂｓ１，Ｂｓ２，・・・，Ｂｓ１５を発生する。コードＡｓｉ発生回路２１１と、コードＢｓｉ発生回路２１２とには、それぞれクロック発生回路２３からクロック信号ＣＬＫが入力されてコードが生成される。このクロック発生回路２３から出力されたクロック信号ＣＬＫは、タイミング信号として制御回路４０にも入力されて送信信号供給回路２１の動作を制御する。

そして、コードＡｓｉ発生回路２１１と、コードＢｓｉ発生回路２１２とは、制御回路４０の制御に基づき、クロック発生回路２３から入力されたクロック信号ＣＬＫに同期して、１６個のコードＡｓ０〜Ａｓ１５および１６個のコードＢｓ０〜Ｂｓ１５を先頭ビットから１ビットずつ同期して同時に出力する。したがって、コードＡｓｉ発生回路２１１は、１６ビットａ_１〜ａ_１６からなるコードＡｓ０〜Ａｓ１５を、コードＢｓｉ発生回路２１２は、１６ビットｂ_１〜ｂ_１６からなるコードＢｓ０〜Ｂｓ１５を周期的に繰り返し発生する。コードＡｓ０〜１５およびコードＢｓ０〜Ｂｓ１５は、切替回路２１３を介して送信導体選択回路２２内の、対応する各スイッチ回路２２０１〜２２１６に供給される。

この切替回路２１３には、制御回路４０から制御信号ＳＷ１が供給される。この制御信号ＳＷ１のハイレベル期間においては、コードＡｓｉ発生回路２１１を後段の送信導体選択回路２２に接続し、コードＡｓｉ発生回路２１１から出力されたコードＡｓ０〜Ａｓ１５を出力コードＣｓ０，Ｃｓ１，Ｃｓ２，・・・，Ｃｓ１５として出力する。また、制御信号ＳＷ１がローレベル期間になると、コードＢｓｉ発生回路２１２を後段の送信導体選択回路２２に接続し、コードＢｓｉ発生回路２１２から出力されたコードＢｓ０〜Ｂｓ１５を出力コードＣｓ０〜Ｃｓ１５として出力する。

この結果、切替回路２１３を介して送信導体選択回路２２に出力される出力コードＣｓｉ（ｉ＝０，１，２，・・・，１５）は、図２に示すように、一対のコードＡｓｉとコードＢｓｉとが交互に配置された、時分割多重されたコードである。なお、この送信信号供給回路２１は、出力コードＣｓ０〜Ｃｓ１５のデータが予め保持されたＲＯＭなどからなる不揮発性メモリで構成し、その不揮発性メモリの読み出しアドレスを制御することで、複数個の出力コードＣｓ０〜Ｃｓ１５を出力する構成にしてもよい。

図３において、送信導体選択回路２２は、１６個の送信ブロックＴＢ１，ＴＢ２，・・・，ＴＢ１６のそれぞれに対応する１６個のスイッチ回路２２０１，２２０２，・・・，２２１６を備えている。スイッチ回路２２０１〜２２１６は、それぞれ１入力４出力のスイッチ回路である。出力コードＣｓ０はスイッチ回路２２０１に、出力コードＣｓ１はスイッチ回路２２０２に、・・・、出力コードＣｓ１５はスイッチ回路２２１６に、それぞれ入力される。各スイッチ回路２２０１〜２２１６は、入力端が切替回路２１３に接続されており、４つの出力端がそれぞれ対応する各送信導体に接続されている。そして、各スイッチ回路２２０１〜２２１６は、入力された出力コードＣｓ０〜Ｃｓ１５を供給すべき送信導体を所定の手順で切り替えるようになっている。なお、入力端に接続されていない送信導体は、任意の基準電位又はグラウンドに接続することが望ましい。このように、入力端に接続されていない送信導体を任意の基準電位等に接続することで、隣り合う電極の信号による影響や外来ノイズの影響を低減することができる。

スイッチ回路２２０１は、送信ブロックＴＢ１に対応する。このスイッチ回路２２０１は、送信ブロックＴＢ１の４本の送信導体１１Ｙ_１，１１Ｙ_２，１１Ｙ_３，１１Ｙ_４を１本ずつ順次切り替えて、出力コードＣｓ０を供給する。また、スイッチ回路２２０２は、送信ブロックＴＢ２に対応する。このスイッチ回路２２０２は、送信ブロックＴＢ２の４本の送信導体１１Ｙ_１，Ｙ_６，１１Ｙ_７，１１Ｙ_８を１本ずつ順次切り替えて出力コードＣｓ１を供給する。その他のスイッチ回路２２０３〜２２１６のそれぞれについても同様であり、対応する送信ブロックＴＢ３〜ＴＢ１６のそれぞれ４本の送信導体を１本ずつ順次切り替えて、出力コードＣｓ２〜Ｃｓ１５をそれぞれ供給する。これらスイッチ回路２２０１〜２２１６には、制御回路４０から制御信号ＳＷ２が供給されることで送信導体選択処理が行われる。

図７は、受信部３００を構成する受信導体選択回路３１，増幅回路３２，Ａ／Ｄ変換回路３３の回路構成を示す。

受信導体選択回路３１は、１６個の検出ブロックＤＢ１〜ＤＢ１６に対応する１６個のスイッチ回路３１０１〜３１１６を備える。スイッチ回路３１０１〜３１１６は、それぞれが８入力１出力のスイッチ回路である。これらのスイッチ回路３１０１〜３１１６には、それぞれ対応する検出ブロックＤＢ１〜ＤＢ１６のそれぞれの８本の受信導体から受信信号が選択的に入力される。すなわち、各スイッチ回路３１０１〜３１１６は、それぞれ対応する検出ブロックＤＢ１〜ＤＢ１６のそれぞれの８本の受信導体のうちから１本の受信導体を選択して、後段の増幅回路３２のＩ／Ｖ変換回路３２０１〜３２１６に供給する。スイッチ回路３１０１〜３１１６には、制御回路４０から制御信号ＳＷ３が供給されることで受信導体の選択動作が制御される。すなわち、スイッチ回路３１０１〜３１１６は、送信部２００が全ての送信導体に１６個の出力コードＣｓ０〜Ｃｓ１５が供給し終わる毎に、対応する検出ブロックＤＢ１〜ＤＢ１６の受信導体を、次の受信導体に切り替える。なお、スイッチ回路３１０１〜３１１６において選択されていない受信導体は、任意の基準電位又はグラウンドに接続することでノイズ耐性を向上させることができる。

増幅回路３２は、検出ブロックＤＢ１〜ＤＢ１６のそれぞれに対応する１６個の電流−電圧変換回路（以下、Ｉ／Ｖ変換回路という）３２０１，３２０２，・・・，３２１６からなる。この各Ｉ／Ｖ変換回路３２０１〜３２１６には、受信導体選択回路３１の各スイッチ回路３１０１〜３１１６からの出力信号Ｓ_１〜Ｓ_１６が供給される。受信導体からの受信信号（電流信号）に対して設けられるＩ／Ｖ変換回路３２０１は、演算増幅器４１と、この演算増幅器４１の入出力端間にコンデンサ４２と抵抗４３が接続される。

各Ｉ／Ｖ変換回路３２０１〜３２１６は、対応する各検出ブロックＤＢ１〜ＤＢ１６から供給された出力信号（電流信号）Ｓ_１〜Ｓ_１６を電圧信号に変換し、増幅して出力する。このＩ／Ｖ変換回路３２０１〜３２１６において電圧信号に変換された出力信号Ｓ_１〜Ｓ_１６は、Ａ／Ｄ変換回路３３に入力される。

Ａ／Ｄ変換回路３３は、１６個のＡ／Ｄ変換器３３０１，３３０２，・・・，３３１６を備える。各Ｉ／Ｖ変換回路３２０１〜３２１６において電圧信号に変換された出力信号は、対応する各Ａ／Ｄ変換器３３０１〜３３１６に供給されて、クロック信号ＣＬＫのタイミングに従ってサンプリングされる。そして、各Ａ／Ｄ変換器３３０１〜３３１６は、サンプリング値が８ビットのデジタルサンプルデータＤＳ_１、ＤＳ_２、・・・、ＤＳ_１６に変換して出力する。

このデジタルサンプルデータＤＳ_１〜ＤＳ_１６は、それぞれセンサ部１００の送信導体に供給されたコード列の各ビットに応じた信号となる。ただし、各受信導体には、１６個の出力コードＣｓ０〜Ｃｓ１５が同期して同時に１６本の送信導体に供給されることにより得られる電流が重畳されて流れるので、出力信号Ｓ_１〜Ｓ_１６のデジタルサンプルデータＤＳ_１〜ＤＳ_１６は、１６個の出力コードＣｓ０〜Ｃｓ１５の各ビットの値が合成（加算）された値となっている。具体的には、各デジタルサンプルデータＤＳ_１〜ＤＳ_１６は、コードＡｓ０〜Ａｓ１５のビットａ_１の値が合成された値、コードＡｓ０〜Ａｓ１５のビットａ_２が合成された値…、コードＡｓ０〜Ａｓ１５のビットａ_１６が合成された値、コードＢｓ０〜Ｂｓ１５のビットｂ_１が合成された値、コードＢｓ０〜Ｂｓ１５のビットｂ_２が合成された値、…、コードＢｓ０〜Ｂｓ１５のビットｂ_１６が合成された値が、各ビットが各送信導体に供給されたタイミングに応じて受信導体に現れることになる。Ａ／Ｄ変換回路３３から出力された各デジタルサンプルデータＤＳ_１〜ＤＳ_１６は、図１に示す位置検出回路３４の演算処理回路３５に供給される。

図８において、位置検出回路３４は、Ａ／Ｄ変換回路３３から出力されたデジタルサンプルデータＤＳ_１〜ＤＳ_１６から、指示体の存在あるいは指示位置検出を行うものであり、演算処理回路３５と、出力回路３６とからなる。演算処理回路３５は、１６個の相関演算回路３５１０１，３５１０２，・・・，３５１１６と、１６個の合成回路３５２０１，３５２０２，・・・，３５２１６とからなる。

相関演算回路３５１０１〜３５１１６は、Ａ／Ｄ変換回路３３から入力されたデジタルサンプルデータに対し相関演算を行うための回路である。各相関演算回路３５１０１〜３５１１６には、それぞれ対応するＡ／Ｄ変換回路３３の各Ａ／Ｄ変換器３３０１〜３３１６からデジタルサンプルデータＤＳ_１〜ＤＳ_１６が入力され、コードＡｓ０〜Ａｓ１５およびコードＢｓｉ０〜Ｂｓ１５に対応した相関演算を行う。そして、コードＡｓ０〜Ａｓ１５についての相関演算の結果である相関値と、コードＢｓ０〜Ｂｓ１５についての相関演算の結果である相関値とを、対応する合成回路３５２０１〜３５２１６のそれぞれに供給する。各合成回路３５２０１，３５２０２，・・・，３５２１６は、対応する相関演算回路３５１０１〜３５１１６から供給されたコードＡｓ０〜Ａｓ１５についての相関値と、コードＢｓ０〜Ｂｓ１５についての相関値に関し、同じシフトコード長ｉの相関値演算用コードで相関演算して得られた相関値同士を加算合成する。そして、各合成回路３５２０１〜３５２１６は、それぞれその加算合成の結果を合成相関値として出力回路３６に供給する。

出力回路３６は、演算処理回路３５から入力された合成相関値に基づいて、指示体の指示位置に応じた出力データを指示体検出装置１の出力信号としてパーソナルコンピュータなどの外部装置へ送出するための回路であり、記憶回路３６１と位置算出回路３６２とからなる。記憶回路３６１は、演算処理回路３５において算出された各合成相関値（ＲＭｓ０，ＲＭ２，・・・，ＲＭｓ１５と称する）を一時記憶するための記憶回路である。出力回路３６は、演算処理回路３５から出力された各合成相関値（ＲＭｓ０〜ＲＭｓ１５）をこの記憶回路３６１にマッピングする。位置算出回路３６２は、記憶回路３６１に記憶された全ての合成相関値と基準値ｒｅｆとを比較して、指示体の有無および指示体の位置座標を検出するための回路である。すなわち、位置算出回路３６２は、基準値ｒｅｆとの比較に基づいて、その合成相関値が記憶された記憶回路３６１のアドレス位置から、対応する位置座標を求め、出力信号としてパーソナルコンピュータなどの外部装置へ送出する。このように、位置算出回路３６２は、各合成相関値と基準値ｒｅｆとを比較することで、各クロスポイントについて独立して指示体の検出が可能であるため、位置算出回路３６２は、指示入力面１００Ｓに対して同時に複数の指示体によって位置指示された場合においても、その複数の指示体が指示する位置を同時に検出することができる。

図９は、合成相関値の生成について示す。合成回路３５２０１〜３５２１６のそれぞれにおいて、同じシフトコードｉ同士の相関値演算用コードＡｓｉ´とＢｓｉ´により相関演算して得られた相関値（ＲＡｓｉ及びＲＢｓｉと称する）同士が加算合成されて合成相関値（ＲＭｓ０〜ＲＭｓ１５）が得られる。例えば、図９（Ａ）に示す相関値（ＲＡｓ０）と図９（Ｂ）に示す相関値（ＲＢｓ０）との合成相関値は、同じシフトコードｉのコードＡｓ０およびＢｓ０については２倍になると共に、異なるシフトコードのコードＡｓ１〜Ａｓ１５およびＢｓ１〜Ｂｓ１５についての合成相関値は全てゼロとなる（図９（Ｃ））。

ところで、この基準値ｒｅｆは、指示体検出装置１毎の固体差や環境要因（温度等）などに起因するばらつきにより、変化してしまうことがある。

そこで、本発明の指示体検出装置では、出力回路３６は、指示体１９がセンサ部１００の指示入力面１００Ｓにないときに演算処理回路３５の合成回路３５２０１〜３５２１６で得られる合成相関値を基準値ｒｅｆとして記憶回路３６１に予め記憶する。以下、この合成相関値をオフセット値という。

そして、出力回路３６は、合成相関値を記憶回路３６１に記憶する際に、それぞれの合成回路３５２０１〜３５２１６で算出された合成相関値から、この記憶してあるオフセット値（基準値ｒｅｆ）を減算する。出力回路３６は、その減算結果の値を、各クロスポイントの合成相関値として記憶回路３６１に記憶する。このようにすれば、記憶回路３６１に記憶される合成相関値は、指示体１９がセンサ部１００の指示入力面１００Ｓにないときには全てゼロになる。そして、指示体１９がセンサ部１００の指示入力面１００Ｓ上に接触しているときに記憶回路３６１に記憶される合成相関値は、例えば負の値となる。

そして、位置算出回路３６２は、記憶回路３６１に記憶されている合成相関値を参照し、この記憶回路３６１に負の値を示す合成相関値が記憶されているか否かを検出する。そして、位置算出回路３６２は、記憶回路３６１に負の値を示す合成相関値が記憶されていることを検出したときには、当該負の値を示す合成相関値の記憶回路３６１のアドレス位置に対応するクロスポイントを指示体１９が指示しているものと判断する。

記憶回路３６１に記憶された合成相関値が負の値になっているかどうかは、指示体の存在の有無を判定するための基準値（スレッショールド値）をゼロに設定して、合成相関値とスレッショールド値とを比較するようにすればよい。しかし、ノイズ分などに反応しないようにして、より確実に判定するために、合成相関値と比較するスレッショールド値は、検出されるノイズなどから予め定めておくと良い。また、オフセット値を求める際にノイズの状況を確認して自動的に設定するようにしても良い。

なお、合成相関値とスレッショールド値とを比較し、合成相関値がこのスレッショールド値を超えた場合に指示体１９による位置指示があったことを判断する場合を例示して説明したが、本発明はこれに限られない。例えば、合成相関値の変化があったクロスポイントの領域の面積や形状、また、合成相関値の時間的な変化量に基づいて指示体の接触を検出することもできる。また、それぞれのクロスポイント毎に平均化フィルタなどの処理を施したり、注目するクロスポイントの周囲の合成相関値を用いた空間フィルタを適用しても良い。

次に、図１０を参照して、この第１の実施の形態における指示体検出装置の処理動作の流れを説明する。指示体検出装置の位置検出処理は繰り返し行われるものであるが、図１０では、指示入力面１００Ｓの全クロスポイントについての１回分の処理動作についてのフローチャートを示す。すなわち、コードＡsi、Ｂsiの生成から、これらのコードに基づいて指示体の位置が検出されるまでの処理を示す。

先ず、送信信号供給回路２１は、クロック信号ＣＬＫに同期してコードＡｓｉ（Ａｓ０〜Ａｓ１５）およびコードＢｓｉ（Ｂｓ０〜Ｂｓ１５）の生成する（ステップＳ１０１）。次に、コードＡｓｉ発生回路２１１およびコードＢｓｉ発生回路２１２から出力されたコードは、切替回路２１３を介して、図２に示される、時分割多重化されたコード列とされる。切替回路２１３から出力されるコードは、送信導体選択回路２２によって生成された各送信ブロック（ＴＢ１〜ＴＢ１６）を構成する送信導体に、所定の選択手順に従って順次供給される（ステップＳ１０３）。

受信導体選択回路３１によって生成された各受信ブロック（ＤＢ１〜ＤＢ１６）を構成する受信導体は、所定の選択手順に従って順次選択される。選択された受信導体によって受信された信号は、増幅回路３２、Ａ／Ｄ変換回路３３を介して位置検出回路３４に供給されることで、受信信号から指示体が指示している位置を算出し、その位置データを保持する（ステップＳ１０４）。

そして、図２に示す、時分割多重化された、コードＡｓｉの一周期分の全ビット及びコードＢｓｉの一周期分の全ビット、すなわち、コードＣｓｉの一周期分のデータが全て送信されたことを確認する（ステップＳ１０５）。コードＣｓｉの一周期分のデータが全て送信されると、指示入力面１００Ｓの全クロスポイントについて、１回分の送信処理が完了したことになる。

コードＣｓｉの一周期分のデータの全てが未だ送信されてはいないとステップＳ１０５で判別したときには、ステップＳ１０３に戻り、このステップＳ１０３以降の処理を繰り返す。

ステップＳ１０５で、コードＣｓｉの一周期分のデータの全てが送信されたことが確認されると、演算処理回路３５を構成する相関演算回路（３５１０１〜３５１１６）によって、コードＡｓｉに対応して設定された相関演算用コードと受信信号との相関値と、コードＢｓｉに対応して設定された相関演算用コードと受信信号との相関値が算出される。また、これらの相関値が合成されることで、各送信導体に送信されるコードが直交性を有するコード（例えば、ＰＮコード）でない場合でも、直交性を有しないことに起因するゴースト信号の影響を効果的に排除することができる（ステップＳ１０６）。

演算処理回路３５を構成する合成回路（３５２０１〜３５２１６）から出力されたデータは位置検出回路３４を構成する記憶回路３６１に供給されたメモリにビットマッピングされる。位置検出回路３６２では、メモリにビットマッピングされたデータを参照することで指示体の指示入力面１００Ｓ上での有無あるいは指示体が指示する位置を算出する（ステップＳ１０７）。上述の各ステップが繰り返し実行される
なお、この第１の実施の形態における送信導体及び受信導体の選択切り替えは、送信導体の切り替えを降順に、受信導体の切り替えを昇順にする場合を例示して説明したが、本発明はこれに限られない。送信導体選択回路を設けずに、すべての送信導体に同時に送信信号を供給し、また受信導体選択回路を設けずに、すべての受信導体から同時に受信信号を得られるように構成することもできる。また、送信導体の切り替えを昇順に、受信導体の切り替えを降順にしたり、各送信ブロック及び受信ブロックごとに切り替えの降順または昇順にしたり、切り替えの順番をランダムにしても良い。

〔第１の実施形態の変形例〕
上述の実施の形態では、２ビットの種コードから作成した、それぞれが１６ビットのコンプリメンタリコードＡ，Ｂを用いた場合を例示して説明した。しかし、コードＡ，Ｂのビット長は、１６ビットに限られるものではない。また、コードＡ，Ｂは、２ビットの種コードのみに基づいて作成するものに限られず、８ビットの種コードあるいは２６ビットの種コードに基づいて作成することができることは言うまでもない。

また、上述の実施の形態では、記憶回路３６１に相関値を書き込む際に、オフセット値をそれぞれの相関値から減算する場合を例示して説明した。しかし、本発明はオフセット値を記憶回路３６１に相関値を書き込む際に減算する場合に限られない。例えば記憶回路３６１には、演算処理回路３５の相関演算回路３５１０１〜３５１１６および合成回路３６２０１〜３６２１６のそれぞれで算出された合成相関値をそれぞれ記憶しておき、位置算出回路３６２で位置算出する際に、オフセット値をそれぞれの相関値から減算するようにしても良い。

［第２の実施の形態］
第１の実施の形態において例示した、図２に示す信号送信用のコード列については、送信導体に供給される送信信号である出力コードＣｓｉは、一周期分のコードＡｓｉの後に一周期分のコードＢｓｉが配置される。したがって、コードＢｓｉは、コードＡｓｉに対してコードＡｓｉの１周期分の時間ｔｄ１だけ遅延している。したがって、指示入力面１００Ｓにおいて、指示体１９を高速に移動させた場合、時間ｔｄ１の影響によって、コードＡｓｉが送信導体に供給されたときの指示体１９の指示位置と、コードＢｓｉが送信導体に供給されたときの指示体１９の指示位置とが異なる場合がある。

すると、コードＡｓｉに基づく相関値と、コードＢｓｉに基づく相関値とは、指示体１９が同一の位置にある場合に得られる相関値と比較して、値が異なってしまう。その結果、コードＡｓｉの相関値及びコードＢｓｉの相関値から算出された指示体１９の位置を示すピーク信号や、指示体の誤検出を生じさせるゴースト信号の位置がずれてしまい、図９（Ａ），（Ｂ）に示したような絶対値が同じ値とはならない。これによって、合成相関値には、指示体の誤検出を生じさせるゴースト信号がキャンセルされずに残ってしまい、誤検出の原因となる場合がある。

そこで、第２の実施の形態においては、図１１（ａ）に示す第１の実施の形態で例示した出力コードＣｓｉに換えて、図１１（ｂ）に例示する出力コードＭｓｉを用いる。この出力コードＭｓｉ（ｉ＝０，１，２，・・・，１５）では、一対のコードＡｓｉとコードＢｓｉのそれぞれのコードを構成するビットの配置を所定の規則に従ってスクランブルしている。第２の実施の形態におけるＭｓｉのビット列は、コードＡｓｉの１ビット及びコードＢｓｉの１ビットが例えば交互に配置されたコードとなる。この出力コードＭｓｉを用いれば、合成相関値は、各コードが供給された時刻の時間差を１ビット分の時間ｔｄ２にすることができる。この時間ｔｄ２は、時間ｔｄ１に対して非常に短いので、指示体１９の高速移動に対しても、指示体の誤検出を生じさせるゴースト信号がキャンセルされずに残ってしまう問題を解決することができる。

なお、コードＡｓｉとコードＢｓｉとの間でビットスクランブルする際には、２ビット単位、３ビット単位など、必ずしも１ビットを単位としてスクランブルさせる必要はない。コードＡｓｉ，Ｂｓｉのコード長よりも小さければ、任意の単位長でビット入れ替えすることができる。また、同じ単位長を使用する必要は無く、コードＡｓｉと、コードＢｓｉを構成する各ビットが全体としてスクランブルして配置されていれば良い。

以下に、この第２の実施の形態の構成の要部について説明する。なお、第１の実施の形態と同一構成を備える部分には、同一の参照番号を付与してその説明を割愛する。

図１２に示す第２の実施の形態における送信信号供給回路２１Ａは、図３に示す第１の実施の形態における送信信号供給回路２１と比較して、制御回路４０から出力される制御信号ＳＷ４が切替回路２１３に供給されることで、切替回路２１３に供給された、コードＡｓｉ発生回路２１１から出力されたコードＡｓ０〜Ａｓ１５と、コードＢｓｉ発生回路２１２から出力されたコードＢｓ０〜Ｂｓ１５が、図１１（ｂ）に例示されるように、コードＡｓ０〜Ａｓ１５とコードＢｓ０〜Ｂｓ１５のビット配置が所定の規則に基づいてスクランブルされる。切替回路２１３でビットスクランブルされた出力コードＭｓ１〜Ｍｓ１５は、送信導体選択回路２２に供給される。

第２の実施の形態における受信部では、第１の実施の形態とはビット配置が異なるため、このビット配置を第１の実施の形態で例示したビット配置に変換することで第１の実施の形態で示す相関演算処理などの各信号処理を適用することができる。このビット配置の変換は、例えば、第１の実施の形態で示す演算処理回路３５での演算処理とともに行なうことができる。なお、ビット配置を所定のルールに基づいて送信前の元のビット配置に戻すための変換処理は既知の技術で実現される。

［第３の実施の形態］
第１および第２の実施の形態では、送信すべき一対のコードとして、コンプリメンタリコード（Ａｓｉ及びＢｓｉ）を用いた。第３の実施の形態では、ハードウエア構成は、第１および第２の実施の形態と同様とするも、送信すべき一対のコードが、第１および第２の実施の形態でのコードとは異なり、各ビットの極性が逆極性である一対のコードを用いる。すなわち、第３の実施の形態においては、あるコードを第１のコードとしたとき、この第１のコードと同一のコード長であって、かつ第１のコードを構成する各ビットを極性反転させたコードを第２のコードとし、この第１のコードと第２のコードを一対のコードとして送信信号とする。以下に説明においては、第１のコードを正極性のコード、第２のコードを逆極性のコードと称する。

そして、この第３の実施の形態においては、第１及び第２の実施の形態での信号処理と同様に、正極性のコードについての相関値を算出するための相関値演算用コードとの相関演算を行ったときの相関値と、逆極性のコードについての相関値を算出するための相関値演算用コードとの相関演算を行ったときの相関値とを算出し、その算出した２つの相関値を合成回路において合成する。そして、その合成相関値を用いて指示体の検出を行う。

この構成によれば、受信の際に発生する直流オフセット分が、正極性のコードについての相関値と、逆極性のコードについての相関値とは、互いに逆極性となる。従って、この２つの相関値についての合成相関値を求めると、受信の際に発生する直流オフセット分についての相関値の成分はキャンセルされる。

以下、第３の実施の形態の一例を説明する。

図１３は、第３の実施の形態に適用するコード列を示す。送信ブロック数に対応した１６行×１６列のアダマール行列が例示される。このアダマール行列を構成する各行（あるいは各列）の１６ビットＰＮ_１，ＰＮ_２，・・・，ＰＮ_１６からなる各アダマールコードを１６個の正極性のコード列（第１のコード列）として用いる。この１６個のアダマールコード（Ｄ_１〜Ｄ_１６）は、互いに直交関係を有するコード列であり、例えばＰＮコードが使用される。以下、この正極性のコードを送信コードＤ_１〜Ｄ_１６と称す。なお、以下の説明においては、便宜上、１６ビットからなるＰＮ_１〜ＰＮ_１６が、それぞれの送信コード（Ｄ_１，Ｄ_２，・・・，Ｄ_１６）の１周期分のデータとなる。

正極性のコードと逆極性のコードとからなる、一対のコードの送信導体への供給は、第１の実施の形態のように、１周期分毎に正極性のコードと逆極性のコードとを時分割多重化することで、交互に送信導体に供給する方法と、第２の実施の形態のように、所定の規則に従ってビットスクランブルを行うことで、ビット配置を入れ替えて送信導体に供給する方法のいずれもが可能である。この第３の実施の形態では、第２の実施の形態と同様に、ビット配置を入れ替えたビット列を送信導体に供給する形態を例示して説明する。

この第３の実施の形態を例示する構成は、第２の実施の形態を例示する構成と比較して、信号送信に用いる一対のコードが異なっているものの、送信部及び受信部の動作は同一である。なお、第３の実施の形態の構成の説明においては、第１および第２の実施の形態と同一部分には同一の参照符号を付して、その詳細な説明は省略する
図１４において、第３の実施の形態の構成における送信信号供給回路２１Ｂでは、アダマールコード発生回路２１５と、極性反転回路２１６と、切替回路２１３とを備える。

アダマールコード発生回路２１５は、図１２に示すコードＡｓｉ発生回路２１１あるいはコードＢｓｉ発生回路２１２に相当する。極性反転回路２１６は、入力されたコード列の極性を反転して出力するための回路で、検出ブロックと同数、すなわちこの例では１６個の反転コード器からなる。アダマールコード発生回路２１５では、互いが直交性を有する１６個のアダマールコードからなる送信コードＤ_１〜Ｄ_１６を生成する。これら１６個の送信コードＤ_１〜Ｄ_１６は、切替回路２１３に供給される。また、極性反転回路２１６にも供給されて各送信コードの極性が反転された後に切替回路２１３に供給させる。切替回路２１３では、制御回路４０から出力される制御信号ＳＷ５に基づいて切替回路２１３に供給される各ビットが所定の規則に基づいてビットスクランブルされる。すなわち、アダマールコード発生回路２１５および極性反転回路２１６から供給された３２ビットのコードが所定の規則に基づいてスクランブル処理されて各ビットの位置が入れ替えられる。第２の実施の形態と同様に、切替回路２１３によってビット配置が変換された出力コードＭ１〜Ｍ１６は送信導体選択回路２２の各スイッチ回路２２０１〜２２１６を介して送信導体に供給される。

第３の実施の形態における受信部は、第２の実施の形態と同様の構成を備える。すなわち、切替回路２１３にて所定の規則に基づいてビットスクランブルされたビット列を元のビット列に戻した後に所定の相関演算を行うことで指示体の位置を求める。

［第４の実施の形態］
この第４の実施の形態は、上述の第２の実施の形態に示す構成と、第３の実施の形態に示す形態を組み合わせることで、指示体の高速移動時における誤検出を生じさせるゴースト信号の排除と、受信部の回路における直流オフセットの除去を、一層効果的に行う。すなわち、この第４の実施の形態における指示体検出装置は、信号送信のための一対のコードとしてコンプリメンタリコードＡ及びＢを用い、この一対のコードのそれぞれについて反転コードを生成することで正極性及び負極性の一対のコードを生成する。

第４の実施の形態における送信部２００Ｃにおいては、送信信号供給回路２１Ｃの構成が、第１の実施の形態と構成および第２の実施の形態と異なる。なお、以下の第４の実施の形態の構成例の説明において、第１の実施の形態〜第３の実施の形態と同一部分には、同一の参照符号を付して、その詳細な説明は省略する。

図１５に示すこの第４の実施の形態における送信信号供給回路２１Ｃは、第１および第２の実施の形態で用いたコードＡｓｉ発生回路２１１およびコードＢｓｉ発生回路２１２と、第３の実施の形態で用いた極性反転回路２１６と同一の構成の極性反転回路２１７，２１８と、時分割多重処理、あるいは時分割多重処理とビットスクランブル処理を同時に行うための切替回路２１３Ｃとを備える。コードＡｓｉ発生回路２１１は、生成したコードＡｓ０〜Ａｓ１５を切替回路２１３Ｃに供給すると共に、極性反転回路２１７に供給する。極性反転回路２１７は、コードＡｓ０〜Ａｓ１５のそれぞれの各ビットａ_ｊを極性反転した出力コードを切替回路２１３Ｃに供給する。同様に、コードＢｓｉ発生回路２１２は、生成したコードＢｓ０〜Ｂｓ１５を切替回路２１３Ｃに供給すると共に、極性反転回路２１８に供給する。極性反転回路２１８は、コードＢｓ０〜Ｂｓ１５のそれぞれの各ビットｂ_ｊを極性反転した出力コードを切替回路２１３Ｃに供給する。

そして、この第４の実施の形態では、切替回路２１３Ｃには、制御回路４０から制御信号ＳＷ６が供給されて、コードＡｓ０〜Ａｓ１５、コードＡｓ０〜Ａｓ１５の極性が反転したコード、コードＢｓ０〜Ｂｓ１５、およびコードＢｓ０〜Ｂｓ１５の極性が反転したコードを、ビットスクランブルして順次出力する。送信導体選択回路２２の各スイッチ回路２２０１〜２２１６は、切替回路２１３Ｃから出力された出力コードＭＭ１〜Ｍ１６を順次切り替えて送信導体に供給する。なお、第４の実施の形態のおいては、第１の実施の形態および第２の実施の形態と比較し、切替回路２１３Ｃに供給されるコードの長さが２倍となる。

第４の実施の形態における受信部が備える位置検出回路内の演算処理回路では、送信信号供給回路２１Ｃで生成された各コードに対応した処理が行われる。すなわち、ビットスクランブルされたコード配置を元のコード配置に戻すとともに、コードＡｓｉとそのコードの極性を反転したコードのそれぞれと、コードＡｓｉに対応した相関演算用コードとの相関演算を行い相関値を算出する。同様にして、コードＢｓｉとそのコードの極性を反転したコードのそれぞれと、コードＢｓｉに対応した相関演算用コードとの相関演算を行うことでそれぞれの相関値を算出する。このようにして算出した４種類の相関値を、第１の実施の形態及び第２の実施の形態で行われる相関値の合成処理を行う。上述の信号処理は、例えば、第１の実施例の形態の構成として示す演算処理回路３５に時分割処理させることで実現できる。

具体的には、演算処理回路３５に入力信号の切替回路を具備した演算処理回路（図示せず）を備え、送信信号供給回路２１Ｃで生成されたコードに対応した受信信号の内、第１段階の信号処理として、コードＡｓｉ発生回路２１で生成されたコードＡｓ０〜Ａｓ１５とコードＢｓｉ発生回路で生成されたコードＢｓ０〜Ｂｓ１５に対応したそれぞれの相関演算用コードと受信信号との相関演算処理を行う。これは、第１の実施の形態の構成での処理手続きと同一である。時分割処理の第２段階として、前記の入力信号切替回路を介して極性反転回路２１７および極性反転回路２１８で生成された、極性が反転したコードに対応した受信信号を対象として上述の相関演算処理を行う。この処理で得られた各相関値は出力回路３６に時分割処理データを取り扱うためのメモリ回路を具備した出力回路（図示せず）に供給されて処理される。

また、切替回路２１３Ｃで所定の規則に基づいたビットスクランブル処理が行われる場合には、既述したように、演算処理回路にて所定の規則に基づいてビットスクランブル処理されたビット列を元のビット列に変換した後に上述の相関演算処理を行う。また、出力回路では、第１の実施の形態の構成で示す出力回路３６での処理と、第２の実施の形態の構成で示す出力回路３６での処理が行われることで、指示体検出におけるゴースト信号の発生の排除と直流オフセット分のキャンセルのための処理が同時に行われる。

［その他の変形例］
上述した第１〜第４の実施の形態では、一対のコード列は、そのまま送信導体に供給するようにしたが、一対のコード列のそれぞれを、例えば周波数変調（ＦＳＫ：Frequency Shift Keying）や位相変調（ＰＳＫ：Phase Shift Keying）を施して送信導体に供給するようにしても良い。このように、所定の変調を施した送信信号を供給する場合には、受信部では、周波数変調や位相変調された一対のコード列を復調した後、上述した受信信号処理を実行するようにすれば良い。このように、送信信号に所定の変調を施して供給する場合には、例えば、第１の実施の形態における受信部３００においては、Ａ／Ｄ変換回路３２の前段にその変調に対応する復調回路を設ける構成にし、復調後の受信信号に対し相関演算等をする構成にする。このように送信信号に対し所定の変調を施して送受信することで、さらにＳ／Ｎの向上を図ることができる。

１…指示体検出装置、１１…送信導体群、１１Ｙ…送信導体、１２…受信導体群、１２Ｘ…受信導体、２００…送信部、２１…送信信号供給回路、２２…送信導体選択回路、２３…クロック発生回路、３００…受信部、３１…受信導体選択回路、３２…増幅回路、３３…Ａ／Ｄ変換回路、３４…位置検出回路、３５…演算処理回路、３６…出力回路、４０…制御回路、２１１…コードＡｓｉ発生回路、２１２…コードＢｓｉ発生回路、２１５…アダマールコード発生回路、２１６…極性反転回路

Claims (7)

1. 第１の方向に配置された複数の第１の導体と、前記第１の方向に対して交差する第２の方向に配置された複数の第２の導体とからなる導体パターンと、
   互いが同一のコード長を有するとともに互いが所定の関連性を備えたコードである第１および第２のコードからなる送信信号を生成して前記第１の導体に供給するための信号供給回路と、
   前記複数の第２の導体に接続され、前記導体パターンと指示体との間の静電容量の変化に対応した受信信号を検出するための信号検出回路と、
   前記信号検出回路で検出された前記受信信号と、前記第１のコードに対応した第１の相関値演算用信号との間で第１の相関値を算出すると共に、前記信号検出回路で検出された前記受信信号と、前記第２のコードに対応した第２の相関値演算用信号との間で第２の相関値を算出する相関演算回路と、
   前記相関演算回路で算出された前記第１の相関値と、前記第２の相関値とを演算することで合成した合成相関値を算出する合成回路と、
   を備え、
   前記合成回路において得られた前記合成相関値に基づいて、前記指示体を検出する指示体検出装置。
2. 前記信号供給回路は、前記第１および第２のコードを構成するビットの配置を互いに入替えて出力することを特徴とする請求項１に記載の指示体検出装置。
3. 前記信号供給回路は、前記第１のコードの出力に引き続いて第２のコードを出力することを特徴とする請求項１に記載の指示体検出装置。
4. 前記信号供給回路は、前記送信信号の前記第１のコードと前記第２のコードとの間で、所定ビット数を単位として、互いのビット配置を入れ替えて出力する
   ことを特徴とする請求項１に記載の指示体検出装置。
5. 前記第１および第２のコードは、コンプリメンタリコードである
   ことを特徴とする請求項１に記載の指示体検出装置。
6. 前記第２のコードは、前記第１のコードを極性反転させたコードである
   ことを特徴とする請求項１に記載の指示体検出装置。
7. 第１の方向に配置された複数の第１の導体と、前記第１の方向に対して交差する第２の方向に配置された複数の第２の導体とからなる導体パターン上で、指示体が指示した位置を検出するための指示体検出方法であって、
   互いが同一のコード長を有するとともに、互いが所定の関連性を備えたコードである第１および第２のコードからなる送信信号を生成して前記第１の導体に供給し、
   前記複数の第２の導体に接続され、前記導体パターンと指示体との間の静電容量の変化に対応した受信信号を検出し、
   前記信号検出回路で検出された前記受信信号と、前記第１のコードに対応した第１の相関値演算用信号との間で第１の相関値を算出すると共に、前記信号検出回路で検出された前記受信信号と、前記第２のコードに対応した第２の相関値演算用信号との間で第２の相関値を算出し、
   前記相関演算回路で算出された前記第１の相関値と、前記第２の相関値とを演算することで合成した合成相関値を算出し、
   前記合成回路において得られた前記合成相関値に基づいて前記指示体を検出するようにしたこと特徴とする指示体検出方法。

Images