JP2012122967A - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP2012122967A JP2012122967A JP2010276110A JP2010276110A JP2012122967A JP 2012122967 A JP2012122967 A JP 2012122967A JP 2010276110 A JP2010276110 A JP 2010276110A JP 2010276110 A JP2010276110 A JP 2010276110A JP 2012122967 A JP2012122967 A JP 2012122967A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- device under
- under test
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】安定した電源電圧を供給する。
【解決手段】メイン電源10は、DUT1の電源端子P1に電力を供給する。電源補償回路20は、メイン電源10からDUT1に流れる電源電流IDDから、補償電流ICMP’をDUT1とは別経路に引きこむ。補償電流ICMP’は、それとDUT1の電源端子P1に流れ込む動作電流IOPとの和が実質的に一定となるように生成される。電源補償回路20は、試験状態においてDUT1と熱的に結合されるように配置される。
【選択図】図6
【解決手段】メイン電源10は、DUT1の電源端子P1に電力を供給する。電源補償回路20は、メイン電源10からDUT1に流れる電源電流IDDから、補償電流ICMP’をDUT1とは別経路に引きこむ。補償電流ICMP’は、それとDUT1の電源端子P1に流れ込む動作電流IOPとの和が実質的に一定となるように生成される。電源補償回路20は、試験状態においてDUT1と熱的に結合されるように配置される。
【選択図】図6
Description
本発明は、電源の安定化技術に関する。
CMOS(Complementary Metal Oxide Semiconductor)テクノロジを用いたCPU(Central Processing Unit)、DSP(Digital Signal Processor)、メモリなどの半導体集積回路(以下、DUTという)を試験する際、DUT内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、DUTの動作電流(負荷電流)の合計は、試験の内容などに応じて時々刻々と変動する。
DUTに電力を供給する電源回路はたとえばレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とDUTの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
電源電圧の変動は、DUTの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばDUTに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
特許文献2に記載の技術では、被試験デバイスに電源電圧を供給するメインの電源に加えて、ドライバの出力によってオン、オフが制御されるスイッチを含む補償回路が設けられる。そして、被試験デバイスに供給されるテストパターンに応じて発生しうる電源電圧の変動をキャンセルするように、スイッチ素子に対する補償用の制御パターンをテストパターンに対応付けて定義しておく。実試験時には、テストパターンを被試験デバイスに供給しつつ、補償回路のスイッチを制御パターンに応じてスイッチングすることにより、電源電圧を一定に保つことができる。
特許文献1に開示される技術では、DUTに印加するテストパターンを読み取ってから電源電圧を補償するため、急峻な電源電圧に追従できず、試験パターンに対して電源電圧補償の遅れが生ずる可能性がある。また電源補償回路が電源回路の一部として構成されるため、電源回路とDUTの間のインピーダンスにより制限された周波数帯域でしか補償することができない。また、補償する電源変動の可変量、分解能に応じた多ビットのD/Aコンバータが必要となる。
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、被試験デバイスに安定した電源電圧を供給可能な試験装置の提供にある。
本発明のある態様は、被試験デバイスを試験する試験装置に関する。試験装置は、被試験デバイスの電源端子に電力を供給するメイン電源と、電源補償回路と、を備える。電源補償回路は、制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償電流を生成し、メイン電源から被試験デバイスへ流れる電源電流から、補償電流を被試験デバイスとは別経路に引きこむように構成される。補償電流は、それと被試験デバイスの電源端子に流れ込む動作電流との和が実質的に一定となるように生成される。電源補償回路は、試験状態において被試験デバイスと熱的に結合されるように配置される。
この態様によると、被試験デバイスに流れる動作電流と、補償電流の和が一定に保たれるため、一方が増加するとき他方は減少する関係が成り立つ。つまり電源補償回路の消費電力と被試験デバイスの消費電力とはトレードオフの関係にあり、一方の発熱量が大きくなるとき他方の発熱量は減少する。被試験デバイスと電源補償回路を熱的に結合することにより、一方の発熱量が大きい場合に、その熱量が他方へと伝搬するため、被試験デバイスと電源補償回路の温度が一定に保たれるように熱的なフィードバックがかかる。その結果、被試験デバイスの温度変動を抑制することができ、動作電流の変動を抑制でき、電源補償回路によって、安定した動作電流に応じて定められた補償電流を供給することにより、電源電圧の変動を一定に保つことができる。
電源補償回路と被試験デバイスは、共通の冷却手段を介して接続されてもよい。
冷却手段は、ヒートシンクを含んでもよい。冷却手段は、ペルチェ素子を含んでもよい。
被試験デバイスが装着されるソケットが実装されるボードをさらに備えてもよい。電源補償回路は、ボードのソケットと同じ面であって、ソケットと隣接する位置に実装され、電源補償回路と被試験デバイスは、メイン電源と被試験デバイスの電源端子の間を電気的に接続する電源ラインを介して、熱的に結合されてもよい。
被試験デバイスが装着されるソケットが実装されるボードをさらに備えてもよい。電源補償回路は、ボードのソケットとは反対の面であって、ソケットとオーバーラップする位置に実装されていてもよい。
電源補償回路は、電源端子と接地端子の間に設けられたソーススイッチを含み、ソーススイッチをノーマリオンとして電流を発生させ、スイッチングによってソーススイッチをオフしたときの電流の変化量を、ソース補償電流として被試験デバイスの電源端子に注入してもよい。
電源補償回路は、電源端子と接地端子の間に設けられたシンクスイッチをさらに含み、シンクスイッチをノーマリオフとし、スイッチングによってシンクスイッチをオンしたときに流れる電流を、被試験デバイスとは別経路に引きこんでもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、温度変動を抑制し、電源電圧を安定化できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1は、実施の形態に係る試験装置2の構成を示す回路図である。図1には試験装置2に加えて、試験対象の半導体デバイス(以下、DUTと称す)1が示される。
DUT1は、複数のピンを備え、その中の少なくともひとつが電源電圧VDDを受けるための電源端子P1であり、別の少なくともひとつが接地端子P2である。複数の入出力(I/O)端子P3は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置2から出力される試験信号(テストパターン)STESTを受け、あるいは試験信号STESTに応じたデータを試験装置2に対して出力する。図1には、試験装置2の構成のうち、DUT1に対して試験信号を与える構成が示されており、DUT1からの信号を評価するための構成は省略されている。
試験装置2は、メイン電源10、パターン発生器PG、複数のタイミング発生器TGおよび波形整形器FC、複数のドライバDR、電源補償回路20を備える。
試験装置2は複数n個のチャンネルCH1〜CHnを備えており、その中のいくつか(CH1〜CH4)がDUT1の複数のI/O端子P3に割り当てられる。図1では、n=6の場合が示されるが、実際の試験装置2のチャンネル数は、数百〜数千のオーダーである。
メイン電源10は、DUT1の電源端子P1に供給すべき電源電圧VDDを生成する。たとえばメイン電源10は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子P1に供給される電源電圧VDDを、目標値と一致するようにフィードバック制御する。キャパシタCsは、電源電圧VDDを平滑化するために設けられる。メイン電源10は、DUT1に対する電源電圧の他、試験装置2内部のその他のブロックに対する電源電圧も生成する。メイン電源10からDUT1の電源端子P1への出力電流を、電源電流IDDと称する。
メイン電源10は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりDUT1の動作電流IOPの急峻な変化に追従できない場合がある。たとえば動作電流IOPがステップ状に変化するとき、電源電圧VDDはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧VDDの変動は、DUT1の正確な試験を妨げる。なぜならDUT1にエラーが検出されたとき、それがDUT1の製造不良によるものなのか、電源電圧VDDの変動によるものなのかを区別することができないからである。
電源補償回路20は、メイン電源10の応答速度を補うために設けられる。DUT1の設計者は、ある既知の試験信号STEST(テストパターンSPTN)が供給された状態において、DUT1の内部回路の動作率の時間推移を推定可能であるから、DUT1の動作電流IOPの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
一方、メイン電源10の応答速度(利得、フィードバック帯域)が既知であれば、予測される動作電流IOPに応答してメイン電源10が生成する電源電流IDDもまた予測することができる。そうすると、予測される動作電流IOPと電源電流IDDの差分を、電源補償回路20によって補うことにより、電源電圧VDDを安定化することができる。
なお電源電圧VDD’と電源電流IDDの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源10ならびにメイン電源10から電源端子P1までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
なお電源電圧VDD’と電源電流IDDの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源10ならびにメイン電源10から電源端子P1までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
電源補償回路20は、ソース補償回路20a、シンク補償回路20bを備える。たとえばソース補償回路20aは、電源端子P1と接地端子の間に設けられたソーススイッチSW1を含む。同様にたとえばシンク補償回路20bは、電源端子P1と接地端子の間に設けられたシンクスイッチSW2を含む。ソーススイッチSW1、シンクスイッチSW2はそれぞれ、NチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を利用したスイッチであり、制御信号SCNT1、SCNT2に応じて制御される。なお、ソーススイッチSW1と直列に電流源を設けてもよいし、シンクスイッチSW2と直列に電流源を設けてもよい。
ソーススイッチSW1は、電源電圧VDDの低下を抑制するために、動作電流IOPに対して電源電流IDDが不足する電流成分を、補償パルス電流ISRC(ソースパルス電流)としてDUT1の電源端子P1に注入する。ソーススイッチSW1は、メイン電源10aの出力端子と接地端子の間に設けられ、そのゲートには、制御信号SCNT1が入力される。ソーススイッチSW1はノーマリオンであり、定常的なオン状態において所定レベルIDCの電流を発生する。
つまりメイン電源10の出力電流IDDは、定常的に、以下の式で与えられる。
IDD=IOP+IDC
つまりメイン電源10の出力電流IDDは、定常的に、以下の式で与えられる。
IDD=IOP+IDC
ソーススイッチSW1が制御信号SCNT1に応じてオフすると、ソーススイッチSW1に流れる電流Isは急峻にゼロとなる。メイン電源10の応答は、ソーススイッチSW1のスイッチングに追従できないため、ソーススイッチSW1に流れる電流Isの減少分が、補償パルス電流ISRCとしてDUT1に注入される。
図2は、ソーススイッチSW1により生成される補償パルス電流ISRC(ICMP)を示す波形図である。ソーススイッチSW1は、制御信号SCNT1がハイレベルのときオン、ローレベルのときオフする。電源補償回路20は、ソースパルス電流ISRCをメイン電源10とは別経路から電源端子P1に注入する。実効的な補償電流ICMPの波形は、補償パルス電流ICMPの時間平均により与えられる。
一方、シンクスイッチSW2は、電源電圧VDDの上昇を抑制するために、動作電流IOPに対して過剰な電源電流IDDをDUT1とは別経路に引きこむ。シンクスイッチSW2は、ソーススイッチSW1と同様に、メイン電源10aの出力端子と接地端子の間に設けられ、そのゲートには、制御信号SCNT2が入力される。シンクスイッチSW2はノーマリオフである。シンクスイッチSW2が制御信号SCNT2に応じてオンすると、補償パルス電流ISINK(シンクパルス電流ともいう)が生成される。メイン電源10は、シンクスイッチSW2の急速なオフに追従できないため、電源端子P1に流れ込む電源電流IDDから、シンクパルス電流ISINKがDUT1とは別経路に引きこまれる。
DUT1の電源端子P1に流れ込む動作電流IOP、メイン電源10が出力する電源電流IDD、および電源補償回路20が出力する補償電流ICMPの間には、電流保存則から、式(1)、(2)が成り立つ。
IOP=IDD+ICMP …(1)
ICMP=ISRC−ISINK …(2)
IOP=IDD+ICMP …(1)
ICMP=ISRC−ISINK …(2)
つまり、補償電流ICMPの正の成分が、ソースパルス電流ISRCとしてソーススイッチSW1から供給され、補償電流ICMPの負の成分が、シンクパルス電流ISINKとしてシンクスイッチSW2から供給される。
ドライバDR1〜DR6のうち、ドライバDR6は、ソーススイッチSW1に割り当てられ、ドライバDR5はシンクスイッチSW2に割り当てられる。別の少なくともひとつのドライバDR1〜DR4は、それぞれ、DUT1の少なくともひとつのI/O端子P3に割り当てられる。
波形整形器FCおよびタイミング発生器TGをインタフェース回路4と総称する。複数の41〜46は、チャンネルCH1〜CH6ごと、言い換えればドライバDR1〜DR6ごとに設けられる。i番目(1≦i≦6)のインタフェース回路4iは、入力されたパターン信号SPTNiをドライバDRに適した信号形式に整形し、対応するドライバDRiへと出力する。
パターン発生器PGは、テストプログラムにもとづき、インタフェース回路41〜46に対するパターン信号SPTNを生成する。具体的にパターン発生器PGは、DUT1のI/O端子P3に割り当てられたドライバDR1〜DR4に対しては、各ドライバDRiが生成すべき試験信号STESTiを記述するテストパターンSPTNiを、そのドライバDRiに対応するインタフェース回路4iに対して出力する。テストパターンSPTNiは、試験信号STESTiの各サイクル(ユニットインターバル)におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
またパターン発生器PGは、必要な補償電流ICMPに応じて定められた補償用の制御パターンSPTN_CMPを生成する。制御パターンSPTN_CMPは、ソーススイッチSW1に割り当てられたドライバDR6が生成すべき制御信号SCNT1を記述する制御パターンSPTN_CMP1と、シンクスイッチSW2に割り当てられたドライバDR5が生成すべき制御信号SCNT2を記述する制御パターンSPTN_CMP2を含む。制御パターンSPTN_CMP1、SPTN_CMP2はそれぞれ、各サイクルにおけるソーススイッチSW1、シンクスイッチSW2のオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。
パターン発生器PGは、テストパターンSPTN1〜SPTN4にもとづいて、つまりDUT1の動作電流の変動に応じて、それを補償しうる制御パターンSPTN_CMP1、SPTN_CMP2を生成し、対応するインタフェース回路46、45に出力する。
上述のように、テストパターンSPTN1〜SPTN4が既知であれば、DUT1の動作電流IOPの時間波形が予測でき、電源電圧VDDを一定に保つために発生すべき補償電流ICMP、すなわちISRC、ISINKの時間波形を計算することができる。
予測される動作電流IOPが電源電流IDDより大きい場合、電源補償回路20はソース補償電流ISRCを発生して不足する電流を補う。ソース補償電流ISRCに必要な電流波形は予測可能であるから、それが適切に得られるようにソーススイッチSW1を制御する。たとえばソーススイッチSW1を、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
予測される動作電流IOPが電源電流IDDより大きい場合、電源補償回路20はソース補償電流ISRCを発生して不足する電流を補う。ソース補償電流ISRCに必要な電流波形は予測可能であるから、それが適切に得られるようにソーススイッチSW1を制御する。たとえばソーススイッチSW1を、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
図3は、制御パターンを計算する方法の一例を示すフローチャートである。DUT1に与えるテストパターン、回路情報にもとづいて、DUT1の動作電流IOPが推定される(S100)。またメイン電源10に負荷としてDUT1が接続された状態において、DUT1にそのイベントが発生したときに、メイン電源10から出力される電源電流IDDを計算する(S102)。そして、理想電源を実現したい場合には、推定される動作電流IOPと電源電流IDDの差分を、電源補償回路20によって生成すべき補償電流ICMPとする(S104)。
そして、生成すべき補償電流ICMPの波形に、ΔΣ変調、PWM(パルス幅変調)、PDM(パルス密度変調)、PAM(パルス振幅変調)、PFM(パルス周波数変調)などを施すことにより、ビットストリームの制御パターンSPTN_CMPを生成する(S106)。たとえば、補償電流ICMPをテストサイクルごとにサンプリングし、サンプリングされた補償電流ICMPをパルス変調してもよい。
以上が試験装置2の構成である。続いてその動作を説明する。
図4では、ソーススイッチSW1が生成する定常的な電流IDCの影響は無視している。図4は、動作電流IOP、電源電流IDD、ソース補償電流ISRCおよびソースパルス電流ISRCの一例を示す波形図である。ある試験信号STESTが供給されたDUT1の動作電流IOPがステップ状に増加したとする。これに応答して、メイン電源10から電源電流IDDが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、DUT1に供給すべき電流が不足する。その結果、補償電流ISRCを供給しなければ、電源電圧VDDは破線で示すように低下する。
図4では、ソーススイッチSW1が生成する定常的な電流IDCの影響は無視している。図4は、動作電流IOP、電源電流IDD、ソース補償電流ISRCおよびソースパルス電流ISRCの一例を示す波形図である。ある試験信号STESTが供給されたDUT1の動作電流IOPがステップ状に増加したとする。これに応答して、メイン電源10から電源電流IDDが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、DUT1に供給すべき電流が不足する。その結果、補償電流ISRCを供給しなければ、電源電圧VDDは破線で示すように低下する。
電源補償回路20は、動作電流IOPと電源電流IDDの差分に対応するソース補償電流ICMPを生成する。ソース補償電流ICMPは、制御信号SCNT1に応じて生成されるソースパルス電流ISRCで与えられる。ソース補償電流ICMPは、動作電流IOPの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、たとえばPWM(パルス幅変調)を用いてソーススイッチSW1のオン時間(デューティ比)を、時間とともに低下させることにより、必要なソース補償電流ICMPを生成できる。
試験装置2のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号SCNT1の周期は、DUT1に供給されるデータの周期(ユニットインターバル)、もしくはその整数倍、あるいは整数分の1に相当する。たとえばユニットインターバルが4nsのシステムにおいて、制御信号SCNT1の周期が4nsであれば、制御信号SCNT1に含まれる各パルスのオン期間TONが、0〜4nsの間で調節されうる。メイン電源10の応答速度は数百ns〜数μsのオーダーであるため、補償電流ICMPの波形は、制御信号SCNT1に含まれる数百個のパルスによって制御できる。ソース補償電流ISRCの波形から、それを生成するために必要な制御信号SCNT1を導出する方法については後述する。
反対に動作電流IOPが電源電流IDDより小さい場合、電源補償回路20はシンク補償電流ICMPが得られるように、シンクパルス電流ISINKを発生して、過剰な電流を引き抜く。
以上が試験装置2の動作である。
このように、電源補償回路20を設けることにより、メイン電源10の応答速度の不足を補い、図4に実線で示すように、電源電圧VDDを一定に保つことができる。この試験装置2は、以下の利点を有する。
このように、電源補償回路20を設けることにより、メイン電源10の応答速度の不足を補い、図4に実線で示すように、電源電圧VDDを一定に保つことができる。この試験装置2は、以下の利点を有する。
第1に、図1の試験装置2では、単一のメイン電源10を利用して、シンクとソース両方の補償電流を生成することができる。つまり、メイン電源10とは別の電源が不要となるため、システムが簡素化され、コストを下げることができる。
また、ソーススイッチSW1およびシンクスイッチSW2は、NチャンネルMOSFETで構成され、そのソースは接地される。したがって、MOSFETのゲートソース間電圧VGSは制御信号SCNTの電圧と一致し、電源電圧VDDの変動の影響を受けにくい。つまりMOSFETのオン抵抗が、電源電圧VDDの変動の影響を受けにくい。MOSFETのオン抵抗が変動すると、設計通りの補償電流ICMPを生成できなり、さらなる電源電圧VDDの変動を引き起こすことになる。これに対して図1の試験装置2によれば、電源電圧VDDが変動したとしても、補償電流ICMPの変動を防止できる。
また、NチャンネルMOSFETは、同サイズのPチャンネルMOSFETに比べて、オン抵抗が低いため、電源補償回路20を小型化できるという利点がある。
なお、図1の電源補償回路20において、ソーススイッチSW1に流れる定常的な電流IDCは無駄な電流であり、メイン電源10の消費電力を増加させるという問題がある。この問題は、以下の処理により低減できる。
図5は、消費電力を低減するための制御方法を示す波形図である。初期状態において電流Is、IOP、IDDはいずれもゼロである。時刻t1に、DUT1の動作電流が変化することが既知であるとき、パターン発生器PGはそれに先だつ時刻t0から、制御信号SCNT1のデューティ比を徐々に上昇させ、ソーススイッチSW1に流れる電流Isを、メイン電源10が追従可能な速度にて、ゼロから所定電流IDCまで増加させる。これにともない、メイン電源10の出力電流IDDも増加する。この間の補償電流ICMPはゼロとなる。
図5は、消費電力を低減するための制御方法を示す波形図である。初期状態において電流Is、IOP、IDDはいずれもゼロである。時刻t1に、DUT1の動作電流が変化することが既知であるとき、パターン発生器PGはそれに先だつ時刻t0から、制御信号SCNT1のデューティ比を徐々に上昇させ、ソーススイッチSW1に流れる電流Isを、メイン電源10が追従可能な速度にて、ゼロから所定電流IDCまで増加させる。これにともない、メイン電源10の出力電流IDDも増加する。この間の補償電流ICMPはゼロとなる。
時刻t1〜t2の間の動作は、図2を参照して説明した通りである。時刻t2に補償動作が完了すると、ソーススイッチSW1に流れる電流IDCが無駄となる。そこで、パターン発生器PGは、制御信号SCNT1のデューティ比を徐々に低下させ、ソーススイッチSW1に流れる電流Isを、メイン電源10が追従可能な速度でゼロまで低下させる。
図5の制御を行えば、無駄な電流(ハッチング)を減らすことができる。
図5の制御を行えば、無駄な電流(ハッチング)を減らすことができる。
図1に戻る。図1の試験装置2においては、以下の式が成り立つ。
IDD=IOP+(IDC−ISRC)+ISINK …(3)
IDD=IOP+(IDC−ISRC)+ISINK …(3)
式(3)の右辺に現れる電流(IDC−ISRC)+ISINKは、電源補償回路20が、メイン電源10からDUT1へ流れる電源電流IDDから、DUT1とは別経路に引きこむ電流(以下、補償電流ICMP’という)を表す。この補償電流ICMP’は、式(2)の補償電流ICMPとは異なる量であることに注意すべきである。
ICMP’=(IDC−ISRC)+ISINK …(4)
そして、電源補償回路20に与えられる制御パターンSPTN_CMPは、動作電流IOPと補償電流ICMP’の和が実質的に一定となるように定められている。
ICMP’=(IDC−ISRC)+ISINK …(4)
そして、電源補償回路20に与えられる制御パターンSPTN_CMPは、動作電流IOPと補償電流ICMP’の和が実質的に一定となるように定められている。
図1において、DUT1の消費電力PDUT、ソース補償回路20aの消費電力PSRC、シンク補償回路20bの消費電力PSINKはそれぞれ、以下の式で与えられる。
PDUT=VDD×IOP
PSRC=VDD×(IDC−ISRC)
PSINK=VDD×ISINK
PDUT=VDD×IOP
PSRC=VDD×(IDC−ISRC)
PSINK=VDD×ISINK
ソース補償回路20aおよびシンク補償回路20bの消費電力PSRC、PSINKの合計、つまり電源補償回路20の消費電力PCMPは、
PCMP=PSRC+PSINK
=VDD×(IDC−ISRC)+VDD×ISINK
=VDD×(IDC−ISRC+ISINK)=VDD×ICMP’
で与えられる。
PCMP=PSRC+PSINK
=VDD×(IDC−ISRC)+VDD×ISINK
=VDD×(IDC−ISRC+ISINK)=VDD×ICMP’
で与えられる。
ここで、DUT1の消費電力PDUTと電源補償回路20の消費電力PCMPに着目する。
PDUT+PCMP=VDD×IOP+VDD×ICMP’=VDD×(IOP+ICMP’)
上述のように、動作電流IOPと補償電流ICMP’の和は一定に保たれるため、DUT1と電源補償回路20の消費電力の合計は一定に保たれる。
言い換えれば、電源補償回路20は、その消費電力PCMPとDUT1の消費電力PDUTとの和が実質的に一定となるように制御される。
PDUT+PCMP=VDD×IOP+VDD×ICMP’=VDD×(IOP+ICMP’)
上述のように、動作電流IOPと補償電流ICMP’の和は一定に保たれるため、DUT1と電源補償回路20の消費電力の合計は一定に保たれる。
言い換えれば、電源補償回路20は、その消費電力PCMPとDUT1の消費電力PDUTとの和が実質的に一定となるように制御される。
そしてDUT1と電源補償回路20それぞれの発熱量QDUT、QCMPは、それぞれの消費電力PDUT、PCMPに比例すると近似することができる。つまり、DUT1と電源補償回路20の発熱量の合計も、実質的に一定に保たれると考えてよい。
このような試験装置2において、電源補償回路20は、DUT1と熱的に結合されるように配置されることが好ましい。つまり、DUT1と電源補償回路20は、相互に発生した熱量を交換する。DUT1と電源補償回路20は、一方の発熱量が大きくなると、他方の発熱量が小さくなり、その合計が一定に保たれる関係が成り立つ。したがって、DUT1と電源補償回路20を熱的に結合することにより、DUT1と電源補償回路20の温度の変動を抑制できる。
DUT1および電源補償回路20の温度変動を抑制することにより、以下の効果を得ることができる。
DUT1の動作電流IOPは温度に依存して変化する。したがって電源電圧VDDの変動を抑制するためには、補償電流ICMP’の量も、温度に依存して変化させる必要がある。したがってもし、DUT1と電源補償回路20が熱的に結合されていなければ、DUT1の温度が変動すると、それに応じて補償電流ICMP’を適切なレベルに調節しなければならない。さもなければ、動作電流IOPと補償電流ICMP’の和が一定に保たれず、電源電圧VDDが変動してしまう。
DUT1の動作電流IOPは温度に依存して変化する。したがって電源電圧VDDの変動を抑制するためには、補償電流ICMP’の量も、温度に依存して変化させる必要がある。したがってもし、DUT1と電源補償回路20が熱的に結合されていなければ、DUT1の温度が変動すると、それに応じて補償電流ICMP’を適切なレベルに調節しなければならない。さもなければ、動作電流IOPと補償電流ICMP’の和が一定に保たれず、電源電圧VDDが変動してしまう。
これに対して実施の形態では、DUT1と電源補償回路20が熱的に結合されているため、DUT1および電源補償回路20の温度変動が抑制される。その結果、温度に依存した補償電流ICMP’の調整が不要となり、あるいは調節が必要であってもその幅が小さくて済むという利点がある。
続いて、DUT1と電源補償回路20を熱的に結合する配置について、好適な具体例をもとに説明する。
図6(a)、(b)は、DUT1と電源補償回路20の第1の配置例を示す図である。図6(a)は、斜視図、図6(b)は断面図を示す。
ボード30上には、DUT1を着脱可能に装着するためのソケット32が実装されている。またボード30上には、電源補償回路20も実装される。DUT1の電源端子P1とメイン電源10(不図示)の間は、ボード30に形成された電源ラインLVDDを介して接続される。また、電源ラインLVDDの途中から、補償電流ICMP’を分岐するようにして、電源補償回路20が配置される。そして電源補償回路20とDUT1は、共通の冷却手段(図6(a)において不図示)を介して接続される。
図6(a)、(b)は、DUT1と電源補償回路20の第1の配置例を示す図である。図6(a)は、斜視図、図6(b)は断面図を示す。
ボード30上には、DUT1を着脱可能に装着するためのソケット32が実装されている。またボード30上には、電源補償回路20も実装される。DUT1の電源端子P1とメイン電源10(不図示)の間は、ボード30に形成された電源ラインLVDDを介して接続される。また、電源ラインLVDDの途中から、補償電流ICMP’を分岐するようにして、電源補償回路20が配置される。そして電源補償回路20とDUT1は、共通の冷却手段(図6(a)において不図示)を介して接続される。
図6(b)は、図6(a)の試験装置2の断面図を示す。DUT1と電源補償回路20は、共通の冷却手段34に接続されている。たとえば冷却手段34は、ヒートシンクであってもよいし、ペルチェ素子であってもよい。図6(a)、(b)の構成によれば、電源補償回路20とDUT1の間で、電源補償回路20とDUT1の温度が実質的に一定となるように熱交換が行われる。その結果、DUT1の温度変動を抑制することができる。
図7は、DUT1と電源補償回路20の第2の配置例を示す図である。図7において、DUT1と電源補償回路20は、近接して配置され、両者は主として電源ラインLVDDを介して熱的に結合される。電源ラインLVDDを介して熱交換するためには、DUT1と電源補償回路20の距離が十分に短ければよい。ボード上の配線は、銅とそれに対するメッキ(たとえば金メッキ)で形成されるため、その熱伝導率はきわめて高い。したがって、両者の間隔dが数mm程度であれば、電源ラインLVDDを介して十分な熱交換が可能となり、DUT1と電源補償回路20を熱的に結合することができる。
図8は、DUT1と電源補償回路20の第3の配置例を示す図である。電源補償回路20は、ボード30のソケット32とは反対の面に、ソケット32とオーバーラップする位置に実装される。そして、DUT1と電源補償回路20は、主として、ボード30を貫通するスルーホール36を介して電気的および熱的に結合される。図8には単一のスルーホール36のみが示されるが、現実的には、DUT1と電源補償回路20は、多数の並列なスルーホールを介して接続されるため、DUT1と電源補償回路20は、十分な熱交換が可能となる。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
ソース補償回路20aのみ設ける場合、ソース補償回路20aに定常的な電流IDCを発生させてもよい。そして、電源電流IDDが動作電流IOPに対して不足するときは、ソース補償回路20aが発生する電流ISRCを、定常的な電流IDCから相対的に増加させてもよい。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、ソース補償回路20aが発生する電流ISRCを、定常的な電流IDCから相対的に減少させてもよい。
シンク補償回路20bのみ設ける場合、シンク補償回路20bに定常的な電流IDCを発生させてもよい。そして、電源電流IDDが動作電流IOPに対して不足するときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に減少させてもよい。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に増加させてもよい。
これにより、試験装置全体の消費電流は、定常的な電流IDC分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ISRC、ISINKを発生させることができる。
シンク補償回路20bのみ設ける場合、シンク補償回路20bに定常的な電流IDCを発生させてもよい。そして、電源電流IDDが動作電流IOPに対して不足するときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に減少させてもよい。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に増加させてもよい。
これにより、試験装置全体の消費電流は、定常的な電流IDC分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ISRC、ISINKを発生させることができる。
1…DUT、2…試験装置、PG…パターン発生器、TG…タイミング発生器、FC…波形整形器、4…インタフェース回路、DR…ドライバ、10…メイン電源、12a…補助電源、SW1…ソーススイッチ、SW2…シンクスイッチ、P1…電源端子、P2…接地端子、P3…I/O端子、20…電源補償回路、20a…ソース補償回路、20b…シンク補償回路、30…ボード、32…ソケット、34…冷却手段。
Claims (9)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に電力を供給するメイン電源と、
制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償電流を生成し、前記メイン電源から前記被試験デバイスへ流れる電源電流から、前記補償電流を前記被試験デバイスとは別経路に引きこむように構成された電源補償回路と、
を備え、
前記補償電流は、それと前記被試験デバイスの電源端子に流れ込む動作電流との和が実質的に一定となるように生成され、
前記電源補償回路は、試験状態において前記被試験デバイスと熱的に結合されるように配置されることを特徴とする試験装置。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に電力を供給するメイン電源と、
制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償電流を生成し、前記メイン電源から前記被試験デバイスへ流れる電源電流から、前記補償電流を前記被試験デバイスとは別経路に引きこむように構成された電源補償回路と、
を備え、
前記電源補償回路は、その消費電力と前記被試験デバイスの消費電力との和が実質的に一定となるように制御され、
前記電源補償回路は、試験状態において前記被試験デバイスと熱的に結合されるように配置されることを特徴とする試験装置。 - 前記電源補償回路と前記被試験デバイスは、共通の冷却手段を介して接続されることを特徴とする請求項1または2に記載の試験装置。
- 前記冷却手段は、ヒートシンクを含むことを特徴とする請求項3に記載の試験装置。
- 前記冷却手段は、ペルチェ素子を含むことを特徴とする請求項3に記載の試験装置。
- 前記被試験デバイスが装着されるソケットが実装されるボードをさらに備え、
前記電源補償回路は、前記ボードの前記ソケットと同じ面であって、前記ソケットと隣接する位置に実装され、
前記電源補償回路と前記被試験デバイスは、前記メイン電源と前記被試験デバイスの前記電源端子の間を電気的に接続する電源ラインを介して、熱的に結合されることを特徴とする請求項1または2に記載の試験装置。 - 前記被試験デバイスが装着されるソケットが実装されるボードをさらに備え、
前記電源補償回路は、前記ボードの前記ソケットとは反対の面であって、前記ソケットとオーバーラップする位置に実装されていることを特徴とする請求項1または2に記載の試験装置。 - 前記電源補償回路は、前記電源端子と接地端子の間に設けられたソーススイッチを含み、前記ソーススイッチをノーマリオンとして電流を発生させ、スイッチングによって前記ソーススイッチをオフしたときの電流の変化量を、ソース補償電流として前記被試験デバイスの前記電源端子に注入することを特徴とする請求項1から7のいずれかに記載の試験装置。
- 前記電源補償回路は、
前記電源端子と接地端子の間に設けられたシンクスイッチをさらに含み、前記シンクスイッチをノーマリオフとし、スイッチングによって前記シンクスイッチをオンしたときに流れる電流を、前記被試験デバイスとは別経路に引きこむことを特徴とする請求項8に記載の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010276110A JP2012122967A (ja) | 2010-12-10 | 2010-12-10 | 試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010276110A JP2012122967A (ja) | 2010-12-10 | 2010-12-10 | 試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012122967A true JP2012122967A (ja) | 2012-06-28 |
Family
ID=46504534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010276110A Withdrawn JP2012122967A (ja) | 2010-12-10 | 2010-12-10 | 試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012122967A (ja) |
-
2010
- 2010-12-10 JP JP2010276110A patent/JP2012122967A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9069038B2 (en) | Test apparatus | |
WO2010029709A1 (ja) | 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法 | |
JP2012083208A (ja) | 試験装置 | |
KR101241542B1 (ko) | 시험장치 | |
TWI485416B (zh) | 測試裝置用的電源裝置以及使用該電源裝置的測試裝置 | |
US20090051416A1 (en) | Apparatus, electronic component and method for generating reference voltage | |
JP2012122854A (ja) | 試験装置 | |
US9285412B2 (en) | High speed, high current, closed loop load transient tester | |
US6433567B1 (en) | CMOS integrated circuit and timing signal generator using same | |
JP2012098156A (ja) | 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法 | |
JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
JP2012122967A (ja) | 試験装置 | |
JP2013228406A (ja) | 電源装置、試験方法、電源評価装置、電源の評価方法、電源環境のエミュレート方法 | |
JP2012098124A (ja) | 試験装置および試験方法 | |
JP2013088146A (ja) | 試験装置 | |
JP2012098183A (ja) | 電源装置および試験装置 | |
JP2014215048A (ja) | 電源装置およびそれを用いた試験装置 | |
JP2012122759A (ja) | 試験装置 | |
JP2012103104A (ja) | 試験装置 | |
JP2012098180A (ja) | 試験装置および電源装置 | |
JP2013196324A (ja) | 電源装置、それを用いた試験装置、電源電圧の制御方法 | |
JP2012103173A (ja) | 試験装置 | |
Du et al. | A Simple Gate Driver Design for SiC MOSFET Paralleled Operation | |
JP2014074621A (ja) | 電源装置、それを用いた試験装置、電源電圧の制御方法 | |
JP2013174508A (ja) | インパルス応答波形の生成方法、生成装置、それを用いた試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140304 |