JP2012122916A - 遅延時間測定装置および遅延時間測定方法 - Google Patents
遅延時間測定装置および遅延時間測定方法 Download PDFInfo
- Publication number
- JP2012122916A JP2012122916A JP2010275292A JP2010275292A JP2012122916A JP 2012122916 A JP2012122916 A JP 2012122916A JP 2010275292 A JP2010275292 A JP 2010275292A JP 2010275292 A JP2010275292 A JP 2010275292A JP 2012122916 A JP2012122916 A JP 2012122916A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- clock
- edge
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
【解決手段】遅延時間測定装置は、第1のクロックと第2のクロックとを出力するクロック生成部と、第1のクロックのエッジに同期して第1の信号を出力する第1のフリップフロップと、第1の信号を入力とし、第2のクロックのエッジに同期して第2の信号を出力する第2のフリップフロップと、第2の信号を入力とし、第1のクロックのエッジに同期して第3の信号を出力する第3のフリップフロップと、第1のクロックの第1のエッジが生成された時から第2のクロックの第1のエッジが発生されるまでの第1の設定時間と、記第2のクロックの第2のエッジが生成された時から第1のクロックの第2のエッジが生成されるまでの第2の設定時間とを制御する制御部と、を有する。
【選択図】 図1
Description
図1は本発明の第1の実施形態の遅延時間測定方法を説明するフローチャートである。図2は第1の実施形態の遅延時間測定装置を説明するブロック図である。図3と図4とは第1の実施形態の半導体集積回路の遅延時間測定装置の動作を説明する動作波形である。
第3の信号を第1のフリップフロップの入力とし、制御部は、第1のクロックの第3のエッジが生成された時から前記第2のクロックの第3のエッジが発生されるまでの第3の設定時間を制御し、第3の設定時間を変更し、その変更に応じて変化する前記第1の信号の結果に基づいて第3の遅延の時間を測定する。このようにすると、第3のフリップフロップ131の出力D3から第1のフリップフロップ111の入力D1までの遅延時間を測定できる。すなわち、3つのフリップフロップを用いて3つのパスの遅延時間を測定することができる。
次に本発明の第2の実施形態の遅延時間測定装置および遅延時間測定方法について説明する。本実施形態の遅延時間測定装置はフリップフロップの入力と出力とを比較する比較部を有することを特徴とする。
次に、本発明の第3の実施形態の遅延時間測定方法を図13のフローチャートを用いて説明する。本実施形態は、期待値との比較に基づいて設定時間を変化させる処理を行うことを特徴とする。
次に、本発明の第4の実施形態の遅延時間測定装置及び遅延時間測定方法を図14、図15、図16を用いて説明する。本実施形態の遅延時間測定装置は、フリップフロップに保持された値を修正する自己修正部を有することを特徴とする。
第1の自己修正部425は、第1の比較記憶部423の出力E2と制御信号EN2とを入力とする第1のAND回路と、第1のAND回路の出力と、第1のフリップフロップ411の出力Q1とを入力とする第2のAND回路と、第1のAND回路の出力と、第1のフリップフロップ411の出力Q1をNOT回路で反転させたものを入力とする第3のAND回路とを有する。
次に、本発明の第5の実施形態の遅延時間測定装置及び遅延時間測定方法を図17、図18を用いて説明する。本実施形態の遅延時間測定装置は、所定回数の計測結果を保持し、出力することを特徴とする。
111、211、411、511、611 第1のフリップフロップ
121、221、421、521、621 第2のフリップフロップ
131、231、431、531 第3のフリップフロップ
140 クロック生成部
150 制御部
222、422、522 第1の比較部
223、423、523 第1の比較記憶部
224 第1のスキャン可能な比較記憶部
232、432、532 第2の比較部
233、433、533 第2の比較記憶部
234 第2のスキャン可能な比較記憶部
425 第1の自己修正部
435 第2の自己修正部
526 第1の計測部
536 第2の計測部
Claims (10)
- 第1のクロックと第2のクロックとを出力するクロック生成部と、
前記第1のクロックのエッジに同期して第1の信号を出力する第1のフリップフロップと、
前記第1の信号を入力とし、前記第2のクロックのエッジに同期して第2の信号を出力する第2のフリップフロップと、
前記第2の信号を入力とし、前記第1のクロックのエッジに同期して第3の信号を出力する第3のフリップフロップと、
前記第1のクロックの第1のエッジが生成された時から前記第2のクロックの第1のエッジが発生されるまでの第1の設定時間と、記第2のクロックの第2のエッジが生成された時から前記第1のクロックの第2のエッジが生成されるまでの第2の設定時間とを制御する制御部と、を有し、
前記クロック生成部は、前記第1の設定時間に基づいて第2のクロックの第1のエッジを生成し、さらに、前記第2の設定時間に基づいて第1のクロックの第2のエッジを生成し、
前記制御部は、前記第1の設定時間を変更し、その変更に応じて変化する前記第2の信号の結果に基づいて第1の遅延の時間を測定し、
前記制御部は、前記第2の設定時間を変更し、その変更に応じて変化する前記第3の信号の結果に基づいて第2の遅延の時間を測定する遅延時間測定装置。 - 前記制御部は、前記第2のクロックの前記第1のエッジが発生した後の前記第2のフリップフロップが出力する前記第2の信号が第1の期待値と一致するか否かを判別する第1の比較部と、前記第1のクロックの前記第2のエッジが発生した後の前記第3のフリップフロップが出力する前記第3の信号が第2の期待値と一致するか否かを判別する第2の比較部とを有する請求項1に記載の遅延時間測定装置。
- 前記制御部は、前記第1の比較部が判別した結果を記憶する第1の比較記憶部と、前記第2の比較部が判別した結果を記憶する第2の比較記憶部と、を有し、
前記第1の比較記憶部及び前記第2の比較記憶部は、前記第1のクロック又は前記第2のクロックに同期して比較結果を出力する請求項2に記載の遅延時間測定装置。 - 前記制御部は、前記第2のクロックの前記第1のエッジが発生した後の前記第2のフリップフロップが出力する前記第2の信号が前記第1の期待値と一致するか否かを判別し、一致しない場合は前記第1の期待値を前記第2のフリップフロップに保持させる第1の自己修正部と、前記第1のクロックの前記第2のエッジが発生した後の前記第3のフリップフロップが出力する前記3の信号が前記第2の期待値と一致するか否かを判別し、一致しない場合は前記第2の期待値を前記第3のフリップフロップに保持させる第2の自己修正部とを有する請求項2または3記載の遅延時間測定装置。
- 前記制御部は、前記第2のクロックの前記第1のエッジによって前記第1の期待値が前記第2のフリップフロップに保持されたか否かを複数回計測した結果を第1の計測結果として保持する第1の計測部と、前記第1のクロックの前記第2のエッジによって前記第2の期待値が前記第3のフリップフロップに保持されたか否かを複数回計測した結果を第2の計測結果として保持する第2の計測部とを有する請求項4に記載の遅延時間測定装置。
- 前記第3の信号を前記第1のフリップフロップの入力とし、
前記制御部は、前記第1のクロックの第3のエッジが生成された時から前記第2のクロックの第3のエッジが発生されるまでの第3の設定時間を制御し、前記第3の設定時間を変更し、その変更に応じて変化する前記第1の信号の結果に基づいて第3の遅延の時間を測定する請求項1から5に記載の遅延時間測定装置。 - 第1のフリップフロップに前記第1のクロックの前記第1のエッジを入力し、前記第1のクロックの前記第1のエッジに同期して前記第1のフリップフロップが第1の信号を出力するステップと、
前記第1のフリップフロップに前記第1のクロックの前記第1のエッジが入力されてから、第1のクロックの第1のエッジが発生した時から第2のクロックの第1のエッジが発生する時までの第1の設定時間後に、前記第1の信号を入力とする第2のフリップフロップに第2のクロックの第1のエッジを入力し、前記第2のフリップフロップが前記第2のクロックの第1のエッジに同期して第2の信号を出力するステップと、
前記第1の設定時間を変更し、その変更に応じて変化する前記第2の信号の結果に基づいて第1の遅延の時間を測定するステップと、
前記第2のフリップフロップに、前記第2のクロックの前記第2のエッジを入力し、前記第2のクロックの前記第2のエッジに同期して前記第2のフリップフロップが第2の信号を出力するステップと、
前記第2のフリップフロップに前記第2のクロックの前記第2のエッジが入力されてから、前記第2のクロックの第2のエッジが発生した時から前記第1のクロックの第2のエッジが発生する時までの第2の設定時間後に、前記第2の信号を入力とする第3のフリップフロップに前記第1のクロックの第2のエッジを入力し、前記第3のフリップフロップが前記第1のクロックの第2のエッジに同期して第3の信号を出力するステップと、
前記第2の設定時間を変更し、その変更に応じて変化する前記第3の信号の結果に基づいて、第2の遅延の時間を測定する遅延時間測定方法。 - 前記第1のフリップフロップの入力および前記第1のフリップフロップのそれぞれに第1の初期値を設定するステップと、
前記第2のクロックの前記第1のエッジによって前記第1の初期値に基づく第1の期待値が前記第2のフリップフロップに保持されたか否か、および前記第1の設定時間に基づいて、前記第1の遅延時間を求めるステップと、
前記第2のフリップフロップの入力および前記第2のフリップフロップのそれぞれに第2の初期値を設定するステップと、
前記第1のクロックの前記第2のエッジによって前記第2の初期値に基づく第2の期待値が前記第3のフリップフロップに保持されたか否か、および前記第2の設定時間に基づいて、前記第2の遅延時間を求めるステップとを有する請求項7に記載の遅延時間測定方法。 - 前記第2のクロックの前記第1のエッジによって前記第1の期待値が前記第2のフリップフロップに保持されたか否かに基づいて前記第1の設定時間を変化させるステップと、
前記第1の期待値が前記第2のフリップフロップに保持されるときの前記第1の設定時間の最大値に基づいて、前記第1の遅延時間を求めるステップと、
前記第1のクロックの前記第2のエッジによって前記第2の期待値が前記第3のフリップフロップに保持されたか否かに基づいて前記第2の設定時間を変化させるステップと、
前記第2の期待値が前記第3のフリップフロップに保持されるときの前記第2の設定時間の最大値に基づいて、前記第2の遅延時間を求めるステップとを有する請求項8に記載の遅延時間測定方法。 - 前記第2のクロックの前記第1のエッジによって前記第1の期待値が前記第2のフリップフロップに保持されなかった場合、前記第1の期待値を前記第2のフリップフロップに保持させるステップと、
前記第1のクロックの前記第2のエッジによって前記第2の期待値が前記第3のフリップフロップに保持されなかった場合、前記第2の期待値を前記第3のフリップフロップに保持させるステップとを備えることを特徴とする請求項9に記載の遅延時間測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010275292A JP5621566B2 (ja) | 2010-12-10 | 2010-12-10 | 遅延時間測定装置および遅延時間測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010275292A JP5621566B2 (ja) | 2010-12-10 | 2010-12-10 | 遅延時間測定装置および遅延時間測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012122916A true JP2012122916A (ja) | 2012-06-28 |
JP5621566B2 JP5621566B2 (ja) | 2014-11-12 |
Family
ID=46504491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010275292A Expired - Fee Related JP5621566B2 (ja) | 2010-12-10 | 2010-12-10 | 遅延時間測定装置および遅延時間測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5621566B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180006227A (ko) * | 2016-07-08 | 2018-01-17 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
KR102198916B1 (ko) * | 2019-12-16 | 2021-01-05 | 연세대학교 산학협력단 | 반도체 테스트를 위한 신호 지연 측정 장치 및 그를 이용한 테스트 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08313597A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | スキャンテスト回路およびそれを含む半導体集積回路装 置 |
US5642362A (en) * | 1994-07-20 | 1997-06-24 | International Business Machines Corporation | Scan-based delay tests having enhanced test vector pattern generation |
WO2006041059A1 (ja) * | 2004-10-12 | 2006-04-20 | Advantest Corporation | 試験装置、試験方法、および電子デバイス |
JP2006520952A (ja) * | 2003-03-20 | 2006-09-14 | アーム・リミテッド | 集積回路の処理ステージ内のエラー検出、及び回復 |
JP2008042367A (ja) * | 2006-08-03 | 2008-02-21 | Renesas Technology Corp | 半導体装置 |
JP2008051804A (ja) * | 2006-06-27 | 2008-03-06 | Silicon Image Inc | プログラム可能テストクロックコントローラを使用した電子回路のスキャンベーステスト用に構成可能なテストクロックを生成するためのテストクロック制御構造 |
-
2010
- 2010-12-10 JP JP2010275292A patent/JP5621566B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642362A (en) * | 1994-07-20 | 1997-06-24 | International Business Machines Corporation | Scan-based delay tests having enhanced test vector pattern generation |
JPH08313597A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | スキャンテスト回路およびそれを含む半導体集積回路装 置 |
JP2006520952A (ja) * | 2003-03-20 | 2006-09-14 | アーム・リミテッド | 集積回路の処理ステージ内のエラー検出、及び回復 |
WO2006041059A1 (ja) * | 2004-10-12 | 2006-04-20 | Advantest Corporation | 試験装置、試験方法、および電子デバイス |
JP2008051804A (ja) * | 2006-06-27 | 2008-03-06 | Silicon Image Inc | プログラム可能テストクロックコントローラを使用した電子回路のスキャンベーステスト用に構成可能なテストクロックを生成するためのテストクロック制御構造 |
JP2008042367A (ja) * | 2006-08-03 | 2008-02-21 | Renesas Technology Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180006227A (ko) * | 2016-07-08 | 2018-01-17 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
KR102546302B1 (ko) | 2016-07-08 | 2023-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
KR102198916B1 (ko) * | 2019-12-16 | 2021-01-05 | 연세대학교 산학협력단 | 반도체 테스트를 위한 신호 지연 측정 장치 및 그를 이용한 테스트 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP5621566B2 (ja) | 2014-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6424271B2 (ja) | 半導体装置 | |
JP2010197291A (ja) | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 | |
JP2008064752A (ja) | Pd−soiテクノロジにおけるスイッチング遅延ヒストリ効果のインライン計測の方法及び装置 | |
JP5621566B2 (ja) | 遅延時間測定装置および遅延時間測定方法 | |
KR20060109281A (ko) | Lsi의 테스트 방법 | |
JP4541196B2 (ja) | 故障検出改善装置、故障検出改善プログラム、故障検出改善方法 | |
JP2010134979A (ja) | 演算処理装置および記憶装置用試験装置の制御方法 | |
US8290734B2 (en) | Semiconductor integrated circuit | |
CN101320077B (zh) | 一种用于集成电路测试的简便方法及其测试电路 | |
JPWO2008075702A1 (ja) | 信号測定装置および信号測定方法 | |
JP4263810B2 (ja) | 半導体メモリ試験装置及び試験方法 | |
JP2008058098A (ja) | 半導体集積回路 | |
WO2014038173A1 (ja) | Ad変換器及び受信装置 | |
US8536887B2 (en) | Probe circuit, multi-probe circuit, test apparatus, and electric device | |
JP2006073917A (ja) | 集積回路 | |
JP2011112407A (ja) | テスタ用テストパタン生成方法、テスタ用テストパタン生成プログラム、及びテスタ用テストパタン生成装置 | |
JP2009002868A (ja) | テスト装置、パタン生成装置、テスト方法、及びパタン生成方法 | |
JP2008287813A (ja) | Ic試験装置 | |
JP5426933B2 (ja) | 半導体集積装置の故障検出方法 | |
JP4640077B2 (ja) | 検査信号生成装置及び半導体検査装置 | |
JP2009288011A (ja) | 半導体装置 | |
JP5146254B2 (ja) | データ転送システムおよびlsiテスタ | |
JP2010286241A (ja) | 半導体試験装置 | |
JPWO2009066764A1 (ja) | 半導体集積回路装置及びそのテスト方法 | |
JP2009276321A (ja) | テストパターン生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |