JP2012122881A - 検査装置 - Google Patents

Abstract

【課題】クロック信号発生手段の不具合の有無を一目で認識することができる検査装置を提供する。
【解決手段】検査基板４００のＦＰＧＡ９２は、入力されたクロック信号の周波数、周期、Ｄｕｔｙ比の各期待値、実施回数をレジスタ部９２３へ記憶する（Ｓ１４）。ＦＰＧＡ９２は、入力されたクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比を算出する（Ｓ３２）。ＦＰＧＡ９２は、算出したクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比のそれぞれがレジスタ部９２３のクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値を満たすか否か判定して（Ｓ３３）、判定結果をレジスタ部９２３の所定の領域へ記憶する（Ｓ３４）。ＦＰＧＡ９２は、満たさなければ（Ｓ３５：Ｎｏ）、表示部９３のＬＥＤを赤色発光させ（Ｓ３６）、満たせば（Ｓ３５：Ｙｅｓ）、ＬＥＤを青色発光させる（Ｓ３８）。
【選択図】 図２

Description

画像形成装置のコントローラ基板が出力する各種信号を検査する検査装置に関する。

画像形成装置は、ＬＳＵ（露光ユニット）やＬＣＤ（表示ユニット）等の各ユニットへ各種信号を出力するコントローラ基板を備えている。ＬＳＵやＬＣＤ等の各ユニットへの各種信号は、コントローラ基板上のＣＰＵの制御に基づいて出力されるため、組み立て前に検査を行っていた。発振回路のクロック信号は、ＣＰＵの制御に基づくものではないため、組み立て後に検査を行っていた。

しかし、発振回路の中には、デバイス不良や設定不良等が原因で不具合が生じるものもあった。この場合、組み立て後に発振回路の不具合が見つかるため、組み立てたコントローラ基板を分解して、発振回路を交換しなければならなかった。そこで、組み立て前に発振回路の不具合の有無を検査する印刷装置がある（特許文献１参照。）
特許文献１に記載された印刷装置は、システム用発振回路及びビデオ用発振回路を有するコントローラ基板を備えている。このコントローラ基板を検査する検査装置は、コントローラ基板に外部接続され、システム用発振回路及びビデオ用発振回路のそれぞれから出力されるクロック信号を比較してシステム用発振回路及びビデオ用発振回路の不具合の有無を検査している。

特開２００３−３３５０２７号公報

しかし、特許文献１の印刷装置の検査装置は、検査結果を外部装置へ出力している。このため、検査結果を即座に認識させることができない。

そこで、この発明は、発振回路の検査結果を一目で認識させることができる検査装置を提供することを目的とする。

この発明の検査装置は、コントローラ基板に接続端子を介して接続される検査基板を備える。コントローラ基板は、クロック信号を出力するクロック信号発生手段を有する。

検査基板は、記憶手段と制御手段と表示手段とを備える。記憶手段は、クロック信号の検査パラメータの期待値を記憶する。制御手段は、コントローラ基板から接続端子を介して入力されたクロック信号がクロック信号の検査パラメータの期待値を満たすか否かの判定を行う。表示手段は、制御手段の判定結果を表示する。

この構成では、コントローラ基板に検査基板が接続される。コントローラ基板は、クロック信号発生手段が生成したクロック信号を検査基板へ出力する。検査基板の制御手段は、クロック信号発生手段が生成したクロック信号が記憶手段に記憶されているクロック信号の検査パラメータの期待値を満たすか否かの判定を行い、判定結果を表示手段に表示する。

検査装置は、クロック信号の検査パラメータの期待値が記憶されている検査用記憶媒体を更に備える構成であることが好ましい。この場合、検査基板の制御手段は、検査用記憶媒体に記憶されているクロック信号の検査パラメータの期待値を記憶手段に記憶する。

検査対象となるコントローラ基板が異なれば、クロック信号の検査パラメータの期待値も異なる場合がある。この構成では、検査用記憶媒体にクロック信号の検査パラメータの期待値を記憶している。検査基板は、コントローラ基板から入力されたクロック信号が、検査用記憶媒体に記憶されているクロック信号の検査パラメータの期待値を満たすか否かの判定を行う。

これにより、検査装置は、検査対象となるコントローラ基板に応じた検査用記憶媒体を用いることで、コントローラ基板毎に検査基板を用意しなくてもよい。

検査装置は、記憶媒体の挿入口とクロック信号を出力する第１端子及び挿入口に装着された記憶媒体のデータを出力する第２端子を含む複数端子とを有するコントローラ基板を検査する構成であることが好ましい。この場合、検査用記憶媒体は、コントローラ基板の挿入口に装着される。検査基板の接続端子は、第１端子に接続される第３端子と、第２端子に接続される第４端子と、を有する。

コントローラ基板は、クロック信号と挿入口に装着された記憶媒体のデータとを異なる端子から出力する。この構成では、検査用記憶媒体をコントローラ基板に装着する。クロック信号の検査パラメータの期待値が検査用記憶媒体に記憶されているので、コントローラ基板は、クロック信号とクロック信号の検査パラメータの期待値とを異なる端子から出力する。検査基板の接続端子は、異なる端子から入力されるため、クロック信号とクロック信号の検査パラメータの期待値とを識別して取得することができる。

これにより、検査装置は、検査基板に検査用記憶媒体を挿入する挿入口を設けなくても、コントローラ基板が予め有する記憶媒体の挿入口を用いて、クロック信号の検査パラメータの期待値を取得することができる。

クロック信号の検査パラメータは、周波数、周期、及びＤｕｔｙ比の少なくとも１つを含むことが好ましい。

この構成では、クロック信号発生手段の不具合の有無を検査する検査パラメータとして、クロック信号の周波数、周期、及びＤｕｔｙ比の少なくとも１つが用いられる。これにより、検査装置は、クロック信号発生手段の不具合の有無を検査することができる。

この発明の検査装置は、クロック信号発生手段の不具合の有無を一目で認識させるとができる。

画像形成装置の概略構成を示す図である。 コントローラ基板、ＳＤカード、検査基板の接続関係を示すブロック図である。 検査用レジスタの一例を示す図である。 検査基板における検査時の処理の流れを示すフローチャートである。 コントローラ基板における検査時の処理の流れを示すフローチャートである。 検査基板における検査時の処理の流れを示すフローチャートである。 表示部の表示例の他の例を示す図である。

この発明に係る、画像形成装置１００に内蔵されたコントローラ基板１５１（図２参照。）の検査装置２００（図２参照。）について、図を参照して説明する。

まず、画像形成装置１００について説明する。

図１に示すように、画像形成装置１００は、本体の上部に画像読取装置１２０を装着し、画像形成部１１０、給紙部１３０、用紙搬送部１４０、操作パネル（不図示）及び制御部１５０を備えている。画像形成装置１００は、制御部１５０の指示により、原稿から読み取った画像に基づいて所定の用紙に多色又は単色の画像を形成する。

画像読取装置１２０は、スキャナユニット７０、原稿台７１、自動原稿搬送装置７２を備えている。原稿台７１は、硬質板ガラスで構成され、画像形成装置１００の本体上面に取り付けられている。原稿台７１の上面は、自動原稿搬送装置７２によって開閉自在にされている。スキャナユニット７０は、原稿台７１の上面に載置された原稿の画像、及び自動原稿搬送装置７２により搬送される原稿の画像を読み取る。

画像形成部１１０は、中間転写ベルトユニット１０、露光ユニット２０、画像形成ステーション３０Ａ〜３０Ｄ、二次転写ユニット４０、定着ユニット５０を備えている。中間転写ベルトユニット１０は、無端ベルトである中間転写ベルト１１を駆動ローラ１２及び従動ローラ１３等によって回転自在に張架している。

露光ユニット２０は、ブラック、シアン、マゼンタ及びイエローの各色の画像データに基づいて半導体レーザを駆動し、各色のレーザ光を画像形成ステーション３０Ａ〜３０Ｄに配光する。露光ユニット２０は、画像データに基づいて駆動されるＬＥＤアレイ等の半導体レーザ以外の光源を用いたものであってもよい。

画像形成ステーション３０Ａ〜３０Ｄは、それぞれブラック、シアン、マゼンタ及びイエローの各色の現像剤を用いて電子写真方式の画像形成を行い、中間転写ベルト１１の表面にトナー像を転写する。二次転写ユニット４０は、中間転写ベルト１１の表面に担持されたトナー像を用紙に転写する。定着ユニット５０は、トナー像が転写された用紙を加熱及び加圧し、用紙にトナー像を定着させる。

給紙部１３０は、画像形成処理前の用紙が複数枚収納される給紙カセット６１、及び画像形成処理前の用紙が載置される手差しトレイ６２を備えている。

用紙搬送部１４０は、給紙部１３０から排紙部６４に至る間に形成された搬送路６３、及び搬送路６３上の用紙を搬送する複数の搬送ローラを備えている。

制御部１５０は、図２に示すように、コントローラ基板１５１により実現される。コントローラ基板１５１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）８１、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）８２、ＤＤＲメモリ（Ｄｏｕｂｌｅ‐Ｄａｔａ‐Ｒａｔｅメモリ）８３、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）８４、及び接続端子８５から構成され、画像形成装置１００に内蔵されている。

ＲＯＭ８１は、書き換え不可能な記憶領域であり、画像形成装置１００の各機能部を制御する制御プログラムが記憶されている。例えば、各機能部に対して画像形成開始指示を行うプログラム、給紙部１３０内の用紙の有無を確認するプログラム、及び操作部の表示パネルに各種情報を表示するプログラム等が記憶されている。

ＣＰＬＤ８２は、プログラム書き換え可能な回路であり、画像形成部１１０の露光ユニット２０の半導体レーザの駆動源、及び用紙搬送部１４０の搬送ローラの駆動源に対する適正周波数を記憶している。これらの適正周波数は、画像形成装置１００の機種に応じて異なる。

ＤＤＲメモリ８３は、書き換え可能な記憶領域であり、例えば、画像形成処理時に外部入力された画像データや画像読取部が読み取った画像データが一時記憶される。

ＡＳＩＣ８４は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）８４１、クロック発生器（この発明のクロック信号発生手段に相当する。）８４２、及びＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）８４３を備え、画像形成装置１００の各機能部を制御する回路である。

ＣＰＵ８４１は、電力が供給されると、ＲＯＭ８１に記憶されているプログラムを読み込み、ＲＯＭ８１、ＣＰＬＤ８２、クロック発生器８４２、ＳＤカード３００の制御を行う。例えば、ＣＰＵ８４１は、ＣＰＬＤ８２のデータを読み込み、適正周波数をクロック発生器８４２に設定する。ＣＰＵ８４１は、ＳＤカード３００に記憶されているデータを接続端子８５へ出力する。

クロック発生器８４２は、発振回路や分周器から構成され、設定された適正周波数に応じたクロック信号ＣＬＫ１，ＣＬＫ２を生成して接続端子８５へ出力する。クロック信号ＣＬＫ１は、露光ユニット２０の半導体レーザの駆動制御に用いられる。クロック信号ＣＬＫ２は、用紙搬送部１４０の複数の搬送ローラの駆動制御に用いられる。

ＤＭＡ８４３は、ＣＰＵ８４１の制御を受けずに、ＤＤＲメモリ８３へデータの書き込み、ＤＤＲメモリ８３へ書き込んだデータの読み出しを行う。例えば、ＤＭＡ８４３は、接続端子８５を介して画像読取装置１２０が読み取った画像データが入力されると、画像データを一時的にＤＤＲメモリ８３へ書き込む。ＤＭＡ８４３は、ＤＤＲメモリ８３から画像データを読み出して、接続端子８５を介して画像形成部１１０へ出力する。

接続端子８５は、電源コネクタと、クロック供給端子（この発明の第１端子に相当する。）と、通信端子（この発明の第２端子に相当する。）と、から構成され、検査基板４００の接続端子９１と接続される。電源コネクタは、外部装置からの電力供給を受け付ける。クロック供給端子は、同軸端子であり、クロック発生器８４２から出力されるクロック信号ＣＬＫ１，ＣＬＫ２を外部装置へ出力する。通信端子は、シリアル通信用の端子であり、各種データの送受信を外部装置に対して行う。例えば、通信端子には、ＳＤカード３００に記憶されているデータ、ＤＤＲメモリ８３へ書き込まれたデータが出力され、ＤＤＲメモリ８３へ書き込みデータが入力される。

検査装置２００は、ＳＤカード３００と検査基板４００とから構成され、画像形成装置１００のコントローラ基板１５１の検査を行う。検査装置２００は、ＤＭＡ８４３がＤＤＲメモリ８３にデータを書き込む検査、ＤＭＡ８４３がＤＤＲメモリ８３からデータを読み出す検査、ＲＯＭ８１のプログラムを読み込んだＣＰＵ８４１が、ＳＤカード３００からデータ（例えば露光ユニット２０へ出力するデータ、操作部の表示パネルへ出力するデータ）を読み出す検査、クロック発生器８４２の不具合検査等を行う。

以下に、クロック発生器８４２の不具合検査を行う検査装置２００の構成について説明する。

ＳＤカード３００は、コントローラ基板１５１に着脱可能である。ＳＤカード３００は、コントローラ基板１５１に電力が供給されると、ＣＰＵ８４１に読み出され、一部の記憶内容が接続端子８５を介して外部装置へ出力される。ＳＤカード３００には、画像形成装置１００の稼働時に用いられる通常用とコントローラ基板１５１の検査に用いる検査用とが存在する。

通常用のＳＤカード３００は、画像形成装置１００の機種毎に応じた各種設定値が記憶されている。検査用のＳＤカード３００は、クロック発生器８４２が出力するクロック信号ＣＬＫ１，ＣＬＫ２の検出パラメータの期待値と実施回数とが記憶されている。検出パラメータとは、周波数、周期、及びＤｕｔｙ比（Ｈｉｇｈ ＤｕｔｙとＬｏｗ Ｄｕｔｙ）である。これらのＳＤカード３００は、画像形成装置１００の機種毎に用意される。なお、着脱可能な記憶媒体としてＳＤカード３００を例示したが、着脱可能であれば他の記憶媒体でもよい。

検査基板４００は、接続端子９１、ＦＰＧＡ（Ｆｉｅｌｄ‐Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）９２、及び表示部９３から構成され、コントローラ基板１５１に接続可能である。

接続端子９１は、電源コネクタと、クロック供給端子（この発明の第３端子に相当する。）と、通信端子（この発明の第４端子に相当する。）と、から構成され、コントローラ基板１５１の接続端子８５と接続される。電源コネクタは、コントローラ基板１５１へ電力供給を行う。クロック供給端子は、同軸端子であり、コントローラ基板１５１から出力されるクロック信号ＣＬＫ１，ＣＬＫ２をそれぞれＦＰＧＡ９２のクロックカウンタ９２１，９２２へ入力する。通信端子は、シリアル通信用の端子であり、各種データの送受信をコントローラ基板１５１に対して行う。

ＦＰＧＡ９２は、クロックカウンタ９２１，９２２、及びレジスタ部９２３を有する書き換え可能なプログラム回路である。

ＦＰＧＡ９２は、クロック供給端子から入力されたクロック信号ＣＬＫ１，ＣＬＫ２が、通信端子から入力されたデータ（クロック信号ＣＬＫ１，ＣＬＫ２の検出パラメータの期待値）を満たすか否かの判定処理を行う。

クロックカウンタ９２１，９２２は、カウントクロックＣＬＫに基づいて、クロック信号ＣＬＫ１，ＣＬＫ２のカウント値を算出する。

レジスタ部９２３は、一例として図３に示すクロック信号ＣＬＫ１，ＣＬＫ２の検査パラメータの期待値の上限値と下限値、及び判定結果が格納されている。

表示部９３は、青色又は赤色に発光するＬＥＤから構成される。表示部９３には、レジスタ部９２３の判定結果、各機能部（例えば、露光ユニット２０、操作部の表示パネル）へ出力するデータの検査、ＤＤＲメモリ８３の書き込み検査等が表示される。

次に、クロック発生器８４２の不具合検査時の処理の流れについて図４〜６を参照して説明する。

まず、コントローラ基板１５１にＳＤカード３００を装着し、コントローラ基板１５１の接続端子８５に検査基板４００の接続端子９１を接続する。

この状態で、図４に示すように、検査基板４００は、電源がオンされるまで待つ（Ｓ１１：Ｎｏ）。検査基板４００は、電源がオンされると（Ｓ１１：Ｙｅｓ）、接続端子９１の電源コネクタを介してコントローラ基板１５１へ電力供給を開始する（Ｓ１２）。

図５に示すように、コントローラ基板１５１は、電力の供給の開始を待って（Ｓ２１：Ｎｏ）、接続端子８５の電源コネクタを介して電力供給の開始を受け付ける（Ｓ２１：Ｙｅｓ）。電力が供給されると、ＣＰＵ８４１は、ＳＤカード３００の所定の領域からクロック信号の周波数、周期、Ｄｕｔｙ比の各期待値と実施回数とを取得して、接続端子８５の通信端子から出力する（Ｓ２２）。ＣＰＵ８４１は、ＣＰＬＤ８２から適正周波数を読み出してクロック発生器８４２に設定する（Ｓ２３）。クロック発生器８４２は、適正周波数が設定されると、設定された適正周波数に応じたクロック信号ＣＬＫ１，ＣＬＫ２を生成して、接続端子８５のクロック供給端子から出力する（Ｓ２４）。

コントローラ基板１５１は、電力供給の停止を受け付けるまで（Ｓ２５：Ｎｏ）、Ｓ２４の処理を行い、電力供給の停止を受けて（Ｓ２５：Ｙｅｓ）、終了する。

図４に示すように、検査基板４００のＦＰＧＡ９２は、接続端子９１の通信端子から各種データが入力されるまで待つ（Ｓ１３：Ｎｏ）。ＦＰＧＡ９２は、接続端子９１の通信端子からデータが入力されると（Ｓ１３：Ｙｅｓ）、入力されたデータをクロック信号の周波数、周期、Ｄｕｔｙ比の各期待値の上限値及び下限値、実施回数としてレジスタ部９２３の所定の領域へ記憶して（Ｓ１４）、図６に示す検査処理を行う（Ｓ１５）。

検査処理では、ＦＰＧＡ９２は、接続端子９１のクロック供給端子からクロック信号ＣＬＫ１，ＣＬＫ２が入力を待つ（Ｓ３１：Ｎｏ）。ＦＰＧＡ９２は、クロック信号ＣＬＫ１，ＣＬＫ２の入力を所定回数受け付けると（Ｓ３１：Ｙｅｓ）、カウントクロックＣＬＫに基づいてクロック信号ＣＬＫ１，ＣＬＫ２のカウント値をクロックカウンタ９２１，９２２に算出させて、クロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比を算出する（Ｓ３２）。ＦＰＧＡ９２は、算出したクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比のそれぞれがレジスタ部９２３のクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値を満たすか否か判定する（Ｓ３３）。ＦＰＧＡ９２は、クロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比がそれぞれクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値の下限値以上で且つ上限値以下であれば、クロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値を満たすと判定する。ＦＰＧＡ９２は、判定結果をレジスタ部９２３の所定の領域へ記憶する（Ｓ３４）。

ＦＰＧＡ９２は、クロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比のそれぞれがクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値を満たさなければ（Ｓ３５：Ｎｏ）、表示部９３の所定の箇所のＬＥＤを赤色発光させる（Ｓ３６）。ＦＰＧＡ９２は、クロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙのそれぞれがクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値を満たせば（Ｓ３５：Ｙｅｓ）、実施回数分の判定が終了したか否か判断する（Ｓ３７）。ＦＰＧＡ９２は、判定が終了するまで（Ｓ３７：Ｎｏ）、Ｓ３１〜Ｓ３５の処理を行い、実施回数分の判定が終了すると（Ｓ３７：Ｙｅｓ）、表示部９３の所定の箇所のＬＥＤを青色発光させる（Ｓ３８）。

図４に示すように、検査基板４００は、電源がオフされるまで待つ（Ｓ１６：Ｎｏ）。検査基板４００は、電源がオフされると（Ｓ１６：Ｙｅｓ）、電力供給を停止する（Ｓ１７）。

以上のように、検査装置２００は、コントローラ基板１５１に検査用のＳＤカード３００を装着し且つコントローラ基板１５１に検査基板４００を接続するだけで、接続端子８５の通信端子におけるデータの入出力検査、ＤＤＲメモリ８３の書き込み検査の他に、クロック発生器８４２の不具合検査も行うことができる。これらの検査結果を検査基板４００の表示部９３に表示するため、一目で検査結果を認識することができる。

検査装置２００は、クロック信号の検査パラメータの期待値が記憶されたＳＤカード３００をコントローラ基板１５１に装着することで、画像形成装置の機種が異なっても、同じ検査基板４００を用いて検査を行うことができる。

なお、上述の実施例では、各検査パラメータがそれぞれ期待値を実施回数分全て満たせば、表示部９３のＬＥＤを青色発光させた。しかし、一例として図７（Ａ）に示すように、実施回数分の判定結果を表示部９３に表示させてもよい。

なお、上述の実施例では、全ての検査パラメータが期待値を満たせば、表示部９３のＬＥＤを青色発光させた。しかし、一例として図７（Ｂ）に示すように、検査パラメータ毎にＬＥＤを青色又は赤色に発光させてもよい。

上述の実施形態の説明は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。更に、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

ＣＬＫ１，ＣＬＫ２…クロック信号
８５…接続端子
９１…接続端子
９２…ＦＰＧＡ
９３…表示部
１５１…コントローラ基板
２００…検査装置
３００…ＳＤカード
４００…検査基板
８４１…ＣＰＵ
８４２…クロック発生器
９２３…レジスタ部

Claims (4)

1. クロック信号を出力するクロック信号発生手段を有するコントローラ基板に接続端子を介して接続される検査基板を備えた検査装置であって、
   前記検査基板は、
   前記クロック信号の検査パラメータの期待値を記憶する記憶手段と、
   前記コントローラ基板から前記接続端子を介して入力されたクロック信号が前記クロック信号の検査パラメータの期待値を満たすか否かの判定を行う制御手段と、
   前記制御手段の判定結果を表示する表示手段と、を備える検査装置。
2. 前記検査装置は、前記クロック信号の検査パラメータの期待値が記憶されている検査用記憶媒体を更に備え、
   前記検査基板の制御手段は、前記検査用記憶媒体に記憶されている前記クロック信号の検査パラメータの期待値を前記記憶手段に記憶する請求項１に記載の検査装置。
3. 記憶媒体の挿入口と前記クロック信号を出力する第１端子及び前記挿入口に装着された記憶媒体のデータを出力する第２端子を含む複数端子とを有する前記コントローラ基板を検査する前記検査装置であって、
   前記検査用記憶媒体は、前記コントローラ基板の前記挿入口に装着され、
   前記検査基板の接続端子は、前記第１端子に接続される第３端子と、前記第２端子に接続される第４端子と、を有する請求項２に記載の検査装置。
4. 前記クロック信号の検査パラメータは、周波数、周期、及びＤｕｔｙ比の少なくとも１つを含む請求項１〜３の何れかに記載の検査装置。

Images