JP2012104792A - 半導体パッケージ基板の製造方法 - Google Patents

半導体パッケージ基板の製造方法 Download PDF

Info

Publication number
JP2012104792A
JP2012104792A JP2011003258A JP2011003258A JP2012104792A JP 2012104792 A JP2012104792 A JP 2012104792A JP 2011003258 A JP2011003258 A JP 2011003258A JP 2011003258 A JP2011003258 A JP 2011003258A JP 2012104792 A JP2012104792 A JP 2012104792A
Authority
JP
Japan
Prior art keywords
solder layer
manufacturing
semiconductor package
base substrate
heating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011003258A
Other languages
English (en)
Inventor
Kwan Ho Lee
ホ リ，キャン
Yong Hui Joo
フィ ジュー，オン
Tae Hyung Kim
ヒュン キム，テ
Syong Mun Choi
ムン チョイ，ション
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012104792A publication Critical patent/JP2012104792A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1115—Resistance heating, e.g. by current through the PCB conductors or through a metallic mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering

Abstract

【課題】導電性発熱体の電流印加配線に電流を流して半田層のみを局所的に加熱して半導体を接合することにより、熱応力の減少および基板の変形を防止することができる半導体パッケージ基板の製造方法を提供する。
【解決手段】本発明の半導体パッケージ基板の製造方法は、（Ａ）上部に半田層１２０が形成された接続部１１０を一面に備えたベース基板１００を準備する段階と、（Ｂ）半田層１２０の上部に、電流印加配線３１０の備えられた導電性発熱体３００を配置する段階と、（Ｃ）電流印加配線３１０に電流を印加して半田層１２０を加熱することにより、半導体チップ２００を接続部１１０と接合する段階と、（Ｄ）導電性発熱体３００の電流印加配線３１０を除去する段階とを含んでなる。
【選択図】図１０

Description

本発明は、半導体パッケージ基板の製造方法に関する。
最近、電子産業は、電子機器の小型化および薄型化のために、部品の実装の際に、高密度化、高精度化および高集積化が可能な半導体パッケージ基板を用いた実装技術が要求されている。このような部品の高密度化、高精度化および高集積化の趨勢に伴い、半導体パッケージ基板の安定性が求められ、特に、半導体チップと基板間の接合信頼性の重要性は非常に大きい。
以下、図１〜図５を参照して、従来の技術に係る半導体パッケージ基板の製造方法を説明する。
まず、図１に示すように、絶縁層１２の両面に銅箔層１３が積層された両面銅張積層板１１を準備する。次に、図２に示すように、ビアホール１４および銅メッキ層１５を形成した後、所定のパターンに応じてパターニングして両面に回路層１６を形成する。
図３に示すように、接続パッドが露出されるように開口部を有する半田レジスト１７を形成し、前記露出された接続パッドにニッケル／金メッキなどによる表面処理層１８を形成する。
その後、図４に示すように、接続パッドの上部に半田ボール１９を形成する。最後に、図５に示すように、半導体チップ２０を半田ボール１９の上部に位置させた後、リフロー装置３０内に入れて加熱することにより、半導体チップ２０の接続端子とベース基板１０の接続パッドとを接合する。
リフロー工程は、半導体チップ２０とベース基板１０全体をリフロー装置３０内に入れて半田ボール１９の溶融温度以上に２０〜３０分間加熱する過程を経る。この際、ベース基板１０全体を加熱するので、基板、半田ボール１９および半導体チップ２０間の熱膨張係数の差による大きい熱応力が存在する。また、ベース基板１０に高温の熱を加えてからさらに冷却する場合、ベース基板１０の膨張と収縮により上下の非対称性が発生してベース基板１０が変形し、これにより半導体チップ２０が接合位置から逸脱し、或いは半田ボール１９の厚さが均一でなくて接合信頼性が低下するという問題が発生した。
そこで、本発明は、かかる問題点を解決するために創案されたもので、その目的は、半田層に電流印加配線の備えられた導電性発熱体を位置させ、前記電流印加配線に電流を流して半田層のみを局所的に加熱して半導体チップをベース基板の接続部に実装することにより、熱応力を減少させ、且つ半導体チップとベース基板間の接合信頼性を向上させることができる半導体パッケージ基板の製造方法を提供することにある。
上記目的を達成するために、本発明によれば、（Ａ）上部に半田層が形成された接続部を一面に備えたベース基板を準備する段階と、（Ｂ）前記半田層の上部に、電流印加配線の備えられた導電性発熱体を配置する段階と、（Ｃ）前記電流印加配線に電流を印加して前記半田層を加熱することにより、半導体チップを前記接続部と接合する段階と、（Ｄ）前記導電性発熱体の前記電流印加配線を除去する段階とを含んでなる半導体パッケージ基板の製造方法を提供する。
ここで、本発明は、前記（Ｃ）段階の前に、前記導電性発熱体をカバーする補助半田層を積層する段階をさらに含むことを特徴とする。
また、本発明は、前記（Ｃ）段階で、前記ベース基板の他面を冷却する過程をさらに含むことを特徴とする。
また、本発明は、前記ベース基板の他面の温度を常温に維持しながら冷却することを特徴とする。
また、本発明は、前記（Ａ）段階で、前記ベース基板は前記接続部の周辺に複数のリード部をさらに含み、前記（Ｃ）段階で、前記半導体チップは上部に複数のボンディングパッドをさらに含み、前記（Ｃ）段階の後、（Ｅ）複数の前記ボンディングパッドと複数の前記リード部をそれぞれ対応するように金属ワイヤーで接合する段階をさらに含むことを特徴とする。
また、本発明は、前記（Ａ）段階で、前記ベース基板には複数の接続部を備え、前記（Ｂ）段階で、複数の前記接続部にそれぞれ対応するように、電流印加配線で接続された複数の導電性発熱体を配置し、前記（Ｃ）段階で、複数の半導体チップを前記複数の前記接続部と接合することを特徴とする。
また、本発明は、前記接続部が前記半田層に電気的に接続される少なくとも一つの接続パッドを含み、前記半導体チップが前記半田層に電気的に接続される少なくとも１つの接続端子を含むことを特徴とする。
また、本発明は、前記導電性発熱体がカーボンシートであることを特徴とする。
また、本発明は、前記導電性発熱体の大きさが前記半田層の大きさに対応することを特徴とする。
また、本発明は、前記導電性発熱体がメッシュ構造であることを特徴とする。
本発明に係る半導体パッケージ基板の製造方法は、ベース基板の接続部の上部に形成された半田層に電流印加配線の備えられた導電性発熱体を位置させ、前記電流印加配線に電流を流して加熱することにより、半導体チップを接続部に接合する。これにより、ベース基板の半田層のみを局所的に加熱するので、熱応力の減少および基板の変形を防止して半導体チップとベース基板間の接合信頼性を向上させることができる。
また、本発明によれば、ベース基板の他面を冷却することにより、半導体チップとベース基板の接続部のみを除いては、熱が伝達されないようにして接合信頼性を向上させる。
また、本発明によれば、ベース基板の接続部は半田層に電気的に接続される少なくとも一つの接続パッドを含み、半導体チップは半田層に電気的に接続される少なくとも一つの接続端子を含むため、ベース基板の接続部と半導体チップとを接合することにより半導体チップとベース基板内の回路層とを電気的に接続することができる。
また、本発明によれば、導電性発熱体は、カーボンシートで構成されるが、カーボンシートは、熱伝導性に優れるため、短時間で半田層を溶融温度以上に加熱することができ、半導体チップとベース基板の接続部とを接合するときに、半田層の内部に含浸されて半田層の機械的物性を向上させることができる。
従来の技術に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（１）である。 従来の技術に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（２）である。 従来の技術に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（３）である。 従来の技術に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（４）である。 従来の技術に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（５）である。 本発明に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（１）である。 本発明に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（２）である。 本発明に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（３）である。 本発明に係る半導体パッケージ基板の製造方法の製造工程で用いる導電性発熱体の一例を示す平面図である。 本発明に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（４）である。 本発明に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（５）である。 本発明に係る半導体パッケージ基板の製造方法の製造工程を順次示す断面図（６）である。 ワイヤーによって半導体チップが接合された半導体パッケージ基板の断面図である。 複数の半導体チップをベース基板に接合する過程を順次示す断面図（１）である。 複数の半導体チップをベース基板に接合する過程を順次示す断面図（２）である。
本発明の目的、特定の利点および新規の特徴は、添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。
これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的で辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。
本発明において、各図面の構成要素に参照番号を付加するにおいて、同一の構成要素については、他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。
以下、添付図面を参照して、本発明の好適な実施形態を詳細に説明する。
図６〜図１２は、本発明の好適な実施例に係る半導体パッケージ基板の製造工程を順次示す図である。
まず、図６に示すように、上部に半田層１２０が形成された接続部１１０を一面に備えたベース基板１００を準備する。具体的に、前記ベース１００を準備する段階は、接続部１１０を含み且つ内部に回路層１３０が形成されたベース基板１００を準備する段階と、前記ベース基板１００に半田レジスト１４０を形成する段階と、前記半田レジスト１４０に開口部を形成して接続部１１０の接続パッド１１５を露出させる段階と、半田層１２０を形成する段階とを含むことができる。
ベース基板１００は、絶縁層に接続部１１０を含む少なくとも一つの回路が形成された回路基板であって、好ましくはプリント基板である。プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＰＣＢ）は、フェノール樹脂絶縁板またはエポキシ樹脂絶縁板などの絶縁材に形成された内層回路を介して実装された部品を電気的に相互接続し、電源などを供給すると同時に部品を機械的に固定させる役割を果たす。このようなプリント基板には、絶縁材の一面にのみ回路層１３０を形成した単面ＰＣＢ、両面に回路層１３０を形成した両面ＰＣＢ、および多層に配線したＭＬＢ（多層プリント基板）などがある。図６では、１つの絶縁層と２つの回路層１３０から構成される多層プリント基板を示したが、本発明は、これに限定されず、２つ以上の回路層１３０を持つ多層プリント基板が適用可能である。
接続部１１０は、後続工程によって上部に半田層１２０が形成され、前記半田層１２０を介して半導体チップ２００または外部部品をベース基板１００に実装する。
この際、接続部１１０は、少なくとも一つの接続パッド１１５を含むことができる。接続パッド１１５は、半田層１２０を介してベース基板１００に実装される半導体チップ２００と回路層１３０とを電気的に接続させる。接続パッド１１５は、銅、金、銀、ニッケルなどの伝導性金属で構成される。伝導性金属としては、一般に、銅が使用される。
半田レジスト１４０は、最外層回路を保護する機能を行い、接続部１１０の接続パッド１１５を露出させるために開口部が設けられる。半田レジスト１４０は、絶縁物質であって、半田レジストインク、半田レジストフィルムまたはカプセル化剤などで構成できるが、特にこれに限定されるのではない。
半田レジスト１４０の開口部を介して露出された接続部１１０の接続パッド１１５にさらに表面処理層１５０を形成することもできる。表面処理層１５０は、電解金メッキ（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ、無電解ニッケルメッキ／置換金メッキ）、ＤＩＧ（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などによって形成できる。
半田層１２０は、半導体チップ２００などの外部部品とベース基板１００の接続部１１０とを接合する機能を行い、スキージー（Ｓｑｕｅｅｇｅｅ）などのスクリーンプリント装置を用いて、露出された接続部１１０の上部に半田ペーストをプリントすることにより形成する。半田層１２０は、錫／鉛（Ｓｎ／Ｐｂ）、錫／銀／銅（Ｓｎ／Ａｇ／Ｃｕ）、錫／銀（Ｓｎ／Ａｇ）、錫／銅（Ｓｎ／Ｃｕ）、錫／ビスマス（Ｓｎ／Ｂｉ）、錫／亜鉛／ビスマス（Ｓｎ／Ｚｎ／Ｂｉ）、錫／銀／ビスマス（Ｓｎ／Ａｇ／Ｂｉ）などの組み合わせで構成できる。
図７に示すように、半田層１２０の上部に、電流印加配線３１０の備えられた導電性発熱体３００を配置する。導電性発熱体３００の両端には、電流印加配線３１０が備えられ、電流印加配線３１０に電流を印加して半田層１２０を加熱する。このような導電性発熱体３００は、電流が流れうる導体であって、銀、銅、ニクロムなどの金属であってもよい。半田層１２０が溶融点温度以上に加熱される場合、半導体チップ２００とベース基板１００の接続部１１０とが半田層１２０を介して接合されると同時に、前記導電性発熱体３００が半田層１２０の内部に含浸される。
ここで、図８に示すように、導電性発熱体３００をカバーする補助半田層１６０をさらに積層してもよい。補助半田層１６０を積層して導電性発熱体３００を半田層１２０の内部に含浸させることにより、導電性発熱体３００が含浸された状態で加熱を行い、半田層１２０を溶融点以上の温度にさらに速く加熱することができる。補助半田層１６０は、スキージーなどの方法で積層する。
この際、導電性発熱体３００は、好ましくはカーボンシートである。カーボンシートは、炭素ナノチューブ（ＣＮＴ）やグラフェン（Ｇｒａｐｈｅｎｅ）などの炭素ナノ物質と膨張黒鉛との混合物で構成される。カーボンシートは、電気伝導度および熱伝導率に優れるため、短時間で半田層１２０を効果的に加熱することを可能にすることにより、工程時間を短縮させる。
また、カーボンシートの場合、強度と弾性に優れるため、半田層１２０内にカーボンシートが含浸されることにより、半田層１２０の機械的物性を向上させる。カーボンシートは、熱膨張係数が小さいので、半田層１２０に含浸されて半田層１２０の熱膨張係数を低減させてベース基板１００、半田層１２０および半導体チップ間の熱膨張係数の差を減少させる。
導電性発熱体３００の大きさは、半田層１２０の大きさに対応することが好ましい。半田層１２０の大きさより導電性発熱体３００の大きさが小さい場合、半田層１２０を溶融点以上に加熱するために多くの電力が消耗されるうえ、加熱時間が長くなるという欠点がある。これに対し、半田層１２０の大きさより導電性発熱体３００の大きさが大きい場合、半田層１２０のみを局所的に加熱することが難しいという問題点がある。
また、図９に示すように、導電性発熱体３００は、メッシュ構造であることが好ましく、メッシュ構造で形成された場合、半田層１２０の全面に均一に熱を伝達して半田層を効果的に加熱することができる。また、半田層１２０の内部に導電性発熱体３００が単位面積当たり均一に含浸されることにより、半田層１２０の機械的物性を向上させる効果を高めることができる。
図１０に示すように、導電性発熱体３００の電流印加配線３１０に電流を印加して半田層１２０を加熱することにより、半導体チップ２００をベース基板１００の接続部１１０と接合する。導電性発熱体３００に電流が流れるときに抵抗により熱が発生するが、これを用いて半田層１２０を溶融温度以上に加熱する。電流印加配線３１０に流れる電流量を調節して精密に加熱温度を制御することができるという利点がある。導電性発熱体３００の電流印加配線３１０に電流を流して半田層１２０のみを局所的に加熱することにより、基板の変形を防止し、且つ熱膨張係数の差による熱応力を減少させることができる。
ベース基板１００に接合される半導体チップ２００は、少なくとも一つの接続端子を含み、ベース基板１００の接続部１１０は、少なくとも一つの接続パッド１１５を含むので、半導体チップ２００とベース基板１００の接続部１１０とが半田層１２０を介して接合されることにより、ベース基板１００の回路層１３０と半導体チップ２００とが電気的に接続され得る。
この際、図１１に示すように、半田層１２０を加熱して半導体チップ２００を接合するとき、ベース基板１００の他面を冷却する過程をさらに含んでもよい。一面に半導体チップ２００が接合されるベース基板１００の他面を冷却装置４００によって冷却することにより、導電性発熱体３００により発生する熱が半田層１２０以外のベース基板１００の他の領域に及ばないようにして、熱によるベース基板１００の変形をさらに徹底的に防止することができる。
ベース基板１００の他面を常温に維持しながら冷却することが好ましい。これは、ベース基板１００および他の実装部品の温度による影響が常温で最も少ないためである。
次に、図１２に示すように、前記導電性発熱体３００の電流印加配線３１０を除去する。
本発明に係る製造方法は、前述した方式の半導体チップ２００の接合に限定されず、ワイヤー２２０を用いた半導体チップ２００の接合にも適用できる。ワイヤー２２０を用いた半導体チップ２００の接合の場合、図１３に示すように、ベース基板１００は、接続部１１０の周辺部に複数のリード部１７０をさらに含む。前記リード部１７０は、ベース基板１００の回路層１３０に電気的に接続される。
半田層１２０の上部に電流印加配線３１０の備えられた導電性発熱体３００を位置させ、電流を印加して半田層１２０を加熱することにより、半導体チップ２００を接続部１１０に接合する。
ワイヤー２２０を用いた半導体チップ２００の接合の場合、半導体チップ２００の上部に複数のボンディングパッド２１０を備えて、半導体チップ２００上部の複数のボンディングパッド２１０とベース基板１００の複数のリード部１７０とをそれぞれ対応するようにワイヤー２２０で接合する工程をさらに含む。ワイヤー２２０としては、一般に、金（Ａｕ）またはアルミニウム（Ａｌ）を使用する。この際、リード部１７０に接続されたワイヤー２２０を介してのみ半導体チップ２００とベース基板１００の回路層１３０とが電気的に接続されるのではなく、接続部１１０に形成された接続パッド１１５を介しても半導体チップ２００とベース基板１００の回路層１３０とが電気的に接続できる。
その次、導電性発熱体３００に接続された電流印加配線３１０を除去する。前記電流印加配線３１０を除去する工程は、ベース基板１００とリード部１７０とをワイヤー２２０で接合する前に行ってもよい。
また、図１４および図１５に示すように、複数の半導体チップ２００をベース基板１００に一度に接合することができる。図１４に示すように、ベース基板１００には、複数の接続部１１０を備え、複数の前記接続部１１０にそれぞれ対応するように、電流印加配線３１０で接続された複数の導電性発熱体３００を半田層１２０の上部に配置する。
導電性発熱体３００の電流印加配線３１０の両端に電流を印加して複数の半導体チップ２００をベース基板１００の接続部１１０に接合し、図１５に示すように、複数の導電性発熱体３００に接続された電流印加配線３１０を除去する。前述したように既存のリフロー工程と同様に、本発明によっても複数の半導体チップ２００をベース基板１００の接続部１１０に一度に接合することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものに過ぎず、本発明による半導体パッケージ基板の製造方法は、これに限定されず、当該分野における通常の知識を有する者であれば、 本発明の技術的思想の範疇内で多様な変形および改良を加え得るのは明白であろう。それらの単純な変形ないし変更は、いずれも本発明の範疇内に属するものであり、本発明の具体的な保護範囲は、特許請求の範囲によって明確に定められるであろう。
本発明は、熱応力を減少させ、且つ半導体チップとベース基板間の接合信頼性を向上させることができる半導体パッケージ基板の製造方法に適用可能である。
１０、１００ ベース基板
１１ 両面銅張積層板
１２ 絶縁層
１３、１３２ 銅箔層
１４ ビアホール
１５、１３４ メッキ層
１６、１３０ 回路層
１７、１４０ 半田レジスト
１８、１５０ 表面処理層
１９ 半田ボール
２０、２００ 半導体チップ
３０ リフロー装置
１１０ 接続部
１１５ 接続パッド
１２０ 半田層
１６０ 補助半田層
１７０ リード部
２１０ ボンディングパッド
２２０ ワイヤー
３００ 導電性発熱体
３１０ 電流印加配線
４００ 冷却装置

Claims (10)

  1. （Ａ）上部に半田層が形成された接続部を一面に備えたベース基板を準備する段階と、
    （Ｂ）前記半田層の上部に、電流印加配線の備えられた導電性発熱体を配置する段階と、
    （Ｃ）前記電流印加配線に電流を印加して前記半田層を加熱することにより、半導体チップを前記接続部と接合する段階と、
    （Ｄ）前記導電性発熱体の前記電流印加配線を除去する段階とを含んでなることを特徴とする半導体パッケージ基板の製造方法。
  2. 前記（Ｃ）段階の前に、
    前記導電性発熱体をカバーする補助半田層を積層する段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
  3. 前記（Ｃ）段階で、前記ベース基板の他面を冷却する過程をさらに含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
  4. 前記ベース基板の他面の温度を常温に維持しながら冷却することを特徴とする請求項３に記載の半導体パッケージ基板の製造方法。
  5. 前記（Ａ）段階で、前記ベース基板は前記接続部の周辺に複数のリード部をさらに含み、
    前記（Ｃ）段階で、前記半導体チップは上部に複数のボンディングパッドをさらに含み、
    前記（Ｃ）段階の後、（Ｅ）複数の前記ボンディングパッドと複数の前記リード部をそれぞれ対応するように金属ワイヤーで接合する段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
  6. 前記（Ａ）段階で、前記ベース基板には複数の接続部を備え、
    前記（Ｂ）段階で、複数の前記接続部にそれぞれ対応するように、電流印加配線で接続された複数の導電性発熱体を配置し、
    前記（Ｃ）段階で、複数の半導体チップを前記複数の前記接続部と接合することを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
  7. 前記接続部は前記半田層に電気的に接続される少なくとも一つの接続パッドを含み、前記半導体チップは前記半田層に電気的に接続される少なくとも１つの接続端子を含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
  8. 前記導電性発熱体がカーボンシートであることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
  9. 前記導電性発熱体の大きさが前記半田層の大きさに対応することを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
  10. 前記導電性発熱体がメッシュ構造であることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
JP2011003258A 2010-11-11 2011-01-11 半導体パッケージ基板の製造方法 Pending JP2012104792A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0112281 2010-11-11
KR1020100112281A KR20120050834A (ko) 2010-11-11 2010-11-11 반도체 패키지 기판의 제조방법

Publications (1)

Publication Number Publication Date
JP2012104792A true JP2012104792A (ja) 2012-05-31

Family

ID=46048149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011003258A Pending JP2012104792A (ja) 2010-11-11 2011-01-11 半導体パッケージ基板の製造方法

Country Status (4)

Country Link
US (1) US20120122278A1 (ja)
JP (1) JP2012104792A (ja)
KR (1) KR20120050834A (ja)
CN (1) CN102469698A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102055361B1 (ko) 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
TWI613775B (zh) 2016-08-24 2018-02-01 國立清華大學 降低電流路徑熱應力之晶片
US11051407B2 (en) * 2018-10-23 2021-06-29 International Business Machines Corporation Facilitating filling a plated through-hole of a circuit board with solder

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213740A (ja) * 1996-01-29 1997-08-15 Citizen Watch Co Ltd 液晶表示装置における液晶駆動用半導体装置の実装方法
JP2000260827A (ja) * 1999-03-12 2000-09-22 Towa Corp 半導体チップ実装用加熱装置及び加熱方法
JP2003124624A (ja) * 2001-10-18 2003-04-25 Canon Inc ヒートコネクタ
JP2010129967A (ja) * 2008-12-01 2010-06-10 Alps Electric Co Ltd 電子回路モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
US6919224B2 (en) * 2003-09-30 2005-07-19 Intel Corporation Modified chip attach process and apparatus
US7364063B2 (en) * 2004-08-09 2008-04-29 Intel Corporation Thermally coupling an integrated heat spreader to a heat sink base
US20070034676A1 (en) * 2005-08-11 2007-02-15 Honeywell International Inc. Electric field assisted solder bonding
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213740A (ja) * 1996-01-29 1997-08-15 Citizen Watch Co Ltd 液晶表示装置における液晶駆動用半導体装置の実装方法
JP2000260827A (ja) * 1999-03-12 2000-09-22 Towa Corp 半導体チップ実装用加熱装置及び加熱方法
JP2003124624A (ja) * 2001-10-18 2003-04-25 Canon Inc ヒートコネクタ
JP2010129967A (ja) * 2008-12-01 2010-06-10 Alps Electric Co Ltd 電子回路モジュール

Also Published As

Publication number Publication date
CN102469698A (zh) 2012-05-23
KR20120050834A (ko) 2012-05-21
US20120122278A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
JP5122932B2 (ja) 多層配線基板
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
JP4669392B2 (ja) メタルコア多層プリント配線板
CN101170867B (zh) 配线电路基板和电子部件装置
WO2009104506A1 (ja) プリント配線板、電子装置及びその製造方法
JP2010010640A (ja) 電子部品組込み型印刷回路基板及びその製造方法
WO2002087296A1 (fr) Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere
JP2010199216A (ja) 部品実装構造及び部品実装方法
JPWO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
TW201427523A (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2012104792A (ja) 半導体パッケージ基板の製造方法
JPWO2010016522A1 (ja) プリント配線板、プリント配線板の製造方法および電子機器
JP2833642B2 (ja) 多層配線基板及びその製造方法
JP2008091377A (ja) プリント配線基板及びその製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP3862454B2 (ja) 金属ベース多層回路基板
JP2009212160A (ja) 配線基板およびその製造方法
TW202112197A (zh) 電路基板、電路基板之製造方法、及電子機器
JP4591181B2 (ja) プリント配線板
JP3988629B2 (ja) 電子装置
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP2004179171A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903