JP2012099679A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012099679A JP2012099679A JP2010246950A JP2010246950A JP2012099679A JP 2012099679 A JP2012099679 A JP 2012099679A JP 2010246950 A JP2010246950 A JP 2010246950A JP 2010246950 A JP2010246950 A JP 2010246950A JP 2012099679 A JP2012099679 A JP 2012099679A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- base region
- type
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】ベース領域4、ソース領域6、ドレイン領域7の不純物濃度を均一とし、第1、第2トレンチ8a、8bをベース領域4よりも浅く形成する。このような半導体装置では、ベース領域4、ソース領域6、ドレイン領域7の不純物濃度が均一とされているため、ゲート電圧の閾値電圧がばらつくことを抑制することができ、また、ソース領域6およびドレイン領域7を深くすることによりチャネル領域を有効に活用でき、チャネル抵抗を低減することができる。さらに、第1、第2トレンチ8a、8bをベース領域4より浅く形成しているため、ベース領域4のうち第1、第2トレンチ8a、8bより深く形成されている部分にはチャネル領域が形成されず、ソース領域6から深さ方向に電流が流れることを抑制することができる。
【選択図】図1
Description
本発明の第1実施形態について説明する。図1は、本発明の半導体装置の断面構成を示す図、図2は図1に示す半導体装置の平面模式図である。なお、図1は、図2中のA−A断面に相当している。
本発明の第2実施形態について説明する。本実施形態の半導体装置は、第1実施形態に対して、n−型ドリフト領域5にp型フローティング層を形成したものであり、その他に関しては上記第1実施形態と同様であるため、ここでは説明を省略する。図6は、本実施形態における半導体装置の断面構成を示す図であり、図7は図6に示す半導体装置の平面模式図である。なお、図6は、図7中のG−G断面に相当している。
本発明の第3実施形態について説明する。本実施形態の半導体装置は、第1実施形態に対して、p型ベース領域4に突出部を形成したものであり、その他に関しては上記第1実施形態と同様であるため、ここでは説明を省略する。図8は、本実施形態における半導体装置の断面構成を示す図であり、図9は図8に示す半導体装置の平面模式図である。なお、図8は、図9中のH−H断面に相当している。
上記第1〜第3実施形態では、第1導電型をn型とし、第2導電型をp型とした例について説明したが、第1導電型をp型とし、第2導電型をn型とすることもできる。
4 p型ベース領域
5 n−型ドリフト領域
6 n+型ソース領域
7 n+型ドレイン領域
8a 第1トレンチ
8b 第2トレンチ
9 ゲート絶縁膜
10 ゲート電極
12 ゲート配線
13 層間絶縁膜
14 ソース電極
15 ドレイン電極
Claims (8)
- 主表面(1a)および前記主表面(1a)と反対側の裏面(1b)を有する第1導電型の半導体基板(1)と、
前記半導体基板(1)のうち前記主表面(1a)から当該主表面(1a)の垂直方向に形成されると共にストライプ状に形成された複数の第2導電型のベース領域(4)と、
複数の前記ベース領域(4)のうち隣り合う前記ベース領域(4)を一対のベース領域(4)とすると、前記一対のベース領域(4)で挟まれる部分で構成される第1導電型のドリフト領域(5)と、
前記一対のベース領域(4)のうち一方のベース領域(4)内に、前記主表面(1a)から当該主表面(1a)の垂直方向に形成された第1導電型のソース領域(6)と、
前記一対のベース領域(4)のうち他方のベース領域(4)内に、前記主表面(1a)から当該主表面(1a)の垂直方向に形成された第1導電型のドレイン領域(7)と、
前記主表面(1a)から掘られ、前記主表面(1a)と平行を成す一方向において、前記ソース領域(6)から前記ベース領域(4)を貫通して前記ドリフト領域(5)に突出する第1トレンチ(8a)、および前記ドレイン領域(7)から前記ベース領域(4)を貫通して前記ドリフト領域(5)に突出する第2トレンチ(8b)と、
前記第1、第2トレンチ(8a、8b)の表面に形成されたゲート絶縁膜(9)と、
前記ゲート絶縁膜(9)の表面に形成されたゲート電極(10)と、
前記ソース領域(6)および前記ベース領域(4)に電気的に接続されたソース電極(14)と、
前記ドレイン領域(7)および前記ベース領域(4)に電気的に接続されたドレイン電極(15)と、を有し、
前記ベース領域(4)、前記ソース領域(6)、前記ドレイン領域(7)は、不純物濃度が均一とされており、
前記第1、第2トレンチ(8a、8b)は、前記ベース領域(4)よりも浅く形成されていることを特徴とする半導体装置。 - 前記ドリフト領域(5)には、前記ベース領域(4)と離間した第2導電型のフローティング層(16)が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記ベース領域(4)には、前記第1トレンチ(8a)または前記第2トレンチ(8b)が形成される部分と異なる部分に、前記ドリフト領域(5)に突出した突出部(4b)が備えられていることを特徴とする請求項1または2に記載の半導体装置。
- 前記一対のベース領域(4)にはそれぞれ前記突出部(4b)が備えられており、一方の前記ベース領域(4)に備えられた前記突出部(4b)と他方の前記ベース領域(4)に備えられた前記突出部(4b)とが互いに離間されていることを特徴とする請求項3に記載の半導体装置。
- 主表面(1a)および当該主表面(1a)と反対側の裏面(1b)を有する第1導電型の半導体基板(1)を用意する工程と、
前記半導体基板(1)のうち所定領域に、前記主表面(1a)から当該主表面(1a)の垂直方向であり、ストライプ状に複数のベース領域構成用トレンチ(4a)を形成する工程と、
第2導電型半導体層をエピタキシャル成長させた後に第1導電型半導体層をエピタキシャル成長させて前記ベース領域構成用トレンチ(4a)を前記第2導電型半導体層および前記第1導電型半導体層で埋め込み、複数の前記ベース領域構成用トレンチ(4a)のうち隣り合う前記ベース領域構成用トレンチ(4a)を一対のベース領域構成用トレンチ(4a)とすると、一方のベース領域構成用トレンチ(4a)に前記第2導電型半導体層で構成されるベース領域(4)および前記第1導電型半導体層で構成されるソース領域(6)を形成する共に、他方のベース領域構成用トレンチ(4a)に前記第2導電型半導体層で構成される前記ベース領域(4)および前記第1導電型半導体層で構成されるドレイン領域(7)を形成する工程と、
前記一対のベース領域構成用トレンチ(4a)にそれぞれ形成された前記ベース領域(4)を一対のベース領域(4)とし、前記一対のベース領域(4)の間の部分をドリフト領域(5)とすると、前記半導体基板(1)の前記主表面(1a)と平行を成す一方向において、前記ソース領域(6)から前記ベース領域(4)を貫通して前記ドリフト領域(5)に突出すると共に前記ベース領域(4)よりも浅くされた第1トレンチ(8a)、および前記ドレイン領域(7)から前記ベース領域(4)を貫通して前記ドリフト領域(5)に突出すると共に前記ベース領域(4)よりも浅くされた第2トレンチ(8b)を形成する工程と、
前記第1、第2トレンチ(8a、8b)内にゲート絶縁膜(9)を形成する工程と、
前記ゲート絶縁膜(9)の表面にゲート電極(10)を形成する工程と、
前記ベース領域(4)および前記ソース領域(6)に電気的に接続されるソース電極(14)を形成する工程と、
前記ベース領域(4)および前記ドレイン領域(7)に電気的に接続されるドレイン電極(15)を形成する工程と、を含む工程を行うことを特徴とする半導体装置の製造方法。 - 前記複数のベース領域構成用トレンチ(4a)を形成する工程では、前記ドリフト領域(5)に前記主表面(1a)から当該主表面(1a)の垂直方向にフローティング層構成用トレンチを形成し、
前記ベース領域(4)を形成する工程では、前記第2導電型半導体層をエピタキシャル成長させたときに前記フローティング層構成用トレンチを埋め込んで前記ドリフト領域(5)に前記第2導電型半導体層で構成されるフローティング層(16)を形成することを特徴とする請求項5に記載の半導体装置の製造方法。 - 主表面(1a)および当該主表面(1a)と反対側の裏面(1b)を有する第1導電型の半導体基板(1)を用意する工程と、
前記半導体基板(1)のうち所定領域に、前記主表面(1a)から加速電圧を変化させながら第2導電型不純物および第1導電型不純物をイオン注入すると共に前記半導体基板(1)を熱処理することにより、前記第2導電型不純物で構成され、かつ不純物濃度が均一とされたベース領域(4)をストライプ状に複数形成すると共に、複数の前記ベース領域(4)のうち隣り合うベース領域(4)を一対のベース領域とすると、前記一対のベース領域(4)のうち一方のベース領域(4)内に前記第1導電型不純物で構成され、かつ不純物濃度が均一とされたソース領域(6)および前記他方のベース領域(4)内に第1導電型不純物で構成され、かつ不純物濃度が均一とされたドレイン領域(7)を形成する工程と、
前記一対のベース領域(4)の間の部分をドリフト領域(5)とすると、前記半導体基板(1)の前記主表面(1a)と平行を成す一方向において前記ソース領域(6)から前記ベース領域(4)を貫通して前記ドリフト領域(5)に突出すると共に前記ベース領域(4)よりも浅くされた第1トレンチ(8a)、および前記ドレイン領域(7)から前記ベース領域(4)を貫通して前記ドリフト領域(5)に突出すると共に前記ベース領域(4)よりも浅くされた第2トレンチ(8b)を形成する工程と、
前記第1、第2トレンチ(8a、8b)内にゲート絶縁膜(9)を形成する工程と、
前記ゲート絶縁膜(9)の表面にゲート電極(10)を形成する工程と、
前記ベース領域(4)および前記ソース領域(6)に電気的に接続されるソース電極(14)を形成する工程と、
前記ベース領域(4)および前記ドレイン領域(7)に電気的に接続されるドレイン電極(15)を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記ベース領域(4)を形成する工程では、前記第2導電型不純物をイオン注入するときに前記所定領域に加えて前記ドリフト領域(5)にもイオン注入し、前記半導体基板(1)を熱処理することにより、前記ドリフト領域(5)にイオン注入した前記第2導電型不純物で構成されるフローティング層(16)を形成することを特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010246950A JP5581977B2 (ja) | 2010-11-03 | 2010-11-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010246950A JP5581977B2 (ja) | 2010-11-03 | 2010-11-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099679A true JP2012099679A (ja) | 2012-05-24 |
JP5581977B2 JP5581977B2 (ja) | 2014-09-03 |
Family
ID=46391245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010246950A Expired - Fee Related JP5581977B2 (ja) | 2010-11-03 | 2010-11-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5581977B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274398A (ja) * | 1999-10-19 | 2001-10-05 | Denso Corp | 半導体装置及びその製造方法 |
JP2004342718A (ja) * | 2003-05-14 | 2004-12-02 | Toshiba Corp | 半導体装置及びコンバータ |
JP2005136150A (ja) * | 2003-10-30 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007516587A (ja) * | 2003-06-20 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 絶縁トレンチゲート電極を有する横型電界効果トランジスタ |
WO2009108311A2 (en) * | 2008-02-27 | 2009-09-03 | Advanced Analogic Technologies, Inc. | Isolated transistors and diodes and isolation and termination structures for semiconductor die |
JP2009253121A (ja) * | 2008-04-09 | 2009-10-29 | Toyota Central R&D Labs Inc | トレンチゲートを有する横型半導体装置とその製造方法 |
-
2010
- 2010-11-03 JP JP2010246950A patent/JP5581977B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274398A (ja) * | 1999-10-19 | 2001-10-05 | Denso Corp | 半導体装置及びその製造方法 |
JP2004342718A (ja) * | 2003-05-14 | 2004-12-02 | Toshiba Corp | 半導体装置及びコンバータ |
JP2007516587A (ja) * | 2003-06-20 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 絶縁トレンチゲート電極を有する横型電界効果トランジスタ |
JP2005136150A (ja) * | 2003-10-30 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2009108311A2 (en) * | 2008-02-27 | 2009-09-03 | Advanced Analogic Technologies, Inc. | Isolated transistors and diodes and isolation and termination structures for semiconductor die |
JP2011514675A (ja) * | 2008-02-27 | 2011-05-06 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 半導体ダイのための分離されたトランジスタおよびダイオードならびに分離および終端構造 |
JP2009253121A (ja) * | 2008-04-09 | 2009-10-29 | Toyota Central R&D Labs Inc | トレンチゲートを有する横型半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5581977B2 (ja) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5728992B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5136674B2 (ja) | 半導体装置およびその製造方法 | |
JP5531787B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
JP4577355B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5884617B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4640436B2 (ja) | 炭化珪素半導体装置の製造方法 | |
CN105448712B (zh) | 半导体装置的制造方法 | |
JP6729523B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012169384A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012169385A (ja) | 炭化珪素半導体装置 | |
JP2015072999A (ja) | 炭化珪素半導体装置 | |
JP2013084905A (ja) | 縦型半導体素子を備えた半導体装置 | |
JP2009194065A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009088005A (ja) | 半導体装置およびその製造方法 | |
JP2014150126A (ja) | 炭化珪素半導体装置 | |
JP2008182106A (ja) | 半導体装置 | |
JP2018098324A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4645705B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008159916A (ja) | 半導体装置 | |
JP2009272453A (ja) | トランジスタ、半導体装置及びその製造方法 | |
JP5168876B2 (ja) | 半導体装置およびその製造方法 | |
JP2009038214A (ja) | 半導体装置 | |
JP5581977B2 (ja) | 半導体装置の製造方法 | |
JP2007115791A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
LAPS | Cancellation because of no payment of annual fees |