JP2012099635A - チップの積層装置及び積層方法 - Google Patents

チップの積層装置及び積層方法 Download PDF

Info

Publication number
JP2012099635A
JP2012099635A JP2010246074A JP2010246074A JP2012099635A JP 2012099635 A JP2012099635 A JP 2012099635A JP 2010246074 A JP2010246074 A JP 2010246074A JP 2010246074 A JP2010246074 A JP 2010246074A JP 2012099635 A JP2012099635 A JP 2012099635A
Authority
JP
Japan
Prior art keywords
stage
chip
chips
temporarily
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010246074A
Other languages
English (en)
Other versions
JP2012099635A5 (ja
JP5702114B2 (ja
Inventor
Shinji Horiuchi
真司 堀内
Katsuya Tokunaga
克也 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2010246074A priority Critical patent/JP5702114B2/ja
Publication of JP2012099635A publication Critical patent/JP2012099635A/ja
Publication of JP2012099635A5 publication Critical patent/JP2012099635A5/ja
Application granted granted Critical
Publication of JP5702114B2 publication Critical patent/JP5702114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】この発明は半導体チップを損傷させずに能率よく積層することができるチップの積層装置を提供することにある。
【解決手段】半導体チップ3が貯えられた供給部4と、供給部から半導体チップを取り出す反転ピックアップユニット29と、反転ピックアップユニットによって供給部から取り出された半導体チップを受けてステージ12,13の上面に順次積層しながら仮圧着する仮圧着ツール23と、仮圧着ツールによって複数のチップが仮圧着されたならば、ステージ上で仮圧着された複数の半導体チップを本圧着する本圧着ツール24を具備する。
【選択図】 図1

Description

この発明は複数のチップを積層して電子部品とするためのチップの積層装置及び積層方法に関する。
電子回路を構成する基板には半導体チップが実装され、この半導体チップに形成された電極と、上記基板に形成された配線パターンとを直接或いはボンディングワイヤで接続するということが行われている。最近では電子回路の複雑化に伴い、1枚の基板に実装される半導体チップの数が増加している。
上記基板に複数の半導体チップを実装する際、これら半導体チップを平面的に配置すると基板の大型化を招くため実用的でない。そこで、最近では複数の半導体チップを積層して1つの電子部品とし、その電子部品を基板に実装することで、基板の小型化を図るようにしている。
複数の半導体チップを積層して電子部品とする場合、従来は基板上に複数の半導体チップを位置決めして積層している。積層する方法の1つに複数の半導体チップを仮圧着しながら積層した後、積層された複数の半導体チップを本圧着する方法がある。
複数の半導体チップを仮圧着したり、本圧着するにはかなりの時間が掛かることが避けられない。とくに本圧着は仮圧着に比べて多くの時間が掛かる。そのため、複数の半導体チップを基板に積層して仮圧着してから本圧着することで実装するよりも、複数の半導体チップが予め積層されて本圧着された電子部品を製造しておき、その電子部品を基板に実装するということが行なわれている。
すなわち、複数の半導体チップを積層して一体化して電子部品とする作業と、電子部品を基板に実装する作業とを分けることで、組み立て作業の生産性を向上させるということが行なわれている。
従来、複数の半導体チップを積層して仮圧着してから本圧着して電子部品を形成する場合、供給部から取出された半導体チップを仮圧着ユニットの仮圧着ツールで受けて仮圧用ステージ上で順次積層しながら仮圧着する。
ついで、仮圧着された複数の半導体チップを上記仮圧用ステージから本圧着ユニットの本圧用ステージ上に移載し、この本圧用ステージを位置決めしてから、仮圧着された複数の半導体チップを本圧着ツールで加圧して本圧着するということが行なわれる。
特許第4425609号公報
ところで、最近の半導体チップは、厚さが0.1mm以下の非常に薄い厚さになってきているため、取り扱い時に欠けが生じ易いということがある。そのように薄い半導体チップを積層して電子部品とする場合、上述したように仮圧着用ステージ上で積層されて仮圧着された半導体チップを、本圧着するために本圧用ステージ上に移載するようにすると、移載時に仮圧着されて積層された半導体チップがずれ動いたり、半導体チップの一部に欠けが生じるなどして不良品の発生を招くということがある。
この発明は、積層されて仮圧着された複数のチップを他のステージに移載することなく本圧着することができるようにしたチップの積層装置及び積層方法を提供することにある。
この発明は、複数のチップを積層しながら仮圧着してから本圧着するチップの積層装置であって、
上記チップが貯えられた供給部と、
この供給部からチップを取り出すチップ取り出し手段と、
このチップ取り出し手段によって上記供給部から取り出されたチップを受けてステージの上面に順次積層しながら仮圧着する仮圧着ツールと、
この仮圧着ツールによって複数のチップが仮圧着されたならば、上記ステージ上で仮圧着された複数のチップを本圧着する本圧着ツールと
を具備したことを特徴とするチップの積層装置にある。
上記ステージは、上記仮圧着ツールと上記本圧着ツールとの間を駆動可能に設けられた第1のステージと第2のステージを備え、
どちらか一方のステージが上記仮圧着ツールによって上記チップが積層されて仮圧着されるよう位置決めされているときに、他方のステージが上記仮圧着ツールによって積層されて仮圧着された複数のチップが上記本圧着ツールによって本圧着されるよう位置決めされることが好ましい。
この発明は、複数のチップを積層しながら仮圧着してから本圧着するチップの積層装置であって、
一対の平行な走行路にそれぞれ走行可能に設けられた第1のステージ及び第2のステージと、
上記チップが貯えられるとともに上記各ステージの走行方向の一端側に対向して配置された供給部と、
この供給部のチップを取り出して反転させる反転ピックアップユニットと、
上記走行路を挟んで上記供給部と対向して配置され上記反転ピックアップユニットによって反転させられたチップを受け、そのチップを上記走行路の一端側で上記第1のステージ或いは第2のステージのどちらか一方のステージに順次積層しながら仮圧着する仮圧着ツールを有する仮圧着ユニットと、
上記走行路の他端側に上記仮圧着ユニットと並んで配置され上記走行路の一端側で一方のステージにチップを積層して仮圧着しているときに上記他端側で他方のステージの上記仮圧着ユニットで積層されて仮圧着されたチップを本圧着することが可能な本圧着ツールを有する本圧着ユニットと
を具備したことを特徴とするチップの積層装置にある。
上記走行路の他端側で上記本圧着ユニットによって本圧着されたチップを上記第1或いは第2のステージから取り出して排出トレイに格納する排出ユニットをさらに備えていることが好ましい。
この発明は、複数のチップを積層しながら仮圧着してから本圧着するチップの積層方法であって、
上記チップが貯えられた供給部からチップを取り出す工程と、
上記供給部から取り出されたチップを仮圧着ツールによってステージの上面に順次積層して仮圧着する工程と、
仮圧着された複数のチップを本圧着ツールによって上記ステージ上で本圧着する工程と
を具備したことを特徴とするチップの積層方法にある。
駆動可能な第1のステージと第2のステージを有し、どちらか一方のステージ上の仮圧着されたチップを上記本圧着ツールによって本圧着しているときに、上記仮圧着ツールによって他方のステージ上にチップを積層して仮圧着することが好ましい。
この発明によれば、同一のステージ上で複数のチップを積層して仮圧着してから本圧着するため、仮圧着されて積層されたチップを掴んで移載するということをせずにすむから、複数のチップの積層状態が位置ずれするのを防止することができるばかりか、チップに欠けが生じるのを防止することもできる。
この発明の第1の実施の形態の積層装置の概略的構成を示す平面図。 反転ピックアップユニットを示す平面図。 図2に示す反転ピックアップユニットの正面図。 反転ピックアップユニットのピックアップツールから仮圧着ツールに半導体チップを受け渡す状態を示す正面図。 ステージに半導体チップを仮圧着ツールによって積層しながら仮圧着する状態を示す正面図。 ステージ上で積層されて仮圧着された半導体チップを本圧着ツールによって本圧着する状態を示す正面図。 本圧着された半導体チップを排出ユニットの排出ツールによってステージから取り出して排出トレイに格納する状態を示す正面図。 積層装置の制御系統を示す図。 この発明の第2の実施の形態の積層装置の概略的構成を示す平面図。 第1、第2のステージが設けられたチップステージを示す平面図。
以下、この発明の実施の形態を図面を参照しながら説明する。
図1乃至図8はこの発明の第1の実施の形態を示し、図1はチップの積層装置の概略的構成を示す平面図である。この積層装置は矩形状のベース盤1を備えている。このベース盤1の幅方向、つまり矢印で示すX方向の一端側で、前後方向、つまり矢印で示すY方向の後端側(+Y方向側)には仮圧着ユニット2が配置されている。この仮圧着ユニット2と対向する上記ベース盤1の幅方向一端側で、前後方向の前端側(−Y方向側)にはチップとしての半導体チップ3の供給部4が設けられている。
上記ベース盤1のX方向の+X方向側で、Y方向の+Y方向側には、上記仮圧着ユニット2と並んで本圧着ユニット6が配置されている。この本圧着ユニット6よりも上記ベース盤1のY方向の−Y方向側には排出ユニット7が配置されている。
上記ベース盤1のY方向の中途部で、上記仮圧着ユニット2と本圧着ユニット6の前方には、上記ベース盤1のX方向に沿って第1のガイドレール8と第2のガイドレール9が平行に離間対向して配設されている。
上記第1のガイドレール8には第1のステージ12が移動可能に設けられ、第2のガイドレール9には第2のステージ13がX方向に沿って移動可能に設けられている。上記第1、第2のステージ12,13は各ガイドレール8,9に沿って駆動されるようになっていて、上記仮圧着ユニット2に対向する第1のポジションP1と、上記本圧着ユニット6に対向する第2のポジションP2と、上記排出ユニット7に対向する第3のポジションP3で位置決めされるようになっている。
なお、上記第1、第2のステージ12,13を上記第1、第2のガイドレール8,9に沿って駆動する手段としては、リニアモータやモータによって回転駆動されるねじ軸などが用いられる。第1のステージ12を駆動する駆動手段と第2のステージ13を駆動する駆動手段を図1に第1のステージ駆動源14aと、第2のステージ駆動源14bとして示す。
なお、上記各ステージ12,13にはステージ用ヒータ12a,13a(図5乃至図8に示す)が設けられ、各ステージ12,13に後述するごとく積層載置される半導体チップ3を60〜100℃程度の温度に加熱することができるようになっている。
つぎに、上記各部の詳細な構成を説明する。図1に示すように、上記仮圧着ユニット2と本圧着ユニット6は上記ベース盤1に固定された固定テーブル15を有する。この固定テーブル15の上面には固定テーブル15の幅方向一側に設けられたテーブル用X駆動源16によって上記ベース盤1の幅方向である、X方向に沿って駆動されるXテーブル17が設けられている。
上記Xテーブル17の上面には、Yテーブル18が上記ベース盤1の前後方向であるY方向に沿って移動可能に設けられている。このYテーブル18は上記Xテーブル17の前後方向後端に設けられたテーブル用Y駆動源19によってY方向に沿って駆動されるようになっている。
上記Yテーブル18の上面で、−Y方向の前端側には、図4乃至図6に示すようにリニアモータなどのテーブル用Z駆動源21によって上下方向であるZ方向に駆動されるZロッド22が設けられている。
図4と図5に示すように上記仮圧着ユニット2のZロッド22の先端部には仮圧着ツール23が設けられ、図6に示すように上記本圧着ユニット6のZロッド22の先端部には本圧着ツール24が設けられている。各ツール23,24にはヒータ23a,24aが設けられ、これらヒータ23a,24aによって上記仮圧着ツール23はたとえば80℃程度に加熱され、上記本圧着ツール24は200〜300℃程度に加熱されるようになっている。
図1に示すように、上記供給部4は上記ベース盤1上にX方向に沿って所定間隔で並設された第1乃至第4の供給ユニット4a〜4dを有する。各供給ユニット4a〜4dは上記ベース盤1の−Y方向から+Y方向に向かって空トレイストッカ25aと実トレイストッカ25bとが順次配置されている。
上記実トレイストッカ25bには矩形状の半導体チップ3が行列状に収容された複数のトレイ26が積層収容され、上記空トレイストッカ25aには後述する反転ピックアップユニット29によって半導体チップ3が取出されて空となったトレイ26が積層収容されるようになっている。
上記実トレイストッカ25bよりも+Y方向側である、上記仮圧着ユニット2側にはテーブル27が各供給ユニット4a〜4dの−Y方向側の端部に設けられたテーブル用Y駆動源28によってY方向に沿って駆動位置決めされるようになっている。
そして、上記テーブル27上には上記実トレイストッカ25bの下端から半導体チップ3が収容された最下段のトレイ26が図示せぬ受け渡し機構によって供給される。
上記テーブル27に上記実トレイストッカ25bから受け渡されたトレイ26内の半導体チップ3は、図1に鎖線で示す上記反転ピックアップユニット29によって1つずつ取出される。上記反転ピックアップユニット29は上記供給部4から半導体チップ3を取り出すチップ取り出し手段を構成している。
上記トレイ26の全ての半導体チップ3が上記反転ピックアップユニット29によって取出されると、上記テーブル27は空となったトレイ26を上記空トレイストッカ25aの下端側へ搬送する。空トレイストッカ25aの下端へ搬送されたトレイ26は、上記空トレイストッカ25aの最下段に図示せぬ受け渡し機構によって格納される。
上記第1乃至第4の供給ユニット4a〜4dの実トレイストッカ25bに格納されたトレイ26には、各ユニット4a〜4d毎にそれぞれ異なる種類の半導体チップ3が収納されている。
なお、各ユニット4a〜4dのトレイ26には、同じ種類の半導体チップ3を収容される場合もあり、その種類はそのときの作業条件に応じて設定される。
上記供給部4の第1乃至第4の供給ユニット4a〜4dの上方で、上記実トレイストッカ25bよりも+Y方向側には、図1と図2に示すように上記反転ピックアップユニット29を構成する門型の架台30が上記供給ユニット4a〜4dをX方向に沿って跨ぐように設けられている。
上記架台30のX方向に沿う水平な上面には、ピックアップ用テーブル31がX方向に沿って移動可能に設けられている。上記ピックアップ用テーブル31は、上記架台30のX方向に沿う一端に設けられたピックアップ用X駆動源32によってX方向に沿って駆動されるようになっている。
上記ピックアップ用テーブル31の上記仮圧着ユニット2側の一側にはリニアモータなどからなるピックアップ用Z駆動源33によってZ方向に駆動されるZ可動体34がX方向に沿って設けられている。このZ可動体34の先端にはθ駆動源35によって水平軸を回転中心として回転駆動されるピックアップツール36が設けられている。このピックアップツール36の先端には吸着ノズル37が設けられている。
上記ピックアップツール36は、上記ピックアップ用X駆動源32によって第1乃至第4の供給ユニット4a〜4dのうちの、所定の供給ユニットのテーブル27の上方に位置決めされる。このテーブル27は上記テーブル用Y駆動源28によってY方向に位置決めされる。
上記テーブル27上のトレイ26に収容された半導体チップ3は上記供給部4の上方に配置された第1の撮像カメラ41(図8に示す)によって撮像される。この第1の撮像カメラ41の撮像信号は画像処理部42で処理されて制御装置43に出力される。
それによって、上記ピックアップツール36がX方向に位置決めされ、上記テーブル27はY方向に位置決めされる。つまり、ピックアップツール36はトレイ26内のピックアップする半導体チップ3の上方、つまりピックアップ位置に位置決めされる。
ピックアップ位置に位置決めされたピックアップツール36は、ピックアップ用Z駆動源33によって図3に矢印Zで示す下降方向に駆動され、トレイ26内の上記ピックアップ位置にある半導体チップ3を吸着ノズル37で吸着してから上昇する。ついで、吸着ノズル37は図4に示すようにθ駆動源35によってピックアップツール36とともに180度回転させられる。
それによって、ピックアップツール36によってピックアップされた半導体チップ3は上下の向きが逆向きになるよう反転させられる。
それと同時に、上記ピックアップツール36は、ピックアップ用X駆動源32によって上記仮圧着ツール23の下方にピックアップした半導体チップ3が対向する位置、つまり受け渡し位置DまでX方向に駆動される。受け渡し位置Dは図4に示す。
すなわち、上記仮圧着ユニット2の仮圧着ツール23は、上記受け渡し位置DのX、Y方向のうちのX方向に予め位置決めされている。そして、上記ピックアップツール36の吸着ノズル37によって吸着された半導体チップ3が受け渡し位置Dに位置決めされると、−Y方向に駆動されて上記半導体チップ3の上方、つまり上記受け渡し位置Dに位置決めされる。
上記ピックアップツール36は受け渡し位置Dに位置決めされた後、ピックアップ用Z駆動源33によってZ方向上方に駆動される。それによって、ピックアップツール36の吸着ノズル37に吸着保持された半導体チップ3は上記仮圧着ツール23に吸着されて受け渡される。
上記仮圧着ツール23が半導体チップ3を受け取ると、上記ピックアップツール36は上記受け渡し位置Dから+X方向に退避する。その後、上記仮圧着ツール23が+Y方向に駆動され、図5に示すように上記仮圧着ツール23とX方向の同じ位置で待機した第1のステージ12と第2のステージ13のどちらか一方、この実施の形態では第1のステージ12の上方に位置決めされる。つまり、第1のステージ12は第1のポジションP1に位置決めされる。
このときの上記仮圧着ツール23のY方向の位置決めは、上記第1、第2のステージ12,13の上方に配置された第2の撮像カメラ44(図8に示す)の撮像信号に基いて上記テーブル用Y駆動源19の駆動が上記制御装置43によって制御されて行なわれる。
その後、上記仮圧着ツール23は下降方向に駆動され、この仮圧着ツール23に吸着保持された半導体チップ3を上記第1のステージ12の上面に形成された凹状の載置部12bに載置する。第1のステージ12の載置部12bに載置された最初の半導体チップ3は上記載置部12bに開口形成された図示せぬ吸引孔に生じる吸引力によって吸着保持される。
このようにして、仮圧着位置である第1のポジションP1で、上記仮圧着ツール23は上記ピックアップツール36によって供給部4の第1乃至第4の供給ユニット4a〜4dのいずれかのトレイ26から半導体チップ3を順次取出して第1のステージ12の載置部12bに積層しながら、約100〜200℃の温度で仮圧着する。
上記仮圧着ユニット2で所定数の半導体チップ3が積層される仮圧着が終了すると、第1のステージ12は第1のステージ駆動源14aによって+X方向に駆動され、上記本圧着ユニット6の本圧着ツール24が待機するX方向の同じ位置に位置決めされる。
X方向に対して位置決めされた第1のステージ12は、その上方に配置された第3の撮像カメラ45(図8に示す)によって撮像される。第3の撮像カメラ45の撮像信号は上記画像処理部42で処理されて制御装置43に入力される。
それによって、制御装置43はテーブル用Y駆動源19の駆動を制御して上記本圧着ツール24を−Y方向に駆動し、上記第1のステージ12上の積層された半導体チップ3の上方、つまり本圧着位置となる第2のポジションP2に位置決めする。
ついで、上記本圧着ツール24は図5に矢印Zで示すように下降方向に駆動される。それによって、積層されて仮圧着された複数の半導体チップ3は図6に示すように上記本圧着ツール24の200〜300℃の温度と加圧力によって本圧着されることになる。
図6に示すように、第1のステージ12上で積層されて仮圧着された複数の半導体チップ3を本圧着しているとき、第2のステージ13は仮圧着位置に位置決めされ、その上面には上述した第1のステージ12のときと同様にして複数の半導体チップ3が積層されて仮圧着される。つまり、仮圧着ユニット2での仮圧着と、本圧着ユニット6での本圧着とが同時に行なわれるから、生産能率の向上を図ることができる。
上記第1のステージ12上で積層された複数の半導体チップ3が本圧着されて上記本圧着ツール24が上昇すると、図7に示すように上記第1のステージ12は+X方向に沿って駆動されて排出位置である第3のポジションP3に位置決めされる。
そして、第3のポジションP3で上記排出ユニット7によって本圧着された半導体チップ3が取出されることになる。なお、図7は上記第1のステージ12が第3のポジションP3に位置決めされた状態をX方向から見た図である。
積層されて本圧着された複数の半導体チップ3の上下面間の隙間には樹脂が注入される。樹脂の注入は、本圧着された半導体チップ3が上記排出ユニット7によって第3のポジションP3から搬出される前或いは搬出された後工程のいずれかのタイミングで行なわれる。
上記樹脂の注入を、上記排出ユニット7が第3のポジションP3から積層されて本圧着された半導体チップ3が搬出する前に行なえば、積層された半導体チップ3の上下面間に注入された樹脂によって各半導体チップ3が補強されるから、搬出時に半導体チップ3に欠けなどの損傷が生じるのを防止することができる。
図1と図7に示すように、上記排出ユニット7は、上記第3のポジションP3でY方向に沿って配置された架台46を有する。この架台46のY方向に沿う水平な上面には排出用テーブル47が移動可能に設けられている。この排出用テーブル47は架台46のY方向の一端に設けられたリニアモータなどからなる排出用Y駆動源48によってY方向に沿って駆動されるようになっている。
上記排出用テーブル47の一側には排出用Z駆動源49が設けられている。この排出用Z駆動源49は図7に示す排出ツール51を同図に矢印で示すZ方向に駆動するようになっている。上記第3のポジションP3に上記第1のステージ12或いは第2のステージ13が位置決めされると、上記排出ツール51がY方向に駆動されて上記第1のステージ12或いは第2のステージ13の上方である、上記第3のポジションP3に位置決めされる。
ついで、上記排出ツール51が下降方向に駆動され、その下端によって上記第1のステージ12或いは第2のステージ13上の本圧着された半導体チップ3を吸着して取り出す。
上記半導体チップ3を取り出した排出ツール51は、上記架台46に沿って図7に矢印で示す−Y方向に駆動されて鎖線で示す位置に位置決めされる。ついで、上記排出ツール51が下降方向に駆動され、その位置に位置決めされた排出トレイ52に上記半導体チップ3を格納する。
上記排出トレイ52はトレイテーブル53上に載置されている。このトレイテーブル53は図1に示すトレイベース54上にX方向に沿って移動可能に設けられ、このトレイベース54のX方向の一端に設けられたトレイX駆動源55によってX方向に駆動位置決めされるようになっている。
それによって、上記排出ツール51によって各ステージ12,13から交互に取出された半導体チップ3は、上記排出トレイ52に行列状に整列させて格納されるようになっている。
なお、図8に示すように上記構成の積層装置に用いられる上述した各種の駆動源及びヒータは上記制御装置43によって駆動が制御されるようになっている。
このように構成された半導体チップ3の積層装置によれば、仮圧着ユニット2に対向する第1のポジションP1で、第1のステージ12或いは第2のステージ13のどちらか一方、たとえば第1のステージ12の上面に複数の半導体チップ3を積層して仮圧着したならば、この第1のステージ12を第1のガイドレール8に沿って本圧着ユニット6に対向する第2のポジションP2まで駆動し、そこで積層されて仮圧着された複数の半導体チップ3を本圧着することができる。
つまり、第1のステージ12上で仮圧着された複数の半導体チップ3を、第1のステージ12上に載置した状態で本圧着することができる。そのため、仮圧着と本圧着とを別々のステージで行なう場合のように、積層されて仮圧着された複数の半導体チップ3を本圧着するために移載するということをせずにすむ。それによって、移載時に半導体チップ3を損傷させたり、積層された半導体チップ3が位置ずれして積層精度が低下するのを防止できる。
つまり、仮圧着状態にある複数の半導体チップ3は積層状態が不安定であるから、仮圧着状態の半導体チップ3をたとえば吸着保持して移載するなどすると、位置ずれを招いたり、欠けなどの損傷を招く虞があるが、この実施の形態では積層された複数の半導体チップ3を本圧着してから移載するため、仮圧着状態で移載する場合に比べて損傷や位置ずれが生じ難いということがある。
仮圧着ユニット2と本圧着ユニット6をX方向に沿って一列に配置し、第1のステージ12と第2のステージ13を上記仮圧着ユニット2と本圧着ユニット6の並設方向である、X方向に沿って駆動できるようにしている。
そのため、第1のポジションP1で第1のステージ12と第2のステージ13のどちらか一方のテーブルに対して半導体チップ3を積層して仮圧着しているときに、第2のポジションP2で他方のテーブルに載置されて仮圧着された半導体チップ3に対して本圧着することができる。
つまり、第1のステージ12と第2のステージ13を有することで、半導体チップ3の仮圧着と本圧着を同時に行なうことができるから、装置の稼働率が向上し、生産性を高めることができるということがある。
半導体チップ3を供給する供給部4に複数、この実施の形態では4つの供給ユニット4a〜4dを設けるようにした。そのため、各供給ユニット4a〜4dに異なる種類の半導体チップ3を貯えておくことで、品種変更の際、目的の品種が格納された第1乃至第4の供給ユニット4a〜4dのいずれかの供給ユニットから半導体チップ3を取り出すようにすればよいから、品種変更に対して迅速に対応することが可能となる。
図9と図10はこの発明の第2の実施の形態を示す。なお、第1の実施の形態と同一部分には同一記号を付して説明を省略する。
この第2の実施の形態では図9に示すようにベース盤1のX方向の一端側である−X方向にける−Y方向の部分に、第1の実施の形態と同じ構成の供給部4が配置されている。この供給部4はX方向に沿って所定間隔で配置されて第1乃至第4の供給ユニット4a〜4dを有する。
上記供給部4よりも+Y方向側には、ピックアップ用ガイドレール61がX方向に沿って設けられている。このピックアップ用ガイドレール61には反転ピックアップユニット29が設けられたピックアップ用テーブル62が移動可能に設けられている。上記反転ピックアップユニット29のピックアップツール36はY方向とZ方向に駆動位置決めされるようになっている。
上記ピックアップ用テーブル62は、上記ガイドレール61の−X方向の端部に設けられたピックアップ用X駆動源63によって上記ピックアップ用ガイドレール61に沿って駆動されるようになっている。上記反転ピックアップユニット29は第1の実施の形態と同じ構成である。
上記ピックアップ用ガイドレール61の+X方向の端部にはチップステージ65が設けられている。このチップステージ65の上面にはY方向に沿う各一対の第1のガイドレール66と第2のガイドレール67がX方向に対して所定の間隔で設けられている。
上記第1のガイドレール66には第1のステージ12が移動可能に設けられ、上記第2のガイドレール67には第2のステージ13が移動可能に設けられている。
図10に示すように、上記チップステージ65には上記第1のガイドレール66と第2のガイドレール67を跨ぐ第1の架台71及びこの第1の架台71よりも−Y方向側に第2の架台72が所定間隔で配設されている。
第1の架台71には仮圧着ユニット2を構成する仮圧用テーブル75がX方向に沿って移動可能に設けられている。この仮圧用テーブル75は上記第1の架台71の一端に設けられた仮圧用駆動源76によってX方向に駆動されるようになっている。さらに、仮圧用テーブル75にはテーブル用Z駆動源21によってZ方向に駆動される仮圧着ツール23が設けられている。図10において仮圧着ツール23の図示は省略しているが、この仮圧着ツール23は第1の実施の形態と同じ構成である。
上記第2の架台72には本圧着ユニット6を構成する本圧用テーブル77がX方向に沿って移動可能に設けられている。この本圧用テーブル77は上記第2の架台72の一端に設けられた本圧用駆動源78によってX方向に駆動されるようになっている。さらに、本圧用テーブル77にはテーブル用Z駆動源21によってZ方向に駆動される本圧着ツール24が設けられている。図10において本圧着ツール24の図示は省略しているが、この本圧着ツール24は第1の実施の形態と同じ構成である。
上記ピックアップ用テーブル62の−Y方向側の末端よりもさらに−Y方向側には、排出ユニット7を構成する一対の排出用ガイドレール81がY方向に沿って設けられている。この排出用ガイドレール81には排出用架台82がY方向に沿って移動可能に設けられている。この排出用架台82は、上記排出用ガイドレール81のY方向の一端に設けられた排出用Y駆動源83によってY方向に沿って駆動されるようになっている。
上記排出用架台82のY方向に沿って水平となった上面には排出用テーブル84が移動可能に設けられている。この排出用テーブル84は上記排出用架台82のX方向の一端に設けられた排出用Y駆動源85によってX方向に駆動さ可能となっている。
上記排出用テーブル84には、排出用Z駆動源49によって上下方向に駆動される排出ツール51が設けられている。図10において排出ツール51の図示は省略しているが、この排出ツール51は第1の実施の形態と同じ構成である。
つぎに、上記構成の積層装置によって複数の半導体チップ3を積層して仮圧着した後、実装する動作について説明する。
まず、反転ピックアップユニット29は、供給部4の第1の乃至第4の供給ユニット4a〜4dのうちの、所望の供給ユニットから半導体チップ3を取出したならば、ピックアップ用ガイドレール61に沿って+X方向に駆動される。
ピックアップ用ガイドレール61が図9に鎖線で示すように+X方向に駆動されると、ピックアップツール36に吸着保持された半導体チップ3が第1の架台71に設けられた仮圧着ユニット2の仮圧着ツール23に受け渡される。
仮圧着ツール23に半導体チップ3を受け渡したピックアップツール36は−X方向に駆動されて供給部4に戻り、そこで次の半導体チップ3を取り出して+X方向に駆動されることになる。
一方、半導体チップ3を受けた仮圧着ツール23を有する仮圧用テーブル75は、X方向に駆動され、第1のガイドレール66或いは第2のガイドレール67上でY方向に対して第1のポジションP1に位置決めされた第1のステージ12或いは第2のステージ13のうちの、たとえば第1のステージ12の上方に位置決めされる。
位置決めされた上記仮圧着ツール23はZ方向下方に駆動される。それによって、仮圧着ツール23の下端に吸着保持された半導体チップ3は上記第1のステージ12の上面に載置される。第1のステージ12の上面に載置された半導体チップ3は吸着保持される。
このようにして、第1のステージ12上には複数の半導体チップ3が順次積層されるとともに、積層時に上記仮圧着ツール23によって熱及び加圧力が加えられることで、仮圧着されることになる。
このようにして、第1のステージ12上で複数の半導体チップ3が仮圧着され終わると、上記第1のステージ12は−Y方向に駆動され、図10に鎖線で示す本圧着位置である、第2のポジションP2に位置決めされる。
それと同時に、本圧着ツール24がX方向に駆動されて上記第1のステージ12の上方に位置決めされた後、本圧着ツール24がZ方向下方に駆動される。それによって、上記第1のステージ12の上面で仮圧着された複数の半導体チップ3は上記本圧着ツール24の熱と加圧力とで本圧着されることになる。
第1のステージ12上に積層されて仮圧着された半導体チップ3を本圧着している間に、上記第2のステージ13は第1のポジションP1に位置決めされ、その上面には反転ピックアップユニット29のピックアップツール36によって供給部4から取出されて仮圧着ユニット2の仮圧着ツール23に受け渡された半導体チップ3が積層されて仮圧着される。このとき、仮圧着ユニット2は図10に鎖線で示すように第2のステージ13の上方に位置するよう、仮圧用駆動源76によってX方向に位置決めされる。
上記第2のポジションP2で、上記第1のステージ12上の仮圧着された半導体チップ3が本圧着され終わると、上記第1のステージ12は図10に鎖線で示すように排出位置である第3のポジションP3に駆動される。
第3のポジションP3に位置決めされた第1のステージ12の上面の本圧着された半導体チップ3は、排出ユニット7の排出用テーブル84に設けられた排出ツール51によって取出され、排出用架台82の下方に配置された排出トレイ52に格納される。
本圧着された半導体チップ3が取出された第1のステージ12は、第1のポジションP1に戻り、上述したように半導体チップ3の仮圧着が繰り返して行なわれる。
この間に、第2のステージ12はその上面で半導体チップ3の仮圧着が終了し、第2のポジションP2から第3のポジションP3に駆動され、仮圧着された半導体チップ3の本圧着が行なわれた後、第3のポジションP3に駆動されて本圧着された半導体チップ3が取出されることになる。
このように、この実施の形態によれば、第1の実施の形態と同様、第1或いは第2のステージ12,13上で積層されて仮圧着された複数の半導体チップ3を他のステージに移載することなく、本圧着することができる。したがって、複数の半導体チップ3の本圧着精度が低下したり、移載時に半導体チップ3を損傷させるなどのことを防止することができる。
しかも、第1或いは第2のステージ12,13の一方で半導体チップ3を仮圧着している間に、他方のステージで本圧着することができるから、生産性の向上を図ることができるということもある。
なお、第2の実施の形態において、仮圧着ユニット2及び本圧着ユニット6をX方向に駆動して第1のステージ或いは第2のステージの上方に位置決めするようにしたが、第1、第2のステージが設けられたチップステージ65をX方向に駆動して半導体チップを第1のステージ或いは第2のステージ上に積層するようにしてもよい。
また、第1、第2の実施の形態において、この積層装置で積層するチップは半導体チップに限られず、コンデンサや抵抗などの他のチップであってもよい。
2…仮圧着ユニット、3…半導体チップ、4…供給部、6…本圧着ユニット、7…排出ユニット、12…第1のステージ、13…第2のステージ、23…仮圧着ツール、24…本圧着ツール、29…反転ピックアップユニット(チップ取り出し手段)、36…ピックアップツール、43…制御装置、51…排出ツール。

Claims (6)

  1. 複数のチップを積層しながら仮圧着してから本圧着するチップの積層装置であって、
    上記チップが貯えられた供給部と、
    この供給部からチップを取り出すチップ取り出し手段と、
    このチップ取り出し手段によって上記供給部から取り出されたチップを受けてステージの上面に順次積層しながら仮圧着する仮圧着ツールと、
    この仮圧着ツールによって複数のチップが仮圧着されたならば、上記ステージ上で仮圧着された複数のチップを本圧着する本圧着ツールと
    を具備したことを特徴とするチップの積層装置。
  2. 上記ステージは、上記仮圧着ツールと上記本圧着ツールとの間を駆動可能に設けられた第1のステージと第2のステージを備え、
    どちらか一方のステージが上記仮圧着ツールによって上記チップが積層されて仮圧着されるよう位置決めされているときに、他方のステージが上記仮圧着ツールによって積層されて仮圧着された複数のチップが上記本圧着ツールによって本圧着されるよう位置決めされることを特徴とする請求項1記載のチップの積層装置。
  3. 複数のチップを積層しながら仮圧着してから本圧着するチップの積層装置であって、
    一対の平行な走行路にそれぞれ走行可能に設けられた第1のステージ及び第2のステージと、
    上記チップが貯えられるとともに上記各ステージの走行方向の一端側に対向して配置された供給部と、
    この供給部のチップを取り出して反転させる反転ピックアップユニットと、
    上記走行路を挟んで上記供給部と対向して配置され上記反転ピックアップユニットによって反転させられたチップを受け、そのチップを上記走行路の一端側で上記第1のステージ或いは第2のステージのどちらか一方のステージに順次積層しながら仮圧着する仮圧着ツールを有する仮圧着ユニットと、
    上記走行路の他端側に上記仮圧着ユニットと並んで配置され上記走行路の一端側で一方のステージにチップを積層して仮圧着しているときに上記他端側で他方のステージの上記仮圧着ユニットで積層されて仮圧着されたチップを本圧着することが可能な本圧着ツールを有する本圧着ユニットと
    を具備したことを特徴とするチップの積層装置。
  4. 上記走行路の他端側で上記本圧着ユニットによって本圧着されたチップを上記第1或いは第2のステージから取り出して排出トレイに格納する排出ユニットをさらに備えていることを特徴とする請求項3記載のチップの積層装置。
  5. 複数のチップを積層しながら仮圧着してから本圧着するチップの積層方法であって、
    上記チップが貯えられた供給部からチップを取り出す工程と、
    上記供給部から取り出されたチップを仮圧着ツールによってステージの上面に順次積層して仮圧着する工程と、
    仮圧着された複数のチップを本圧着ツールによって上記ステージ上で本圧着する工程と
    を具備したことを特徴とするチップの積層方法。
  6. 駆動可能な第1のステージと第2のステージを有し、どちらか一方のステージ上の仮圧着されたチップを上記本圧着ツールによって本圧着しているときに、上記仮圧着ツールによって他方のステージ上にチップを積層して仮圧着することを特徴とする請求項5記載のチップの積層方法。
JP2010246074A 2010-11-02 2010-11-02 チップの積層装置及び積層方法 Active JP5702114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010246074A JP5702114B2 (ja) 2010-11-02 2010-11-02 チップの積層装置及び積層方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010246074A JP5702114B2 (ja) 2010-11-02 2010-11-02 チップの積層装置及び積層方法

Publications (3)

Publication Number Publication Date
JP2012099635A true JP2012099635A (ja) 2012-05-24
JP2012099635A5 JP2012099635A5 (ja) 2013-12-12
JP5702114B2 JP5702114B2 (ja) 2015-04-15

Family

ID=46391221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010246074A Active JP5702114B2 (ja) 2010-11-02 2010-11-02 チップの積層装置及び積層方法

Country Status (1)

Country Link
JP (1) JP5702114B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256347A (zh) * 2018-09-01 2019-01-22 温州市科泓机器人科技有限公司 制造芯片的智能化生产流水线
JP2020074384A (ja) * 2019-10-08 2020-05-14 東レエンジニアリング株式会社 実装装置および実装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171643A (ja) * 1989-11-29 1991-07-25 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP2004111503A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 電子部品装着装置および実装システム
JP2007019207A (ja) * 2005-07-07 2007-01-25 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd 3次元実装方法及び装置
JP2010245384A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 切断前支持基板、半導体装置および半導体装置の製造方法
JP2011061073A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171643A (ja) * 1989-11-29 1991-07-25 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP2004111503A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 電子部品装着装置および実装システム
JP2007019207A (ja) * 2005-07-07 2007-01-25 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd 3次元実装方法及び装置
JP2010245384A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 切断前支持基板、半導体装置および半導体装置の製造方法
JP2011061073A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256347A (zh) * 2018-09-01 2019-01-22 温州市科泓机器人科技有限公司 制造芯片的智能化生产流水线
CN109256347B (zh) * 2018-09-01 2020-11-06 温州市科泓机器人科技有限公司 制造芯片的智能化生产流水线
JP2020074384A (ja) * 2019-10-08 2020-05-14 東レエンジニアリング株式会社 実装装置および実装方法
JP7083795B2 (ja) 2019-10-08 2022-06-13 東レエンジニアリング株式会社 実装装置および実装方法

Also Published As

Publication number Publication date
JP5702114B2 (ja) 2015-04-15

Similar Documents

Publication Publication Date Title
JP5989313B2 (ja) ダイボンダ及びボンディング方法
KR101281266B1 (ko) 반도체 셀의 리드선 접속 장치 및 접속 방법
JP4508016B2 (ja) 部品実装方法
US9105760B2 (en) Pick-and-place tool for packaging process
JP4802003B2 (ja) 電子部品の実装装置及び実装方法
JP2007184485A (ja) 電子部品実装装置
KR102003130B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
WO2007072714A1 (ja) 電子部品の実装装置及び実装方法
JP4849751B2 (ja) 部品実装装置及び部品実装方法
JP4622980B2 (ja) 電子部品実装装置および電子部品実装方法
JP5702114B2 (ja) チップの積層装置及び積層方法
JP6175247B2 (ja) プリント配線基板の接合装置およびプリント配線基板の接合方法
KR101994667B1 (ko) 전자 부품 실장 장치 및 전자 부품의 제조 방법
JP5608829B1 (ja) 部品実装装置
JP2012164706A (ja) 被実装部材の実装装置及び実装方法
CN108605431B (zh) 元件封装设备及其方法
JP2007127783A (ja) 表示装置の組み立て装置及び組み立て方法
CN111232622A (zh) 一种sip封装工艺中全自动化高效激光镭射系统及方法
CN212023987U (zh) 一种sip封装工艺中全自动化高效激光镭射系统
KR100252316B1 (ko) 리드 프레임의 코팅장치
JP6596653B2 (ja) 部品実装装置および部品実装方法ならびに部品実装システム
WO2022097415A1 (ja) 搬送装置、搬送方法、ダイボンダ、およびボンディング方法
KR100773415B1 (ko) 평판디스플레이의 제조를 위한 전자부품의 접합방법 및장치
KR200411073Y1 (ko) 평판디스플레이의 제조를 위한 전자부품의 접합장치
JP2022076180A (ja) 搬送装置、搬送方法、ダイボンダ、およびボンディング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150219

R150 Certificate of patent or registration of utility model

Ref document number: 5702114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150