JP2012090129A - NoCシステム及び入力切替装置 - Google Patents
NoCシステム及び入力切替装置 Download PDFInfo
- Publication number
- JP2012090129A JP2012090129A JP2010236052A JP2010236052A JP2012090129A JP 2012090129 A JP2012090129 A JP 2012090129A JP 2010236052 A JP2010236052 A JP 2010236052A JP 2010236052 A JP2010236052 A JP 2010236052A JP 2012090129 A JP2012090129 A JP 2012090129A
- Authority
- JP
- Japan
- Prior art keywords
- switching device
- input switching
- router
- noc
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/35—Flow control; Congestion control by embedding flow control information in regular packets, e.g. piggybacking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0876—Network utilisation, e.g. volume of load or congestion level
- H04L43/0882—Utilisation of link capacity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
Abstract
【解決手段】NoCシステムの複数のNoCルータのうちの特定ルータと接続された複数の機能ブロック(NoCルータまたはIP)と、該特定ルータとの間に、入力切替装置200が設けられている。特定ルータは、入力切替装置200からのフリットを一時的に格納する複数の第1のバッファ(FIFO311〜315)を有する。入力切替装置200における複数の第2のバッファ(FIFO211〜215)は、上記複数の機能ブロックに夫々対応し、該機能ブロックからのフリットを一時的に格納する。制御部220は、複数の第1のバッファの空き容量に基づいて、各第2のバッファに格納されたフリットの出力先を、複数の第1のバッファのうちの1つに選択的に設定する。分配器230は、各第2のバッファに格納されたフリットを、制御部220により該フリットに対して設定された出力先に出力する。
【選択図】図3
Description
例えば、特許文献1には、IPのインタフェースプロトコルであるAXI(Advanced eXtensible Inteface)をNoCに適用した場合において、データの円滑な転送を図る技術が開示されている。図9を参照して説明する。
前記複数の第2のバッファは、前記複数の機能ブロックに夫々対応し、該機能ブロックからのフリットを一時的に格納する。
図3に示すように、入力切替装置200は、6つの第2のバッファ(ここではFIFO211〜216)と、制御部220と、分配器230を有する。
図4は、入力切替装置200における処理の流れを示すフローチャートである。入力切替装置200の制御部220は、まず、FIFO211〜216にフリットが格納されているか否かを確認し、いずれのFIFOにもフリットが無ければ、フリットが入力されるまで待機する(S100:No、S100〜)。
12 FIFO 14 調停器
16 XBAR 20 IP
22 NI 24 ルータ
26 ルータ 28 NI
30 IP 42 制御信号部
44 出発地部 46 目的地部
50 NoCルータ 51 仲裁器
53 スイッチ 60 NI
70 AXIスレーブ 80 インターリーブ装置
81 分類器 83 バッファ
85 出力器 87 インターリーブマネージャー
100 NoCシステム 110 IP
120 NI 140 転送装置
200 入力切替装置 211 FIFO
212 FIFO 213 FIFO
214 FIFO 215 FIFO
216 FIFO 220 制御部
230 分配器 300 NoCルータ
301 入力ポート 302 入力ポート
303 入力ポート 304 入力ポート
305 入力ポート 310 バッファリング部
311 FIFO 312 FIFO
313 FIFO 314 FIFO
315 FIFO 321 出力ポート
322 出力ポート 323 出力ポート
324 出力ポート 325 出力ポート
330 転送部 332 ARBITER
334 XBAR 340 混雑度通知部
Claims (16)
- フリットの転送を行うNoCルータを複数備えたNoCシステムにおいて、
各NoCルータは、複数の機能ブロックと直接接続されており、前記機能ブロックは、該NoCルータ以外のNoCルータまたはIP(Intellectual Property)であり、
少なくとも1つのNoCルータは、該NoCルータと、該NoCルータと直接接続された前記複数の機能ブロックとの間に、入力切替装置が設けられた特定ルータであり、
前記特定ルータは、
前記入力切替装置からのフリットを一時的に格納する複数の第1のバッファと、
該複数の第1のバッファに一時的に格納されたフリットを、前記複数の機能ブロックのうちの、該フリットの転送先となる機能ブロックに転送する転送部とを有し、
前記入力切替装置は、
前記複数の機能ブロックに夫々対応し、該機能ブロックからのフリットを一時的に格納する複数の第2のバッファと、
前記特定ルータにおける前記複数の第1のバッファの空き容量に基づいて、前記複数の第2のバッファに格納されたフリットの出力先を、前記複数の第1のバッファのうちの1つに選択的に設定する制御部と、
前記複数の第2のバッファに格納されたフリットを、前記制御部により該フリットに対して設定された前記出力先に出力する分配部とを備えることを特徴とするNoCシステム。 - 前記制御部は、
前記第2のバッファに格納されたヘッドフリットに対して前記出力先を設定した後に、該第2のバッファに格納された、前記ヘッドフリットに対応するテイルフリットまでの各後続のフリットの出力先を、前記ヘッドフリットに対して設定した出力先に固定することを特徴とする請求項1に記載のNoCシステム。 - 前記制御部は、
前記特定ルータにおける前記複数の第1のバッファのうちに、第1の閾値以上の空き容量を有する第1のバッファが存在することを判定条件とし、該判定条件が満たされているときに、前記第1の閾値以上の空き容量を有する第1のバッファを前記出力先に設定することを特徴とする請求項2に記載のNoCシステム。 - 前記特定ルータは、
自身に設けられた前記複数の第1のバッファの夫々の空き容量を示しうる混雑度情報を、該特定ルータに対応する前記入力切替装置に出力する混雑度通知部を備え、
前記入力切替装置における前記制御部は、前記特定ルータにおける前記混雑度通知部からの前記混雑度情報に基づいて前記出力先を設定することを特徴とする請求項3に記載のNoCシステム。 - 前記特定ルータと直接接続された前記複数の機能ブロックのうちに他の特定ルータが含まれており、
夫々の前記特定ルータの前記入力切替装置が互いに接続されており、
前記入力切替装置における前記制御部は、
前記判定条件が満たされていないときに、
該入力切替装置の前記複数の第2のバッファに格納されたフリットの出力先を、該入力切替装置と接続された他の入力切替装置に設定すると共に、該他の入力切替装置に前記フリットを出力することを特徴とする請求項3または4に記載のNoCシステム。 - 前記入力切替装置における前記制御部は、
前記判定条件が満たされていないときに、
フリットの入力を受け付けないことを示す拒否信号を、前記他の入力切替装置に出力すると共に、
前記他の入力切替装置が前記拒否信号を出力していないことを条件に、該入力切替装置を前記出力先に設定することを特徴とする請求項5に記載のNoCシステム。 - 前記入力切替装置における前記制御部は、
該入力切替装置に対応する前記特定ルータにおいて、前記第1の閾値以上の空き容量を有する前記第1のバッファが複数ある場合に、該複数の第1のバッファのうちの、空き容量が最も多い第1のバッファを前記出力先に設定することを特徴とする請求項3から6のいずれか1項に記載のNoCシステム。 - 前記入力切替装置における前記制御部は、
該入力切替装置に対応する前記特定ルータの前記複数の第1のバッファの中に、前記第1の閾値以上の空き容量を有する第1のバッファ以外に、前記第1の閾値以下の第2の閾値以上の空き容量を有する他の第1のバッファが存在することを前記判定条件とすることを特徴とする請求項3から7のいずれか1項に記載のNoCシステム。 - NoCルータと、該NoCルータと直接接続された複数の機能ブロックとの間に設けられた入力切替装置であって、前記機能ブロックは、該NoCルータ以外のNoCルータまたはIP(Intellectual Property)であり、前記NoCルータは、前記入力切替装置からのフリットを一時的に格納する複数の第1のバッファと、該複数の第1のバッファに一時的に格納されたフリットを、前記複数の機能ブロックのうちの、該フリットの転送先となる機能ブロックに転送する転送部とを有する前記入力切替装置において、
前記複数の機能ブロックに夫々対応し、該機能ブロックからのフリットを一時的に格納する複数の第2のバッファと、
前記NoCルータにおける前記複数の第1のバッファの空き容量に基づいて、前記複数の第2のバッファに格納されたフリットの出力先を、前記複数の第1のバッファのうちの1つに選択的に設定する制御部と、
前記複数の第2のバッファに格納されたフリットを、前記制御部により該フリットに対して設定された前記出力先に出力する分配部とを備えることを特徴とする入力切替装置。 - 前記制御部は、
前記第2のバッファに格納されたヘッドフリットに対して前記出力先を設定した後に、該第2のバッファに格納された、前記ヘッドフリットに対応するテイルフリットまでの各後続のフリットの出力先を、前記ヘッドフリットに対して設定した出力先に固定することを特徴とする請求項9に記載の入力切替装置。 - 前記制御部は、
前記複数の第1のバッファのうちに、第1の閾値以上の空き容量を有する第1のバッファが存在することを判定条件とし、該判定条件が満たされているときに、前記第1の閾値以上の空き容量を有する第1のバッファを前記出力先に設定することを特徴とする請求項10に記載の入力切替装置。 - 前記NoCルータは、自身に設けられた前記複数の第1のバッファの夫々の空き容量を示しうる混雑度情報を、前記入力切替装置に出力する混雑度通知部を備え、
前記入力切替装置における前記制御部は、前記混雑度通知部からの前記混雑度情報に基づいて前記出力先を設定することを特徴とする請求項11に記載の入力切替装置。 - 前記NoCルータと直接接続された前記複数の機能ブロックに含まれる他のNoCルータの前記入力切替装置と接続されており、
前記制御部は、
前記判定条件が満たされていないときに、
前記複数の第2のバッファに格納されたフリットの出力先を、前記他のNoCルータの前記入力切替装置に設定すると共に、該入力切替装置に前記フリットを出力することを特徴とする請求項11または12に記載の入力切替装置。 - 前記制御部は、
前記判定条件が満たされていないときに、
フリットの入力を受け付けないことを示す拒否信号を、前記他のNoCルータの前記入力切替装置に出力すると共に、
該入力切替装置が前記拒否信号を出力していないことを条件に、該入力切替装置を前記出力先に設定することを特徴とする請求項13に記載の入力切替装置。 - 前記制御部は、
前記第1の閾値以上の空き容量を有する前記第1のバッファが複数ある場合に、該複数の第1のバッファのうちの、空き容量が最も多い第1のバッファを前記出力先に設定することを特徴とする請求項11から14のいずれか1項に記載の入力切替装置。 - 前記制御部は、
前記複数の第1のバッファの中に、前記第1の閾値以上の空き容量を有する第1のバッファ以外に、前記第1の閾値以下の第2の閾値以上の空き容量を有する他の第1のバッファが存在することを前記判定条件とすることを特徴とする請求項11から15のいずれか1項に記載の入力切替装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236052A JP5543894B2 (ja) | 2010-10-21 | 2010-10-21 | NoCシステム及び入力切替装置 |
US13/277,800 US8855112B2 (en) | 2010-10-21 | 2011-10-20 | NoC system and input switching device |
US14/464,104 US9246831B2 (en) | 2010-10-21 | 2014-08-20 | NoC system and input switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236052A JP5543894B2 (ja) | 2010-10-21 | 2010-10-21 | NoCシステム及び入力切替装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012090129A true JP2012090129A (ja) | 2012-05-10 |
JP5543894B2 JP5543894B2 (ja) | 2014-07-09 |
Family
ID=45972966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010236052A Expired - Fee Related JP5543894B2 (ja) | 2010-10-21 | 2010-10-21 | NoCシステム及び入力切替装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8855112B2 (ja) |
JP (1) | JP5543894B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5024493B1 (ja) * | 2012-03-01 | 2012-09-12 | 富士ゼロックス株式会社 | 集積回路及び電子機器 |
JP2015119387A (ja) * | 2013-12-19 | 2015-06-25 | 公立大学法人会津大学 | 誤り耐性ルータ、これを使用するic、及び誤り耐性ルータの制御方法 |
JP2015202839A (ja) * | 2014-04-16 | 2015-11-16 | 株式会社デンソー | 車載ネットワークシステム及び車載中継装置 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10750023B2 (en) | 2008-01-28 | 2020-08-18 | Afiniti Europe Technologies Limited | Techniques for hybrid behavioral pairing in a contact center system |
KR101841173B1 (ko) * | 2010-12-17 | 2018-03-23 | 삼성전자주식회사 | 리오더 버퍼를 이용한 메모리 인터리빙 장치 및 그 메모리 인터리빙 방법 |
WO2014031105A1 (en) * | 2012-08-21 | 2014-02-27 | Hewlett-Packard Development Company, L.P. | Flow control in a network |
CN102868604B (zh) * | 2012-09-28 | 2015-05-06 | 中国航空无线电电子研究所 | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 |
US8990662B2 (en) * | 2012-09-29 | 2015-03-24 | Intel Corporation | Techniques for resilient communication |
US8885510B2 (en) | 2012-10-09 | 2014-11-11 | Netspeed Systems | Heterogeneous channel capacities in an interconnect |
US8934377B2 (en) | 2013-03-11 | 2015-01-13 | Netspeed Systems | Reconfigurable NoC for customizing traffic and optimizing performance after NoC synthesis |
US9294419B2 (en) * | 2013-06-26 | 2016-03-22 | Intel Corporation | Scalable multi-layer 2D-mesh routers |
US9471726B2 (en) | 2013-07-25 | 2016-10-18 | Netspeed Systems | System level simulation in network on chip architecture |
US9054977B2 (en) | 2013-08-05 | 2015-06-09 | Netspeed Systems | Automatic NoC topology generation |
CN103618673A (zh) * | 2013-11-15 | 2014-03-05 | 中国航空无线电电子研究所 | 一种保障服务质量的片上网络路由方法 |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US9419912B2 (en) * | 2014-02-11 | 2016-08-16 | International Business Machines Corporation | Selective underflow protection in a network switch |
US9473415B2 (en) | 2014-02-20 | 2016-10-18 | Netspeed Systems | QoS in a system with end-to-end flow control and QoS aware buffer allocation |
CN105095147B (zh) | 2014-05-21 | 2018-03-13 | 华为技术有限公司 | 片上网络的Flit传输方法及装置 |
CN104049200B (zh) * | 2014-06-23 | 2016-08-17 | 合肥工业大学 | NoC中基于链路分配的无冲突测试调度方法 |
US10528682B2 (en) | 2014-09-04 | 2020-01-07 | Netspeed Systems | Automatic performance characterization of a network-on-chip (NOC) interconnect |
US9742630B2 (en) | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
US9477280B1 (en) | 2014-09-24 | 2016-10-25 | Netspeed Systems | Specification for automatic power management of network-on-chip and system-on-chip |
US10042404B2 (en) | 2014-09-26 | 2018-08-07 | Netspeed Systems | Automatic generation of power management sequence in a SoC or NoC |
US9571341B1 (en) | 2014-10-01 | 2017-02-14 | Netspeed Systems | Clock gating for system-on-chip elements |
US9529400B1 (en) | 2014-10-29 | 2016-12-27 | Netspeed Systems | Automatic power domain and voltage domain assignment to system-on-chip agents and network-on-chip elements |
WO2016082198A1 (zh) * | 2014-11-28 | 2016-06-02 | 华为技术有限公司 | 一种片上网络、通信控制方法及控制器 |
US9992042B2 (en) * | 2014-12-17 | 2018-06-05 | Intel Corporation | Pipelined hybrid packet/circuit-switched network-on-chip |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US9444702B1 (en) | 2015-02-06 | 2016-09-13 | Netspeed Systems | System and method for visualization of NoC performance based on simulation output |
US9568970B1 (en) | 2015-02-12 | 2017-02-14 | Netspeed Systems, Inc. | Hardware and software enabled implementation of power profile management instructions in system on chip |
US9928204B2 (en) | 2015-02-12 | 2018-03-27 | Netspeed Systems, Inc. | Transaction expansion for NoC simulation and NoC design |
US10050843B2 (en) | 2015-02-18 | 2018-08-14 | Netspeed Systems | Generation of network-on-chip layout based on user specified topological constraints |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US9864728B2 (en) | 2015-05-29 | 2018-01-09 | Netspeed Systems, Inc. | Automatic generation of physically aware aggregation/distribution networks |
US9825809B2 (en) | 2015-05-29 | 2017-11-21 | Netspeed Systems | Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
US10157133B2 (en) | 2015-12-10 | 2018-12-18 | Arm Limited | Snoop filter for cache coherency in a data processing system |
US9900260B2 (en) * | 2015-12-10 | 2018-02-20 | Arm Limited | Efficient support for variable width data channels in an interconnect network |
CN113095657A (zh) * | 2016-04-18 | 2021-07-09 | 阿菲尼帝有限公司 | 用于对联系中心系统中的配对策略进行基准检测的技术 |
US9990292B2 (en) | 2016-06-29 | 2018-06-05 | Arm Limited | Progressive fine to coarse grain snoop filter |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
CN106603420B (zh) * | 2016-11-22 | 2019-07-12 | 北京控制工程研究所 | 一种具有实时和容错特性的片上网络路由器 |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10313269B2 (en) | 2016-12-26 | 2019-06-04 | Netspeed Systems, Inc. | System and method for network on chip construction through machine learning |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10084725B2 (en) | 2017-01-11 | 2018-09-25 | Netspeed Systems, Inc. | Extracting features from a NoC for machine learning construction |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10042766B1 (en) | 2017-02-02 | 2018-08-07 | Arm Limited | Data processing apparatus with snoop request address alignment and snoop response time alignment |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
CN107395503A (zh) * | 2017-08-25 | 2017-11-24 | 东南大学 | 一种基于线性规划的片上网络路由方法 |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
US11580054B2 (en) * | 2018-08-24 | 2023-02-14 | Intel Corporation | Scalable network-on-chip for high-bandwidth memory |
US10944696B2 (en) * | 2019-02-19 | 2021-03-09 | Pensando Systems Inc. | Variable-length packet header vectors |
US10707875B1 (en) * | 2019-05-10 | 2020-07-07 | Achronix Semiconductor Corporation | Reconfigurable programmable integrated circuit with on-chip network |
US10970248B2 (en) * | 2019-05-10 | 2021-04-06 | Achronix Semiconductor Corporation | Processing of ethernet packets at a programmable integrated circuit |
US10936525B2 (en) | 2019-05-10 | 2021-03-02 | Achronix Semiconductor Corporation | Flexible routing of network data within a programmable integrated circuit |
US10860762B2 (en) | 2019-07-11 | 2020-12-08 | Intel Corpration | Subsystem-based SoC integration |
CN111786894B (zh) * | 2020-07-01 | 2021-08-10 | 无锡中微亿芯有限公司 | 实现片上网络传输带宽扩充功能的fpga装置 |
US11734224B2 (en) | 2020-09-28 | 2023-08-22 | Tenstorrent Inc. | Overlay layer hardware unit for network of processor cores |
KR20220102160A (ko) | 2021-01-11 | 2022-07-20 | 삼성전자주식회사 | 패킷 전송을 위한 스위치, 그것을 갖는 네트워크 온 칩, 및 그것의 동작 방법 |
CN113162906B (zh) * | 2021-02-26 | 2023-04-07 | 西安微电子技术研究所 | 一种NoC传输方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053800A (ja) * | 1999-08-11 | 2001-02-23 | Mitsubishi Heavy Ind Ltd | クロスバスイッチ |
JP2003069622A (ja) * | 2001-08-23 | 2003-03-07 | Mitsubishi Electric Corp | 伝送単位交換機 |
JP2007510345A (ja) * | 2003-10-31 | 2007-04-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データの欠乏を避けるための集積回路および方法 |
JP2008522526A (ja) * | 2004-12-01 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ・トラフィックを同期化するデータ処理システム及び方法 |
WO2010137572A1 (ja) * | 2009-05-25 | 2010-12-02 | 日本電気株式会社 | ネットワークオンチップとネットワークルーティング方法とシステム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100653087B1 (ko) | 2005-10-17 | 2006-12-01 | 삼성전자주식회사 | AXI가 적용된 NoC 시스템 및 그 인터리빙 방법 |
-
2010
- 2010-10-21 JP JP2010236052A patent/JP5543894B2/ja not_active Expired - Fee Related
-
2011
- 2011-10-20 US US13/277,800 patent/US8855112B2/en not_active Expired - Fee Related
-
2014
- 2014-08-20 US US14/464,104 patent/US9246831B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053800A (ja) * | 1999-08-11 | 2001-02-23 | Mitsubishi Heavy Ind Ltd | クロスバスイッチ |
JP2003069622A (ja) * | 2001-08-23 | 2003-03-07 | Mitsubishi Electric Corp | 伝送単位交換機 |
JP2007510345A (ja) * | 2003-10-31 | 2007-04-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データの欠乏を避けるための集積回路および方法 |
JP2008522526A (ja) * | 2004-12-01 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ・トラフィックを同期化するデータ処理システム及び方法 |
WO2010137572A1 (ja) * | 2009-05-25 | 2010-12-02 | 日本電気株式会社 | ネットワークオンチップとネットワークルーティング方法とシステム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5024493B1 (ja) * | 2012-03-01 | 2012-09-12 | 富士ゼロックス株式会社 | 集積回路及び電子機器 |
JP2015119387A (ja) * | 2013-12-19 | 2015-06-25 | 公立大学法人会津大学 | 誤り耐性ルータ、これを使用するic、及び誤り耐性ルータの制御方法 |
JP2015202839A (ja) * | 2014-04-16 | 2015-11-16 | 株式会社デンソー | 車載ネットワークシステム及び車載中継装置 |
Also Published As
Publication number | Publication date |
---|---|
US9246831B2 (en) | 2016-01-26 |
US8855112B2 (en) | 2014-10-07 |
JP5543894B2 (ja) | 2014-07-09 |
US20140355449A1 (en) | 2014-12-04 |
US20120099475A1 (en) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543894B2 (ja) | NoCシステム及び入力切替装置 | |
US9264371B2 (en) | Router, method for controlling the router, and computer program | |
JP6093867B2 (ja) | インターコネクトにおける不均一なチャネル容量 | |
US8819611B2 (en) | Asymmetric mesh NoC topologies | |
CN103986664A (zh) | 一种用于片上网络的混合互连Mesh拓扑结构及其路由算法 | |
JP5083464B2 (ja) | ネットワークオンチップとネットワークルーティング方法とシステム | |
US9825809B2 (en) | Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip | |
US7889725B2 (en) | Computer cluster | |
JP2009512260A (ja) | 加入者装置、通信システムの通信コントローラ、および通信システムの加入者装置内でゲートウェイ機能を実現する方法 | |
JP4815284B2 (ja) | パケット転送装置 | |
US20070140280A1 (en) | Computer chip for connecting devices on the chip utilizing star-torus topology | |
JP6946955B2 (ja) | 情報処理装置、演算処理装置及び情報処理装置の制御方法 | |
CN109716719B (zh) | 数据处理方法及装置、交换设备 | |
US9258358B2 (en) | Parallel computing system and control method of parallel computing system | |
Cota et al. | NoC basics | |
CN116915708A (zh) | 路由数据包的方法、处理器及可读存储介质 | |
JP6580333B2 (ja) | Lsiチップ及びネットワークシステム | |
JP5694064B2 (ja) | ルータおよび転送方法 | |
JP6683090B2 (ja) | 中継装置 | |
JP6418291B1 (ja) | 中継装置 | |
JP2013243582A (ja) | NoCルータ及びネットワークインタフェース並びにNoCシステム | |
JP6631415B2 (ja) | 中継装置 | |
JP5943115B1 (ja) | 集積回路、半導体装置、カード及びデータ転送方法 | |
JP5024493B1 (ja) | 集積回路及び電子機器 | |
JP2011193258A (ja) | 半導体集積回路装置、経路決定回路及び経路決定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5543894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |