JP2012084760A - Dicing/die-bonding tape - Google Patents

Dicing/die-bonding tape Download PDF

Info

Publication number
JP2012084760A
JP2012084760A JP2010231146A JP2010231146A JP2012084760A JP 2012084760 A JP2012084760 A JP 2012084760A JP 2010231146 A JP2010231146 A JP 2010231146A JP 2010231146 A JP2010231146 A JP 2010231146A JP 2012084760 A JP2012084760 A JP 2012084760A
Authority
JP
Japan
Prior art keywords
dicing
die bonding
tape
layer
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010231146A
Other languages
Japanese (ja)
Other versions
JP5613002B2 (en
Inventor
Masatoshi Ishimaru
維敏 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2010231146A priority Critical patent/JP5613002B2/en
Publication of JP2012084760A publication Critical patent/JP2012084760A/en
Application granted granted Critical
Publication of JP5613002B2 publication Critical patent/JP5613002B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a dicing/die-bonding tape capable of surely splitting a die-bonding layer in an X-direction and a Y-direction even when stress expanding outward in a radial direction is applied to a dicing tape.SOLUTION: There is provided a dicing/die-bonding tape 1 in which a dicing tape 5 having a circular shape in a plan view is directly or indirectly stacked on a die-bonding layer 3 formed from a viscous adhesive layer and a plurality of notches 5c or cuttings are formed on an outer peripheral edge of the dicing tape 5. Each of the notches 5c or the cuttings includes portions 5c1 and 5c2 extending in a direction parallel to a first straight line and in a direction parallel to a second straight line respectively so as to facilitate extension of the dicing tape, when tensile stress expanding outward in a radial direction is applied to the dicing tape in a direction parallel to the first straight line passing through the center of the circular dicing tape and when tensile stress expanding outward in a radial direction is applied to the dicing tape in a direction parallel to the second straight line orthogonal to the first straight line.

Description

本発明は、半導体ウェーハをダイシングし、個々の半導体チップに分割した後、該半導体チップをダイボンディングするのに用いられる、ダイシング−ダイボンディングテープに関し、より詳細には、粘接着剤からなるダイボンディングフィルム層にダイシングテープが直接または他の層を介して積層されているダイシング−ダイボンディングテープに関する。   The present invention relates to a dicing die bonding tape used for dicing a semiconductor wafer after dicing and dividing into individual semiconductor chips, and more particularly, a die made of an adhesive. The present invention relates to a dicing die bonding tape in which a dicing tape is laminated on a bonding film layer directly or via another layer.

半導体ウェーハから半導体チップを切り出す方法として、先ダイシング法と称されているダイシング法が用いられている。例えば下記の特許文献1には、先ダイシング法の一例が開示されている。   As a method for cutting a semiconductor chip from a semiconductor wafer, a dicing method called a first dicing method is used. For example, Patent Document 1 below discloses an example of a prior dicing method.

特許文献1に記載の先ダイシング法では、まず、円形の半導体ウェーハの一方面から、切込みを形成する。この切込みは、半導体ウェーハの面内における任意の方向であるX方向と、X方向と直交する方向であるY方向に延びるように形成する。次に、切込みが形成されている半導体ウェーハ面に、保護シートを貼り付ける。しかる後、半導体ウェーハの保護シートが貼り付けられた面とは反対側の面から切込みが形成されている部分まで研削する。このようにして、半導体ウェーハを個々の半導体チップに分割する。それによって、薄い多数の半導体チップを形成することができる。   In the tip dicing method described in Patent Document 1, first, a cut is formed from one surface of a circular semiconductor wafer. This cut is formed so as to extend in the X direction, which is an arbitrary direction in the plane of the semiconductor wafer, and in the Y direction, which is a direction orthogonal to the X direction. Next, a protective sheet is affixed on the semiconductor wafer surface on which the cuts are formed. After that, grinding is performed from the surface opposite to the surface on which the protective sheet of the semiconductor wafer is pasted to the portion where the cut is formed. In this way, the semiconductor wafer is divided into individual semiconductor chips. Thereby, a large number of thin semiconductor chips can be formed.

他方、下記の特許文献2に記載のように、半導体ウェーハのダイシングすべき領域内に焦点を合わせてパルスレーザーを照射する方法も知られている。この場合には、上記X方向及びY方向に延びる分割ラインに上記レーザー光を照射し、改質する。この改質された領域の強度が低下するため、面方向に外力を加えることにより、半導体ウェーハを個々の半導体チップに分割することができる。   On the other hand, as described in Patent Document 2 below, there is also known a method of irradiating a pulse laser while focusing on a region of a semiconductor wafer to be diced. In this case, the laser beam is applied to the dividing lines extending in the X direction and the Y direction for modification. Since the strength of the modified region decreases, the semiconductor wafer can be divided into individual semiconductor chips by applying an external force in the surface direction.

ところで、特許文献2に記載のように、先ダイシングされた半導体ウェーハや、上記レーザー光の照射により分割領域が改質された半導体ウェーハから、個々の半導体チップを基板上に実装するために、ダイボンディングフィルムと称されている接着フィルムが従来より用いられている。   By the way, as described in Patent Document 2, in order to mount individual semiconductor chips on a substrate from a semiconductor wafer that has been diced in advance or a semiconductor wafer in which a divided region has been modified by irradiation with the laser beam, Conventionally, an adhesive film called a bonding film has been used.

すなわち、先ダイシングされた半導体ウェーハや上記変質領域が形成された半導体ウェーハの裏面にダイボンディングフィルムを積層し、さらに該ダイボンディングフィルムの反対側の面に拡張可能なダイシングテープを積層する。次にダイシングテープに円環状のダイシングリングを貼り付ける。そして、円筒状の割裂治具によりダイシングテープを突き上げて、ダイシングテープを拡張する。それによって、先ダイシングされた半導体ウェーハの半導体チップ間を広げたり、上記変質層が分割ラインに設けられた半導体ウェーハに外力を加えることにより該半導体ウェーハを個々の半導体チップに分割する。この外力により、ダイボンディングフィルムもまた、半導体チップとともに分割される。それによって、ダイボンディングフィルムも個片化される。従って、半導体チップを、該半導体チップの下面の個片化されたダイボンディングフィルムごと取り出すことができ、基板上に実装することができる。   That is, a die bonding film is laminated on the back surface of a semiconductor wafer that has been diced in advance or a semiconductor wafer on which the altered region is formed, and an expandable dicing tape is laminated on the opposite surface of the die bonding film. Next, an annular dicing ring is attached to the dicing tape. Then, the dicing tape is pushed up by a cylindrical split jig to expand the dicing tape. Thereby, the semiconductor wafer is divided into individual semiconductor chips by expanding the space between the semiconductor chips of the semiconductor wafer previously diced or by applying an external force to the semiconductor wafer having the altered layer provided on the dividing line. Due to this external force, the die bonding film is also divided together with the semiconductor chip. Thereby, the die bonding film is also singulated. Therefore, the semiconductor chip can be taken out together with the individual die bonding film on the lower surface of the semiconductor chip, and can be mounted on the substrate.

特許文献2では、上記外力によりダイボンディングフィルムの分割を容易とするために、ダイボンディングフィルムに赤外光などの電磁波を照射する方法が開示されている。   Patent Document 2 discloses a method of irradiating an electromagnetic wave such as infrared light to a die bonding film in order to facilitate the division of the die bonding film by the external force.

また、下記の特許文献3には、上記ダイボンディングフィルムの割裂を容易とするために、ダイボンディングフィルムを、該フィルムを構成している樹脂のガラス転移温度以下に冷却する方法が開示されている。   Patent Document 3 below discloses a method of cooling the die bonding film below the glass transition temperature of the resin constituting the film in order to facilitate the splitting of the die bonding film. .

特開2006−245467号公報JP 2006-245467 A 特開2006−80142号公報JP 2006-80142 A 特開2007−27250号公報JP 2007-27250 A

上記のように、先ダイシングされた半導体ウェーハや上記変質層が形成された半導体ウェーハにダイボンディングフィルムが積層されている構造から半導体チップをダイボンディングフィルムごとピックアップするに際しては、ダイシングテープを拡張し、ダイボンディングフィルムを割裂する必要があった。この場合、円筒状の割裂治具をダイシングテープに圧接させ、ダイシングテープを径方向外側に引っ張る。それによって、上記X方向及びY方向に延びるダイシングラインや割裂ラインに沿ってダイボンディングフィルムを割裂させる。   As described above, when picking up the semiconductor chip together with the die bonding film from the structure in which the die bonding film is laminated on the semiconductor wafer having been diced in advance or the semiconductor wafer on which the altered layer is formed, the dicing tape is expanded It was necessary to split the die bonding film. In this case, the cylindrical split jig is brought into pressure contact with the dicing tape, and the dicing tape is pulled radially outward. Thereby, the die bonding film is split along the dicing lines and splitting lines extending in the X direction and the Y direction.

この場合、図9に模式的平面図で示すように、ダイシングテープ101の下面にダイボンディング層102が積層されている構造において、ダイシングテープ101に径方向外側に広がる応力が加わることになる。この応力は、円筒状の割裂治具をダイシングテープ101を圧接させることにより与えられる。従って、図示の矢印で示すように、上記引っ張り応力は、円形のダイシングテープ101の中心から径方向外側に作用することとなる。   In this case, as shown in a schematic plan view in FIG. 9, in the structure in which the die bonding layer 102 is laminated on the lower surface of the dicing tape 101, a stress spreading radially outward is applied to the dicing tape 101. This stress is given by pressing the dicing tape 101 with a cylindrical split jig. Therefore, as indicated by the arrows in the figure, the tensile stress acts radially outward from the center of the circular dicing tape 101.

他方、ダイボンディング層102の割裂すべきラインは、前述したように、X方向及びY方向に延びている。従って、上記ダイシングテープに加わる引っ張り応力によって、ダイボンディング層が割裂すべきラインに沿って確実に割裂されないことがあった。すなわち、図9の矢印X方向及びY方向がダイボンディング層102の割裂すべきラインの方向とすると、X1で示す方向に加わる応力が作用する部分では、Y方向に延びる割裂すべきラインの両側のダイボンディング層が確実に割裂される。これに対して、例えば矢印Aで示すように、X方向やY方向と斜め方向に交差する方向に応力が加わる部分では、該引っ張り応力によって、X方向あるいはY方向に延びる切込みの両側のダイボンディング層が充分に割裂しないことがあった。そのため、半導体チップのピックアップ不良が生じることがあった。   On the other hand, the line to be split in the die bonding layer 102 extends in the X direction and the Y direction as described above. Therefore, the tensile stress applied to the dicing tape may not surely split the die bonding layer along the line to be split. That is, when the arrow X direction and the Y direction in FIG. 9 are the directions of the lines to be split in the die bonding layer 102, the portions on both sides of the line to be split extending in the Y direction are applied in the portion where the stress applied in the direction indicated by X1 acts. The die bonding layer is reliably split. On the other hand, as shown by an arrow A, for example, in a portion where stress is applied in a direction crossing the X direction or Y direction obliquely, die bonding on both sides of the cut extending in the X direction or Y direction by the tensile stress. The layer sometimes did not split well. For this reason, a pickup failure of the semiconductor chip may occur.

本発明の目的は、ダイシングリングによりダイシングテープに引っ張り応力を加えた場合に、ダイボンディング層をX方向及びY方向に延びる割裂すべきラインに沿って確実に割裂できるダイシング−ダイボンディングテープを提供することにある。   An object of the present invention is to provide a dicing die bonding tape capable of reliably splitting a die bonding layer along a line to be split extending in the X direction and the Y direction when a tensile stress is applied to the dicing tape by a dicing ring. There is.

本発明は、半導体ウェーハから、半導体チップをダイボンディング層ごとピックアップするのに用いられるダイシング−ダイボンディングテープである。本発明に係るダイシング−ダイボンディングテープは、粘接着剤からなるダイボンディング層と、前記ダイボンディング層の一方の面側に積層されており、平面形状が円形のダイシングテープ層とを備える。本発明では、前記ダイシングテープ層の外周縁に、複数の切欠きまたは切込みが形成されており、該複数の切欠きまたは切込みは、前記円形のダイシングテープの中心を通る第1の直線に平行な方向において径方向外側への引っ張り応力が加えられた際に、及び第1の直線と直交する第2の直線に平行な方向において径方向外側への引っ張り応力が加えられた際に、該ダイシングテープの伸長を促進するように、前記第1の直線に平行な方向及び第2の直線に平行な方向に延びる部分を有する。   The present invention is a dicing die bonding tape used for picking up a semiconductor chip together with a die bonding layer from a semiconductor wafer. The dicing die bonding tape according to the present invention includes a die bonding layer made of an adhesive and a dicing tape layer laminated on one surface side of the die bonding layer and having a circular planar shape. In the present invention, a plurality of notches or notches are formed in the outer peripheral edge of the dicing tape layer, and the plurality of notches or notches are parallel to a first straight line passing through the center of the circular dicing tape. The dicing tape when a radially outward tensile stress is applied in a direction and when a radially outward tensile stress is applied in a direction parallel to a second straight line orthogonal to the first straight line. In order to facilitate the extension of the first straight line, the first straight line has a portion extending in a direction parallel to the first straight line and a second parallel line.

本発明に係るダイシング−ダイボンディングテープのある特定の局面では、前記ダイボンディング層と前記ダイシングテープ層との間に積層されている基材層がさらに備えられており、該基材層の前記ダイボンディング層に接している部分が非粘着性材料からなる。この場合には、ダイボンディング層の割裂後に、半導体チップをダイボンディング層と共に基材層から容易に剥離することができる。従って、ピックアップ不良がより一層生じがたい。   In a specific aspect of the dicing die-bonding tape according to the present invention, a base material layer laminated between the die bonding layer and the dicing tape layer is further provided, and the die of the base material layer is provided. The portion in contact with the bonding layer is made of a non-adhesive material. In this case, the semiconductor chip can be easily peeled from the base material layer together with the die bonding layer after splitting the die bonding layer. Therefore, pickup failure is less likely to occur.

本発明に係るダイシング−ダイボンディングテープの他の特定の局面では、前記ダイボンディング層の平面形状が円形である。ダイシングテープ及びダイボンディング層が円形である場合、ダイボンディング層の外側の円環状の領域に、ダイシングリングを容易に当接させることができる。   In another specific aspect of the dicing die bonding tape according to the present invention, the planar shape of the die bonding layer is circular. When the dicing tape and the die bonding layer are circular, the dicing ring can be easily brought into contact with the annular region outside the die bonding layer.

本発明に係るダイシング−ダイボンディングテープでは、ダイシングテープ層に上記第1の直線に平行な方向及び第2の直線に平行な方向に延びる部分を有する複数の切欠きまたは切込みが形成されているので、ダイシングテープに径方向外側への引っ張り応力を加えた場合、第1,第2の直線に平行な方向に応力が確実に作用する。従って、ダイシングテープに上記引っ張り応力を加えた場合、ダイボンディング層を確実に個々の半導体チップ単位のダイボンディング層部分に割裂することができる。よって、半導体チップのピックアップ不良を著しく少なくすることが可能となる。   In the dicing die bonding tape according to the present invention, the dicing tape layer has a plurality of notches or notches having portions extending in a direction parallel to the first straight line and a direction parallel to the second straight line. When a tensile stress outward in the radial direction is applied to the dicing tape, the stress surely acts in a direction parallel to the first and second straight lines. Therefore, when the tensile stress is applied to the dicing tape, the die bonding layer can be reliably split into the die bonding layer portions of individual semiconductor chips. Therefore, it becomes possible to remarkably reduce the pick-up failure of the semiconductor chip.

(a)は、本発明の一実施形態に係るダイシング−ダイボンディングテープのダイシングテープ層の平面図であり、(b)は該ダイシング−ダイボンディングテープの正面断面図である。(A) is a top view of the dicing tape layer of the dicing die-bonding tape which concerns on one Embodiment of this invention, (b) is front sectional drawing of this dicing die-bonding tape. 本発明のダイシング−ダイボンディングテープか複数形成されているダイシング−ダイボンディングテープ列を示す平面図である。It is a top view which shows the dicing die-bonding tape row | line | column in which the dicing die-bonding tape of this invention is formed in multiple numbers. 先ダイシングされた半導体ウェーハを説明するための模式的平面図である。It is a schematic plan view for demonstrating the semiconductor wafer diced first. (a)は、半導体ウェーハにダイシング−ダイボンディングテープを積層し、かつダイシングリングをダイシングテープに貼り付けた状態を示す平面図であり、(b)はその正面断面図である。(A) is a top view which shows the state which laminated | stacked the dicing die-bonding tape on the semiconductor wafer, and affixed the dicing ring on the dicing tape, (b) is the front sectional drawing. 本発明の一実施形態のダイシング−ダイボンディングテープを用いて半導体ウェーハから半導体チップをピックアップする工程を説明するための正面断面図である。It is front sectional drawing for demonstrating the process of picking up a semiconductor chip from a semiconductor wafer using the dicing die-bonding tape of one Embodiment of this invention. (a)及び(b)は、ダイシングテープに割裂治具を当接させる工程を説明するための図であり、(a)は図4(a)中のA1−A1線に沿う方向に相当する部分の部分切欠正面断面図であり、(b)は図4(a)中のA2−A2線に沿う方向に相当する部分切欠正面断面図である。(A) And (b) is a figure for demonstrating the process which makes a split jig contact | abut to a dicing tape, (a) is corresponded to the direction in alignment with the A1-A1 line in Fig.4 (a). It is a partial notch front sectional drawing of a part, (b) is a partially notched front sectional view equivalent to the direction in alignment with the A2-A2 line in Fig.4 (a). 本発明の一実施形態のダイシング−ダイボンディングテープを用いて半導体チップをピックアップに際し、ダイボンディング層を割裂した状態を示す正面断面図である。It is front sectional drawing which shows the state which split the die-bonding layer in the case of picking up a semiconductor chip using the dicing die-bonding tape of one Embodiment of this invention. 本発明の他の実施形態に係るダイシング−ダイボンディングテープを説明するための模式的平面図である。It is a schematic plan view for demonstrating the dicing die-bonding tape which concerns on other embodiment of this invention. 従来のダイシング−ダイボンディングテープの問題点を説明するための模式的平面図である。It is a typical top view for demonstrating the problem of the conventional dicing die-bonding tape.

以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより本発明を明らかにする。   Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.

図1(b)は、本発明の一実施形態に係るダイシング−ダイボンディングテープを示す正面断面図である。ダイシング−ダイボンディングテープ1は、長尺状の離型層2を有する。離型層2は、ポリエチレンテレフタレートなどの適宜の合成樹脂からなる。離型層2の表面は離型処理されていてもよい。   FIG.1 (b) is front sectional drawing which shows the dicing die-bonding tape which concerns on one Embodiment of this invention. The dicing die bonding tape 1 has a long release layer 2. The release layer 2 is made of an appropriate synthetic resin such as polyethylene terephthalate. The surface of the release layer 2 may be subjected to a release treatment.

離型層2上に、ダイボンディング層3が形成されている。ダイボンディング層3は、半導体チップのダイボンディング剤として用いられる層である。すなわち、ダイボンディング層3は、半導体チップを基板または他の半導体チップに接合するために用いられる。   A die bonding layer 3 is formed on the release layer 2. The die bonding layer 3 is a layer used as a die bonding agent for semiconductor chips. That is, the die bonding layer 3 is used for bonding a semiconductor chip to a substrate or another semiconductor chip.

上記ダイボンディング層3は、適宜の粘接着剤からなる。   The die bonding layer 3 is made of an appropriate adhesive.

ダイボンディング層3は、後述するように円形の半導体ウェーハを貼り付ける部分であり、本実施形態では、ダイボンディング層3は、円形の平面形状を有する。もっとも、ダイボンディング層3は、円形以外の形状を有していてもよい。   As will be described later, the die bonding layer 3 is a portion to which a circular semiconductor wafer is attached. In this embodiment, the die bonding layer 3 has a circular planar shape. However, the die bonding layer 3 may have a shape other than a circle.

ダイボンディング層3を覆うように基材層4が積層されている。基材層4は、例えば、活性エネルギー線硬化型又は熱硬化型の粘着性を有する組成物を用いて形成できる。基材層4が非粘着性を有するようにするためには、活性エネルギー線の照射量を多くすればよい。基材層4が粘着性を有するようにするためには、活性エネルギー線を照射しなかったり、活性エネルギー線の照射量を少なくすればよい。   A base material layer 4 is laminated so as to cover the die bonding layer 3. The base material layer 4 can be formed using, for example, an active energy ray-curable or thermosetting adhesive composition. In order for the base material layer 4 to have non-adhesiveness, the irradiation amount of the active energy rays may be increased. In order to make the base material layer 4 have adhesiveness, it is only necessary not to irradiate active energy rays or to reduce the irradiation amount of active energy rays.

基材層4は、アクリル系ポリマーを含む組成物により形成されていることが好ましい。基材層4は、アクリル系ポリマーを含む組成物を架橋させた架橋体により形成されていることが好ましい。また、基材層4の極性、貯蔵弾性率又は破断伸度を容易に制御及び設計できる。   The base material layer 4 is preferably formed of a composition containing an acrylic polymer. The base material layer 4 is preferably formed of a crosslinked body obtained by crosslinking a composition containing an acrylic polymer. Further, the polarity, storage elastic modulus, or elongation at break of the base material layer 4 can be easily controlled and designed.

上記アクリル系ポリマーは特に限定されない。上記アクリル系ポリマーは、(メタ)アクリル酸アルキルエステルポリマーであることが好ましい。(メタ)アクリル酸アルキルエステルポリマーとして、炭素数1〜18のアルキル基を有する(メタ)アクリル酸アルキルエステルポリマーが好適に用いられる。炭素数1〜18のアルキル基を有する(メタ)アクリル酸アルキルエステルポリマーの使用により、基材層4の極性を充分に低くすることができ、基材層4の表面エネルギーを低くすることができ、かつダイボンディング層3の基材層4からの剥離性を高くすることができる。   The acrylic polymer is not particularly limited. The acrylic polymer is preferably a (meth) acrylic acid alkyl ester polymer. As the (meth) acrylic acid alkyl ester polymer, a (meth) acrylic acid alkyl ester polymer having an alkyl group having 1 to 18 carbon atoms is suitably used. By using the (meth) acrylic acid alkyl ester polymer having an alkyl group having 1 to 18 carbon atoms, the polarity of the base material layer 4 can be made sufficiently low, and the surface energy of the base material layer 4 can be made low. And the peelability from the base material layer 4 of the die-bonding layer 3 can be made high.

上記組成物は、活性エネルギー線反応開始剤及び熱反応開始剤の内の少なくとも一方を含むことが好ましく、活性エネルギー線反応開始剤を含むことがより好ましい。活性エネルギー線反応開始剤は、光反応開始剤であることが好ましい。   The composition preferably contains at least one of an active energy ray reaction initiator and a thermal reaction initiator, and more preferably contains an active energy ray reaction initiator. The active energy ray reaction initiator is preferably a photoreaction initiator.

上記活性エネルギー線には、紫外線、電子線、α線、β線、γ線、X線、赤外線及び可視光線が含まれる。これらの活性エネルギー線のなかでも、硬化性に優れ、かつ硬化物が劣化し難いため、紫外線又は電子線が好ましい。   The active energy rays include ultraviolet rays, electron rays, α rays, β rays, γ rays, X rays, infrared rays and visible rays. Among these active energy rays, ultraviolet rays or electron beams are preferable because they are excellent in curability and hardened products are hardly deteriorated.

上記光反応開始剤として、例えば、光ラジカル発生剤又は光カチオン発生剤等を使用できる。上記熱反応開始剤としては、熱ラジカル発生剤等が挙げられる。上記組成物には、粘着力を制御するためにイソシアネート系架橋剤を添加してもよい。   As the photoreaction initiator, for example, a photo radical generator or a photo cation generator can be used. Examples of the thermal reaction initiator include a thermal radical generator. An isocyanate-based crosslinking agent may be added to the composition in order to control the adhesive force.

基材層4を覆うように、ダイシングテープ5が積層されている。このダイシングテープ5は、テープ本体層5aと、テープ本体層5aの下面に設けられた粘着剤層5bとを有する。   A dicing tape 5 is laminated so as to cover the base material layer 4. The dicing tape 5 has a tape body layer 5a and an adhesive layer 5b provided on the lower surface of the tape body layer 5a.

テープ本体層5aは、ポリエチレン、ポリプロピレンなどの適宜の合成樹脂からなる。もっとも、後述するダイシングに際してのエクスパンド性に優れており、環境負荷が小さいため、ポリエチレンやポリプロピレンなどのポリオレフィンが好適である。   The tape body layer 5a is made of an appropriate synthetic resin such as polyethylene or polypropylene. However, polyolefin such as polyethylene and polypropylene is suitable because it has excellent expandability during dicing, which will be described later, and has a low environmental load.

本実施形態のダイシング−ダイボンディングテープ1の特徴は、上記ダイシングテープ
5において、図1(a)に示す複数の切欠き5cが形成されていることにある。
The dicing-die bonding tape 1 of the present embodiment is characterized in that the dicing tape 5 has a plurality of notches 5c shown in FIG.

本実施形態では、切欠き5cは、ダイシングテープ5を外周縁において切除することにより形成されている。   In the present embodiment, the notch 5c is formed by cutting the dicing tape 5 at the outer peripheral edge.

切欠き5cは、図1(a)の第1の方向であるX方向に延びる部分5c1と、X方向と直交する第2の方向であるY方向に延びる部分5c2とを有する。このX方向及びY方向は、ダイシングテープ5の面内において、互いに直交する方向である。また、後述するように、半導体ウェーハを半導体チップに個片化するための半導体ウェーハに形成されているX方向及びY方向の切断線と平行な部分5c1及び5c2が位置するよう半導体ウェーハが積層され、ダイボンディング層の割裂が行われる。この点については、後述の半導体チップのピックアップ方法において詳細に説明する。   The notch 5c has a portion 5c1 extending in the X direction which is the first direction in FIG. 1A and a portion 5c2 extending in the Y direction which is a second direction orthogonal to the X direction. The X direction and the Y direction are directions orthogonal to each other in the plane of the dicing tape 5. Further, as will be described later, the semiconductor wafer is laminated so that the portions 5c1 and 5c2 parallel to the cutting lines in the X direction and the Y direction formed on the semiconductor wafer for separating the semiconductor wafer into semiconductor chips are located. The die bonding layer is split. This point will be described in detail in a semiconductor chip pickup method described later.

図1(a)では、ダイシングテープ5の外周縁の周方向において、4個の切欠き5cが等しい間隔を隔てて配置されている。もっとも、複数の切欠き5cの数は2以上であれば任意であり、各切欠き5cが、上記部分5c1及び5c2を有しておればよい。   In FIG. 1A, four notches 5 c are arranged at equal intervals in the circumferential direction of the outer peripheral edge of the dicing tape 5. But the number of the some notches 5c is arbitrary if it is two or more, and each notch 5c should just have the said parts 5c1 and 5c2.

なお、切欠きの深さは、切欠きの最奥部が半導体ウェーハの外周縁に至る寸法以下であることが好ましく、ダイシングリングの内側縁よりも切欠きの最奥部が内側に位置する寸法以上であることが好ましい。より好ましくは、切欠きの最奥部が半導体ウェーハの外周縁よりも径方向において2mm外側に位置する部分以下であることが望ましく、また、切欠きの最奥部がダイシングリングの内側縁からダイシングリングの径方向内側に5mm離れた位置よりも内側に位置していることが望ましい。半導体ウェーハの外周縁あるいは外周縁より内側に切欠きの最奥部が位置すると、ダイシングテープを半導体ウェーハに貼りつけるに際し、切欠きの一部が半導体ウェーハ面に入り込むおそれがある。切欠きの最奥部がダイシングリングの内側縁よりも外側に位置していると、切欠きを設けた効果が損なわれるおそれがある。   The depth of the notch is preferably less than or equal to the dimension where the innermost part of the notch reaches the outer peripheral edge of the semiconductor wafer, and the dimension where the innermost part of the notch is located on the inner side than the inner edge of the dicing ring. The above is preferable. More preferably, it is desirable that the innermost part of the notch is equal to or smaller than a portion located 2 mm outside the outer peripheral edge of the semiconductor wafer in the radial direction, and the innermost part of the notch is diced from the inner edge of the dicing ring. It is desirable to be located on the inner side rather than the position 5 mm away from the inner side in the radial direction of the ring. When the outermost peripheral edge of the semiconductor wafer or the innermost part of the notch is located inside the outer peripheral edge, when the dicing tape is attached to the semiconductor wafer, a part of the notch may enter the semiconductor wafer surface. If the innermost part of the notch is positioned outside the inner edge of the dicing ring, the effect of providing the notch may be impaired.

切欠き5cが、部分5c1及び5c2を有するため、ダイシングテープ5の径方向外側に引っ張り応力を加えた場合、X方向及びY方向に上記応力が充分に作用する。従って、後述するように、半導体ウェーハに積層されているダイボンディング層3をX方向及びY方向に沿う切断線に沿って確実に割裂することができる。   Since the notch 5c has the portions 5c1 and 5c2, when a tensile stress is applied to the outer side in the radial direction of the dicing tape 5, the stress sufficiently acts in the X direction and the Y direction. Therefore, as will be described later, the die bonding layer 3 stacked on the semiconductor wafer can be reliably split along the cutting lines along the X direction and the Y direction.

なお、図1(b)に示すダイシング−ダイボンディングテープ積層構造は、実際の製品では、図2に示すように、長尺状の離型層2上に複数構成されている。   In the actual product, a plurality of dicing-die bonding tape laminated structures shown in FIG. 1B are formed on a long release layer 2 as shown in FIG.

上記ダイシング−ダイボンディングテープ1を用いた半導体チップのピックアップ方法を図3〜図7を参照して説明する。   A method of picking up a semiconductor chip using the dicing die bonding tape 1 will be described with reference to FIGS.

図3は先ダイシングされた半導体ウェーハを説明するための模式的平面図である。円盤状の半導体ウェーハ7が保護シート8上に積層されている。保護シート8の半導体ウェーハ7が貼り合わされている面は粘着性を有する。この粘着性により、半導体ウェーハ7が、保護シート8に貼り付けられている。   FIG. 3 is a schematic plan view for explaining the pre-diced semiconductor wafer. A disk-shaped semiconductor wafer 7 is laminated on a protective sheet 8. The surface of the protective sheet 8 on which the semiconductor wafer 7 is bonded has adhesiveness. Due to this adhesiveness, the semiconductor wafer 7 is attached to the protective sheet 8.

上記保護シート8を構成する材料は、特に限定されず、片面に粘着層が設けられたポリエチレンテレフタレートなどの適宜の合成樹脂フィルムを用いることができる。また、保護シート8自体が、アクリル系粘着性フィルムにより形成されてもよい。   The material constituting the protective sheet 8 is not particularly limited, and an appropriate synthetic resin film such as polyethylene terephthalate provided with an adhesive layer on one side can be used. Further, the protective sheet 8 itself may be formed of an acrylic adhesive film.

保護シート8に積層されている円盤状の半導体ウェーハ7は、周知の先ダイシング法により、ダイシングされている。すなわち、半導体ウェーハ7は、X方向に延びる複数のダイシングラインX1と、Y方向に延びる複数のダイシングラインY1とに沿って切断されている。それによって、半導体ウェーハ7は、個片化された複数の半導体チップ7aの集合体とされている。   The disk-shaped semiconductor wafer 7 laminated on the protective sheet 8 is diced by a known tip dicing method. That is, the semiconductor wafer 7 is cut along a plurality of dicing lines X1 extending in the X direction and a plurality of dicing lines Y1 extending in the Y direction. As a result, the semiconductor wafer 7 is an aggregate of a plurality of individual semiconductor chips 7a.

図4(b)に示すように、ステージ10上に、上記保護シート8の上面に先ダイシングされた半導体ウェーハ7が積層されている積層体を配置する。ステージ10上において、上記半導体ウェーハ7を取り囲むように、ダイシングリング11を配置する。   As shown in FIG. 4B, a stacked body in which a semiconductor wafer 7 that has been diced on the upper surface of the protective sheet 8 is stacked is disposed on the stage 10. A dicing ring 11 is arranged on the stage 10 so as to surround the semiconductor wafer 7.

他方、図1(b)に示したダイシング−ダイボンディングテープ1において、離型層2を剥離し、ダイボンディング層3を半導体ウェーハ7に貼り合わせるようにして、図1(a)に示したダイシング−ダイボンディングテープ1を半導体ウェーハ7上に積層する。それによって、ダイボンディング層3が半導体ウェーハ7に接着される。この場合、ダイボンディング層3と半導体ウェーハ7との接着力は、ダイボンディング層3と基材層4との間の接着力よりも高くされている。また、ダイシングリング11に、上記ダイシングテープ5が貼りつけられる。   On the other hand, in the dicing die bonding tape 1 shown in FIG. 1B, the release layer 2 is peeled off, and the die bonding layer 3 is bonded to the semiconductor wafer 7 so that the dicing shown in FIG. -The die bonding tape 1 is laminated on the semiconductor wafer 7. Thereby, the die bonding layer 3 is bonded to the semiconductor wafer 7. In this case, the adhesive force between the die bonding layer 3 and the semiconductor wafer 7 is higher than the adhesive force between the die bonding layer 3 and the base material layer 4. The dicing tape 5 is attached to the dicing ring 11.

しかる後、ステージ10から上記ダイシングリング11と共に、半導体ウェーハ7及びダイシング−ダイボンディングテープ1を有する積層体を分離する。そして、上記積層体を上下逆転させ、図5に示すように円筒状の割裂治具13の上方に裁置する。   Thereafter, the laminated body having the semiconductor wafer 7 and the dicing die bonding tape 1 is separated from the stage 10 together with the dicing ring 11. Then, the laminate is turned upside down and placed above the cylindrical split jig 13 as shown in FIG.

しかる後、半導体ウェーハ7に貼り合わされている保護シート8を剥離する。それによって、図6(a),(b)に示すように、半導体ウェーハ7の表面が露出する。この場合、図6(a)は、図4(a)のA1−A1線に沿う部分に相当する断面を示し、(b)はA2−A2線に沿う部分に相当する。すなわち、図6(a)では、ダイシングテープ5において、切欠き5cが設けられている部分の断面が示されており、図6(b)は、切欠き5cが設けられている部分の断面が示されている。   Thereafter, the protective sheet 8 bonded to the semiconductor wafer 7 is peeled off. As a result, as shown in FIGS. 6A and 6B, the surface of the semiconductor wafer 7 is exposed. In this case, FIG. 6A shows a cross section corresponding to a portion along the line A1-A1 in FIG. 4A, and FIG. 6B corresponds to a portion along the line A2-A2. That is, FIG. 6A shows a cross section of a portion where the notch 5c is provided in the dicing tape 5, and FIG. 6B shows a cross section of a portion where the notch 5c is provided. It is shown.

次に、円筒状の割裂治具13を図6(a)及び(b)に矢印で示すように相対的に上方に移動させ、ダイシングテープ5を突き上げる。それによって、図7に示すように、ダイシングテープ5に、ダイシングテープ5の中心から径方向外側に延びる引っ張り応力が加わることとなる。それによって、ダイシングテープ5及びダイボンディング層3上に積層されている半導体ウェーハ7において、隣り合う半導体チップ7a間の間隔が広がることとなる。言い換えれば、上記X方向及びY方向に延びるダイシングラインの両側の半導体チップ間が互いに隔てられることになる。同時に、X方向及びY方向に延びる上記ダイシングラインに沿って、基材層4の上面に位置しているダイボンディング層3が、複数のダイボンディング層3aに割裂されることとなる。   Next, the cylindrical split jig 13 is moved relatively upward as indicated by the arrows in FIGS. 6A and 6B, and the dicing tape 5 is pushed up. Accordingly, as shown in FIG. 7, tensile stress extending radially outward from the center of the dicing tape 5 is applied to the dicing tape 5. As a result, in the semiconductor wafer 7 stacked on the dicing tape 5 and the die bonding layer 3, the interval between the adjacent semiconductor chips 7a is widened. In other words, the semiconductor chips on both sides of the dicing line extending in the X direction and the Y direction are separated from each other. At the same time, the die bonding layer 3 located on the upper surface of the base material layer 4 is split into a plurality of die bonding layers 3a along the dicing lines extending in the X direction and the Y direction.

本実施形態では、このダイボンディング層3における割裂が確実に行われる。前述したように、図9に示す従来のダイシング−ダイボンディングテープでは、径方向外側に加わる応力の向きによっては、ダイボンディング層の割裂が確実に行われないことがあった。これに対して、本実施形態のダイシング−ダイボンディングテープ1では、切欠き5cが、上記X方向及びY方向に延びる部分5c1及び5c2を有する。従って、ダイシングテープ5に径方向外側に向かう引っ張り応力が発生したとしても、引っ張り応力が図1の矢印Xa,−Xa及びYa,−Yaで示す方向が支配的となる。例えば、図1(a)において、矢印Yaに引っ張られる部分5dは、両側の切欠き5c,5cが部分5c2,5c2を有するため、該部分5dにおける引っ張り応力は矢印Yaで示す方向が支配的となる。同様に、図1(a)中の部分5eは、両側の切欠き5c,5cが、Y方向に延びる部分5c1,5c1を有するため、引っ張り応力が加わる方向は、Xa方向が支配的となる。   In the present embodiment, the splitting in the die bonding layer 3 is reliably performed. As described above, in the conventional dicing die bonding tape shown in FIG. 9, the die bonding layer may not be reliably split depending on the direction of the stress applied to the outer side in the radial direction. On the other hand, in the dicing die bonding tape 1 of the present embodiment, the notch 5c has portions 5c1 and 5c2 extending in the X direction and the Y direction. Therefore, even if a tensile stress toward the radially outer side is generated in the dicing tape 5, the directions indicated by the arrows Xa, -Xa and Ya, -Ya in FIG. 1 are dominant. For example, in FIG. 1A, a portion 5d pulled by an arrow Ya has notches 5c and 5c on both sides having portions 5c2 and 5c2, and therefore the tensile stress in the portion 5d is dominant in the direction indicated by the arrow Ya. Become. Similarly, in the portion 5e in FIG. 1A, the notches 5c and 5c on both sides have the portions 5c1 and 5c1 extending in the Y direction, so that the direction in which the tensile stress is applied is dominant in the Xa direction.

よって、ダイシングテープ5を割裂治具13により突き上げ、引っ張り応力を加えたとしても、ダイシングテープ5においては、X方向及びY方向において径方向外側に主として引っ張り応力が作用することとなる。   Therefore, even if the dicing tape 5 is pushed up by the split jig 13 and a tensile stress is applied, the tensile stress mainly acts radially outward in the X direction and the Y direction in the dicing tape 5.

よって、半導体ウェーハ7のダイシングライン及びダイボンディング層の割裂方向を、上記X方向及びY方向とし、切欠き5cの部分5c1及び5c2の延びる方向と平行とするようにして、ダイシング−ダイボンディングテープ1に半導体ウェーハ7を積層しておくことにより、ダイボンディング層3をX方向及びY方向に沿って確実に割裂することかできる。   Therefore, the dicing line of the semiconductor wafer 7 and the splitting direction of the die bonding layer are the X direction and the Y direction, and are parallel to the extending direction of the portions 5c1 and 5c2 of the notch 5c. By stacking the semiconductor wafer 7 on the die bonding layer 3, the die bonding layer 3 can be reliably split along the X direction and the Y direction.

従って、本実施形態のピックアップ方法では、半導体チップ7aを、割裂されたダイボンディング層3aと共に確実にピックアップし、基板や他の半導体チップ上に接合することができる。従って、ピックアップ不良を著しく少なくすることが可能となる。   Therefore, in the pickup method of the present embodiment, the semiconductor chip 7a can be reliably picked up together with the split die bonding layer 3a and bonded onto the substrate or another semiconductor chip. Therefore, pickup defects can be remarkably reduced.

図8は、本発明のダイシング−ダイボンディングテープの変形例を説明するための模式的平面図である。図8では、ダイシングリング11上にダイシング−ダイボンディングテープ1が積層されている構造が模式的に示されている。すなわち、上述した実施形態における図1(a)に示す状態が図8に示されている。   FIG. 8 is a schematic plan view for explaining a modification of the dicing die-bonding tape of the present invention. In FIG. 8, a structure in which the dicing die bonding tape 1 is laminated on the dicing ring 11 is schematically shown. That is, the state shown in FIG. 1A in the above-described embodiment is shown in FIG.

本変形例では、上記複数の切欠き5cに代えて、複数の切込み5fが形成されている。切込み5fは、ダイシングテープ5の一部を完全に切除せず、ダイシングテープ5の上面から下面に貫通するように切断線を形成することにより設けられている。この切込み5fは、切欠き5cと同様に、X方向及びY方向に延びる部分5f1,5f2を有する。このように、切欠き5cに代えて、X方向及びY方向に延びる部分5f1,5f2を有する切込み5fを形成した場合においても、上記実施形態の場合と同様に、ダイシングリング11により、径方向外側に加わる引っ張り応力を加えたとしても、ダイシングテープ5を、X方向及びY方向に支配的に引っ張り応力を加えることができる。   In this modification, a plurality of cuts 5f are formed instead of the plurality of cutouts 5c. The cut 5f is provided by forming a cutting line so as to penetrate from the upper surface to the lower surface of the dicing tape 5 without completely cutting a part of the dicing tape 5. The notch 5f has portions 5f1 and 5f2 extending in the X direction and the Y direction, similarly to the notch 5c. As described above, even when the notch 5f having the portions 5f1 and 5f2 extending in the X direction and the Y direction is formed instead of the notch 5c, the dicing ring 11 makes it possible to remove the outer side in the radial direction. Even if a tensile stress applied to the dicing tape 5 is applied, the tensile stress can be applied to the dicing tape 5 predominantly in the X direction and the Y direction.

なお、本変形例では、ダイシングテープ5を貫通するように切込み5fを設けたが、切込み5fは、ダイシングテープ5をハーフカットする深さに形成されていてもよい。   In this modification, the cut 5f is provided so as to penetrate the dicing tape 5, but the cut 5f may be formed to a depth at which the dicing tape 5 is half-cut.

なお、上記基材層4は必ずしも設けられずともよく、ダイボンディング層3が、ダイシングテープ5に直接貼りつけられていてもよい。   The base material layer 4 is not necessarily provided, and the die bonding layer 3 may be directly attached to the dicing tape 5.

なお、上記実施形態では、先ダイシングされた半導体ウェーハ7、すなわちX方向及びY方向に延びるダイシングラインに沿ってダイシングされている半導体ウェーハ7を用いた。しかしながら、本発明は、特許文献2に記載のように、X方向及びY方向に延びる変質層、すなわち割裂誘導ラインが形成されている半導体ウェーハを用いてもよい。このような半導体ウェーハに、上記実施形態と同様に、ダイシング−ダイボンディングテープ1を積層し、円筒状の割裂治具によりダイシングテープ5を突き上げ、ダイシングテープ5を径方向外側に引っ張ることにより、ダイボンディング層3を確実にX方向及びY方向に沿って割裂することができる。この場合には、ダイボンディング層3の割裂と同時に、半導体ウェーハもまた上記X方向及びY方向に延びる割裂誘導ラインに沿って割裂されることとなる。   In the above embodiment, the semiconductor wafer 7 that has been diced, that is, the semiconductor wafer 7 that is diced along dicing lines extending in the X direction and the Y direction is used. However, as described in Patent Document 2, the present invention may use a semiconductor wafer in which an altered layer extending in the X direction and the Y direction, that is, a splitting induction line is formed. Similar to the above embodiment, the dicing die bonding tape 1 is laminated on such a semiconductor wafer, the dicing tape 5 is pushed up by a cylindrical split jig, and the dicing tape 5 is pulled radially outward. The bonding layer 3 can be reliably split along the X direction and the Y direction. In this case, simultaneously with the splitting of the die bonding layer 3, the semiconductor wafer is also split along the splitting induction lines extending in the X direction and the Y direction.

1…ダイシング−ダイボンディングテープ
2…離型層
3,3a…ダイボンディング層
4…基材層
5…ダイシングテープ
5a…テープ本体層
5b…粘着剤層
5c…切欠き
5c1,5c2…部分
5d,5e…部分
5f…切込み
5f1,5f2…部分
7…半導体ウェーハ
7a…半導体チップ
8…保護シート
10…ステージ
11…ダイシングリング
13…割裂治具
DESCRIPTION OF SYMBOLS 1 ... Dicing-die bonding tape 2 ... Release layer 3, 3a ... Die bonding layer 4 ... Base material layer
DESCRIPTION OF SYMBOLS 5 ... Dicing tape 5a ... Tape main body layer 5b ... Adhesive layer 5c ... Notch 5c1, 5c2 ... Part 5d, 5e ... Part 5f ... Notch 5f1, 5f2 ... Part 7 ... Semiconductor wafer 7a ... Semiconductor chip 8 ... Protective sheet 10 ... Stage 11 ... Dicing ring 13 ... Split jig

Claims (3)

X方向及びX方向と直交する方向であるY方向に延びるダイシングラインに沿って半導体ウェーハまたはX方向及びY方向に延びる割裂誘導ラインが形成されている半導体ウェーハから、ダイボンディング層ごと半導体チップを取り出すために用いられるダイシング−ダイボンディングテープであって、
粘接着剤からなるダイボンディング層と、
前記ダイボンディング層の一方の面側に積層されており、平面形状が円形のダイシングテープ層とを備え、
前記ダイシングテープ層の外周縁に、複数の切欠きまたは切込みが形成されており、該複数の切欠きまたは切込みは、前記円形のダイシングテープの中心を通る第1の直線に平行な方向において径方向外側への引っ張り応力が加えられた際に、及び第1の直線と直交する第2の直線に平行な方向において径方向外側への引っ張り応力が加えられた際に、該ダイシングテープの伸長を促進するように、前記第1の直線に平行な方向及び第2の直線に平行な方向に延びる部分を有する、ダイシング−ダイボンディングテープ。
A semiconductor chip is taken out together with a die bonding layer from a semiconductor wafer or a semiconductor wafer in which a splitting induction line extending in the X direction and the Y direction is formed along a dicing line extending in the Y direction which is a direction orthogonal to the X direction and the X direction. Dicing-die bonding tape used for
A die bonding layer made of an adhesive; and
It is laminated on one surface side of the die bonding layer, and includes a dicing tape layer having a circular planar shape,
A plurality of notches or notches are formed in the outer peripheral edge of the dicing tape layer, and the plurality of notches or notches are radially in a direction parallel to a first straight line passing through the center of the circular dicing tape. Accelerates the dicing tape elongation when an outward tensile stress is applied and when a radially outward tensile stress is applied in a direction parallel to a second straight line orthogonal to the first straight line The dicing die bonding tape has a portion extending in a direction parallel to the first straight line and a direction parallel to the second straight line.
前記ダイボンディング層と前記ダイシングテープ層との間に積層されている基材層をさらに備え、該基材層の前記ダイボンディング層に接している部分が非粘着性材料からなる、請求項1に記載のダイシング−ダイボンディングテープ。   The base material layer laminated | stacked between the said die bonding layer and the said dicing tape layer is further provided, The part which contact | connects the said die bonding layer of this base material layer consists of non-adhesive material. The dicing-die bonding tape described. 前記ダイボンディング層の平面形状が円形である、請求項1または2に記載のダイシング−ダイボンディングテープ。
The dicing die bonding tape according to claim 1 or 2 whose plane shape of said die bonding layer is circular.
JP2010231146A 2010-10-14 2010-10-14 Dicing die bonding tape Expired - Fee Related JP5613002B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010231146A JP5613002B2 (en) 2010-10-14 2010-10-14 Dicing die bonding tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010231146A JP5613002B2 (en) 2010-10-14 2010-10-14 Dicing die bonding tape

Publications (2)

Publication Number Publication Date
JP2012084760A true JP2012084760A (en) 2012-04-26
JP5613002B2 JP5613002B2 (en) 2014-10-22

Family

ID=46243316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010231146A Expired - Fee Related JP5613002B2 (en) 2010-10-14 2010-10-14 Dicing die bonding tape

Country Status (1)

Country Link
JP (1) JP5613002B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081976A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Separation device and separation method
JP2016081974A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Separation device and separation method
JP2016081977A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Adhesive sheet for separation
JP2016081973A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Separation device and separation method
JP2020031093A (en) * 2018-08-21 2020-02-27 富士ゼロックス株式会社 Manufacturing method of semiconductor substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079151A (en) * 2003-08-28 2005-03-24 Seiko Epson Corp Dicing tape, pickup device, and process for manufacturing semiconductor device
JP2009004433A (en) * 2007-06-19 2009-01-08 Sekisui Chem Co Ltd Method of manufacturing semiconductor chip laminate, adhesive tape, and dicing die bonding tape

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079151A (en) * 2003-08-28 2005-03-24 Seiko Epson Corp Dicing tape, pickup device, and process for manufacturing semiconductor device
JP2009004433A (en) * 2007-06-19 2009-01-08 Sekisui Chem Co Ltd Method of manufacturing semiconductor chip laminate, adhesive tape, and dicing die bonding tape

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081976A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Separation device and separation method
JP2016081974A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Separation device and separation method
JP2016081977A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Adhesive sheet for separation
JP2016081973A (en) * 2014-10-10 2016-05-16 リンテック株式会社 Separation device and separation method
JP2020031093A (en) * 2018-08-21 2020-02-27 富士ゼロックス株式会社 Manufacturing method of semiconductor substrate
JP7200537B2 (en) 2018-08-21 2023-01-10 富士フイルムビジネスイノベーション株式会社 Semiconductor substrate manufacturing method

Also Published As

Publication number Publication date
JP5613002B2 (en) 2014-10-22

Similar Documents

Publication Publication Date Title
JP5613002B2 (en) Dicing die bonding tape
JP5801584B2 (en) Dicing tape and chip-shaped part manufacturing method
JP2006203133A (en) Manufacturing method of chip body, manufacturing method of device and adhesive sheet for fixing chip body
TW201737341A (en) Method for manufacturing semiconductor device
JP4830740B2 (en) Manufacturing method of semiconductor chip
KR20140107141A (en) Method For Menufacturing Semiconductor Chip
JP5522773B2 (en) Semiconductor wafer holding method, chip body manufacturing method, and spacer
TWI575591B (en) Laminated wafer processing methods and adhesive film
JP4902812B2 (en) Manufacturing method of semiconductor chip with adhesive layer
JP5612998B2 (en) Dicing die bonding tape
JP5438522B2 (en) Dicing die bonding tape and manufacturing method thereof
JP2011199008A (en) Method for manufacturing pressure-sensitive adhesive sheet, dicing-die bonding tape, and semiconductor chip with pressure-sensitive adhesive sheet
JP6021687B2 (en) Laminated wafer processing method
JP5946650B2 (en) Dicing-die bonding tape and method for manufacturing semiconductor chip with adhesive layer
TW201801161A (en) Method for manufacturing semiconductor device
JP2012209385A (en) Pickup tape and method of manufacturing chipped components
JP2012089707A (en) Pickup method and splitting device of semiconductor chip
JP7238270B2 (en) Wafer processing tape and semiconductor device manufacturing method
JP2012182313A (en) Pickup method of chip-shaped component
JP5651051B2 (en) Dicing-die bonding tape and method for manufacturing semiconductor chip with adhesive layer
JP2010177566A (en) Annular frame for supporting work and work transfer method
JP2012129473A (en) Dicing-die bonding tape
JP2013065625A (en) Dicing-die bonding tape, manufacturing kit of semiconductor chip with adhesive layer and manufacturing method of semiconductor chip with adhesive layer
JP3222090U (en) Die bond dicing sheet
JP2014060201A (en) Dicing-die bonding tape and manufacturing method of semiconductor chip with adhesive layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140905

LAPS Cancellation because of no payment of annual fees