JP2009004433A - Method of manufacturing semiconductor chip laminate, adhesive tape, and dicing die bonding tape - Google Patents

Method of manufacturing semiconductor chip laminate, adhesive tape, and dicing die bonding tape Download PDF

Info

Publication number
JP2009004433A
JP2009004433A JP2007161392A JP2007161392A JP2009004433A JP 2009004433 A JP2009004433 A JP 2009004433A JP 2007161392 A JP2007161392 A JP 2007161392A JP 2007161392 A JP2007161392 A JP 2007161392A JP 2009004433 A JP2009004433 A JP 2009004433A
Authority
JP
Japan
Prior art keywords
adhesive tape
semiconductor chip
tape
adhesive
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007161392A
Other languages
Japanese (ja)
Other versions
JP5044299B2 (en
Inventor
Koji Watabe
功治 渡部
Yoshiyuki Takebe
義之 竹部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2007161392A priority Critical patent/JP5044299B2/en
Publication of JP2009004433A publication Critical patent/JP2009004433A/en
Application granted granted Critical
Publication of JP5044299B2 publication Critical patent/JP5044299B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor chip laminate capable of preventing gap formation around bonding wires in an adhesive tape when one part of the bonding wire connected to the top surface of a semiconductor chip is embedded in the adhesive tape. <P>SOLUTION: The method of manufacturing the semiconductor chip laminate 12 is provided with a process of preparing a first semiconductor chip 1 having bonding wires 7a, 7b connected to its top surface 1a, a second semiconductor chip 2 and an adhesive tape 3; a process of heating the adhesive tape 3 at a temperature at which the melting viscosity of the adhesive tape 3 may be 300-3,000 Pa s and a phase difference may be ≥45°, and laminating the adhesive tape 3 on the top surface 1a of the first semiconductor chip 1 so that one part of the bonding wires 7a, 7b may be embedded into the adhesive tape 3; and a process of laminating the second semiconductor chip 2 on the top surface 3a of the adhesive tape 3. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体チップ上に、接着テープを介して他の半導体チップが接着された半導体チップ積層体の製造方法に関し、より詳細には、下方の半導体チップの上面にボンディングワイヤーが接続されており、該ボンディングワイヤーの一部が接着テープ内に埋め込まれるように接着テープが積層される半導体チップ積層体の製造方法、並びにその製造方法に用いられる接着テープ及びダイシングダイボンディングテープに関する。   The present invention relates to a method for manufacturing a semiconductor chip laminate in which another semiconductor chip is bonded onto a semiconductor chip via an adhesive tape, and more specifically, a bonding wire is connected to the upper surface of the lower semiconductor chip. The present invention relates to a method for manufacturing a semiconductor chip laminate in which an adhesive tape is laminated so that a part of the bonding wire is embedded in the adhesive tape, and an adhesive tape and a dicing die bonding tape used in the manufacturing method.

複数の半導体チップが、接着剤層を介して積層された半導体チップ積層体が広く知られている。この種の半導体チップ積層体として、下方の半導体チップの上面に設けられた電極にボンディングワイヤーが接続されており、該ボンディングワイヤーの一部が接着剤層に埋め込まれた半導体チップ積層体が提案されている。   A semiconductor chip stacked body in which a plurality of semiconductor chips are stacked via an adhesive layer is widely known. As this type of semiconductor chip laminated body, a semiconductor chip laminated body in which a bonding wire is connected to an electrode provided on the upper surface of a lower semiconductor chip and a part of the bonding wire is embedded in an adhesive layer is proposed. ing.

ボンディングワイヤーの一部が接着剤層に埋め込まれた半導体チップ積層体の製造方法の一例として、下記の特許文献１，２には、ボンディングワイヤーが上面の電極に接続されている第１の半導体チップ上に、下面に接着剤層が設けられた第２の半導体チップを接着剤層側から積層する方法が開示されている。ここでは、第１の半導体チップ上に第２の半導体チップを積層する際に、ボンディングワイヤーの一部が接着剤層に埋め込まれている。ボンディングワイヤーの一部が埋め込まれた後に、接着剤層が硬化されて半導体装置が構成されている。
特開２００５−３２７７８９号公報 特開２００７−０３５８６５号公報 As an example of a manufacturing method of a semiconductor chip laminated body in which a part of a bonding wire is embedded in an adhesive layer, the following Patent Documents 1 and 2 describe a first semiconductor chip in which a bonding wire is connected to an upper electrode. Above, a method of laminating a second semiconductor chip having an adhesive layer on the lower surface from the adhesive layer side is disclosed. Here, when the second semiconductor chip is stacked on the first semiconductor chip, a part of the bonding wire is embedded in the adhesive layer. After a part of the bonding wire is embedded, the adhesive layer is cured to constitute a semiconductor device.
JP 2005-327789 A JP 2007-035865 A

特許文献１では、第２の半導体チップの積層時における接着剤層の溶融粘度は、１００〜２００Ｐａ・ｓに設定されている。他方、特許文献２では、第２の半導体チップの積層時における接着剤層の溶融粘度は、１〜５０ｋＰａ・ｓに設定されていた。   In Patent Document 1, the melt viscosity of the adhesive layer when the second semiconductor chip is stacked is set to 100 to 200 Pa · s. On the other hand, in Patent Document 2, the melt viscosity of the adhesive layer when the second semiconductor chip is stacked is set to 1 to 50 kPa · s.

このように、接着剤層の流動性を規定するために、粘度という測定手法が広く用いられていた。しかしながら、接着剤層の溶融粘度にあまり差異がないにもかかわらず、例えば接着剤層の生産ロットによっては、あるいは接着剤層の経時変化の度合いなどによっては、該接着剤層内にボンディングワイヤーの一部が埋め込まれたときに、ワイヤーが押し倒されたり、隣接するワイヤー同士が接触されて、ワイヤーの接続不良が生じたり、さらに、接着剤層内のワイヤーの周囲に空隙が形成されることが、生産上問題になっていた。   Thus, in order to regulate the fluidity of the adhesive layer, a measurement technique called viscosity has been widely used. However, although there is not much difference in the melt viscosity of the adhesive layer, for example, depending on the production lot of the adhesive layer or the degree of change of the adhesive layer with the passage of time, the bonding wire is not contained in the adhesive layer. When a part of the wire is embedded, the wires may be pushed down, adjacent wires may be brought into contact with each other, resulting in poor connection of the wires, and voids may be formed around the wires in the adhesive layer. It was a production problem.

本発明の目的は、上述した従来技術の現状に鑑み、半導体チップの上面に接続されたボンディングワイヤーの一部が接着テープ内に埋め込まれたときに、接着テープ内のワイヤーの周囲における空隙の形成を抑制することを可能とする半導体チップ積層体の製造方法、並びにその製造方法に用いられる接着テープ及びダイシングダイボンディングテープを提供することにある。   The object of the present invention is to form a void around the wire in the adhesive tape when a part of the bonding wire connected to the upper surface of the semiconductor chip is embedded in the adhesive tape, in view of the current state of the prior art described above. It is in providing the manufacturing method of the semiconductor chip laminated body which makes it possible to suppress, and the adhesive tape and dicing die bonding tape which are used for the manufacturing method.

第１の発明は、第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、ボンディングワイヤーが上面に接続されている第１の半導体チップと、第２の半導体チップと、接着テープとを用意する工程と、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に接着テープを加熱し、第１の半導体チップの上面に、接着テープをボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層する工程と、接着テープの上面に、第２の半導体チップを積層する工程とを備えることを特徴とする。   1st invention is the manufacturing method of the semiconductor chip laminated body by which the 1st, 2nd semiconductor chip was adhere | attached through the adhesive tape, and a part of bonding wire was embedded in the adhesive tape, Comprising: Bonding wire A step of preparing a first semiconductor chip, a second semiconductor chip, and an adhesive tape connected to the upper surface, a melt viscosity of the adhesive tape of 300 to 3000 Pa · s, and a phase difference of 45 ° or more Heating the adhesive tape to a temperature, and laminating the adhesive tape on the upper surface of the first semiconductor chip so that a part of the bonding wire is embedded in the adhesive tape; and the second semiconductor on the upper surface of the adhesive tape And a step of stacking chips.

第２の発明は、第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、ボンディングワイヤーが上面に接続されている第１の半導体チップを用意する工程と、接着テープが下面に貼付されている第２の半導体チップとを用意する工程と、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に接着テープを加熱し、第１の半導体チップの上面に、第２の半導体チップを接着テープ側から、ボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層する工程とを備えることを特徴とする。   The second invention is a method of manufacturing a semiconductor chip laminate in which the first and second semiconductor chips are bonded via an adhesive tape, and a part of the bonding wire is embedded in the adhesive tape, the bonding wire A step of preparing a first semiconductor chip connected to the upper surface, a step of preparing a second semiconductor chip having an adhesive tape attached to the lower surface, and a melt viscosity of the adhesive tape of 300 to 3000 Pa · s. The adhesive tape is heated to a temperature at which the phase difference is 45 ° or more, and a part of the bonding wire is embedded in the adhesive tape from the adhesive tape side on the upper surface of the first semiconductor chip. And a step of laminating.

第２の発明に係る半導体チップ積層体のある特定の局面では、接着テープが下面に貼付されている第２の半導体チップを用意する工程が、接着テープと、接着テープの片面に直接または間接に積層されたダイシングテープとを有するダイシングダイボンディングテープを用意する工程と、ダイシングダイボンディングテープの接着テープに、半導体ウェーハを貼付する工程と、ダイシングダイボンディングテープが貼付された半導体ウェーハを接着テープごとダイシングし、個々の第２の半導体チップに分割する工程と、ダイシング後に、接着テープが下面に貼付された状態で第２の半導体チップを取り出す工程とを備えている。   In a specific aspect of the semiconductor chip laminate according to the second invention, the step of preparing the second semiconductor chip having the adhesive tape attached to the lower surface is directly or indirectly on the adhesive tape and one surface of the adhesive tape. A step of preparing a dicing die bonding tape having a laminated dicing tape, a step of attaching a semiconductor wafer to the adhesive tape of the dicing die bonding tape, and a dicing of the semiconductor wafer having the dicing die bonding tape attached together with the adhesive tape And a step of dividing the semiconductor chip into individual second semiconductor chips, and a step of taking out the second semiconductor chip in a state where the adhesive tape is stuck to the lower surface after dicing.

本発明に係る半導体チップ積層体の別の特定の局面では、略同一の形状を有する第１の半導体チップ及び第２の半導体チップが用いられる。   In another specific aspect of the semiconductor chip stacked body according to the present invention, the first semiconductor chip and the second semiconductor chip having substantially the same shape are used.

本発明に係る接着テープは、本発明の半導体チップ積層体の製造方法に用いられ、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする。   The adhesive tape according to the present invention is used in the method for producing a semiconductor chip laminate of the present invention, and has a melt viscosity of 300 to 3000 Pa · s at a temperature when a part of the bonding wire is embedded in the adhesive tape, and The phase difference is 45 ° or more.

本発明に係る接着テープのある特定の局面では、接着テープは、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、エポキシ樹脂と高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察される。   In a specific aspect of the adhesive tape according to the present invention, the adhesive tape contains an epoxy resin, a polymer, and a curing agent, and the epoxy resin and the polymer are completely compatible with each other in an uncured state. In DSC measurement in an uncured state, a single exothermic peak is observed in the temperature range of −40 to 100 ° C.

本発明に係る接着テープの他の特定の局面では、高分子ポリマーは、エポキシ基と反応可能な官能基を有する。   In another specific aspect of the adhesive tape according to the present invention, the high molecular polymer has a functional group capable of reacting with an epoxy group.

本発明に係るダイシングダイボンディングテープは、本発明の半導体チップ積層体の製造方法に用いられ、接着テープと、接着テープの片面に直接または間接に積層されたダイシングテープとを有し、接着テープは、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする。   A dicing die bonding tape according to the present invention is used in the method for manufacturing a semiconductor chip laminate of the present invention, and includes an adhesive tape and a dicing tape laminated directly or indirectly on one surface of the adhesive tape. The melt viscosity at a temperature when a part of the bonding wire is embedded in the adhesive tape is 300 to 3000 Pa · s, and the phase difference is 45 ° or more.

本発明のある特定の局面では、ダイシングダイボンディングテープは、接着テープの片面に積層された非粘着基材テープをさらに有し、非粘着基材テープの接着テープが積層されている面とは反対側の面にダイシングテープが積層されている。   In a specific aspect of the present invention, the dicing die bonding tape further includes a non-adhesive base tape laminated on one side of the adhesive tape, and is opposite to the side on which the adhesive tape of the non-adhesive base tape is laminated. Dicing tape is laminated on the side surface.

本発明に係るダイシングダイボンディングテープの他の特定の局面では、接着テープは、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、エポキシ樹脂と高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察される。   In another specific aspect of the dicing die bonding tape according to the present invention, the adhesive tape contains an epoxy resin, a high molecular polymer, and a curing agent, and the epoxy resin and the high molecular polymer are completely cured in an uncured state. In the DSC measurement in an uncured state, a single exothermic peak is observed in the temperature range of −40 to 100 ° C.

本発明に係るダイシングダイボンディングテープの他の特定の局面では、高分子ポリマーは、エポキシ基と反応可能な官能基を有する。   In another specific aspect of the dicing die bonding tape according to the present invention, the high molecular polymer has a functional group capable of reacting with an epoxy group.

第１の発明に係る半導体チップ積層体の製造方法では、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に接着テープを加熱し、ボンディングワイヤーが接続された第１の半導体チップ上に、接着テープをボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層するので、接着テープ内のワイヤーの周囲に空隙が生じるのを抑制することができる。また、ボンディングワイヤーが押し倒されたり、ワイヤー同士が接触されることを抑制することができる。よって、ボンディングワイヤーの接続不良が生じ難い。   In the method for manufacturing a semiconductor chip laminate according to the first invention, the adhesive tape is heated to a temperature at which the melt viscosity of the adhesive tape is 300 to 3000 Pa · s and the phase difference is 45 ° or more, and the bonding wire is connected. Since the adhesive tape is laminated on the first semiconductor chip so that a part of the bonding wire is embedded in the adhesive tape, it is possible to suppress the generation of voids around the wire in the adhesive tape. Moreover, it can suppress that a bonding wire is pushed down and wires are contacted. Therefore, it is hard to produce the connection failure of a bonding wire.

第２の発明に係る半導体チップ積層体の製造方法では、第２の半導体チップの下面に貼付された接着テープを、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に加熱し、ボンディングワイヤーが接続された第１の半導体チップ上に、第２の半導体チップを接着テープ側から、ボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層するので、接着テープ内のワイヤーの周囲に空隙が生じるのを抑制することができる。また、ボンディングワイヤーが押し倒されたり、ワイヤー同士が接触されることを抑制することができる。   In the method for manufacturing a semiconductor chip laminate according to the second invention, the adhesive tape affixed to the lower surface of the second semiconductor chip has a melt viscosity of 300 to 3000 Pa · s and a phase difference of 45 ° or more. Since the second semiconductor chip is laminated on the first semiconductor chip to which the bonding wire is connected from the adhesive tape side so that a part of the bonding wire is embedded in the adhesive tape, the bonding is performed. It can suppress that a space | gap arises around the wire in a tape. Moreover, it can suppress that a bonding wire is pushed down and wires are contacted.

本発明に係る接着テープでは、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であるので、半導体チップ積層体を製造すると、接着テープ内のワイヤーの周囲における空隙の形成を抑制することができる。   In the adhesive tape according to the present invention, the melt viscosity at a temperature when a part of the bonding wire is embedded in the adhesive tape is 300 to 3000 Pa · s and the phase difference is 45 ° or more. When the is manufactured, formation of voids around the wire in the adhesive tape can be suppressed.

本発明に係るダイシングダイボンディングテープは、接着テープと、接着テープの片面に直接または間接に積層されたダイシングテープとを有し、接着テープは、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であるので、接着テープが下面に貼付されている第２の半導体チップを製造するのに用いることができ、該第２の半導体チップを用いて半導体チップ積層体を製造すると、接着テープ内のワイヤーの周囲における空隙の形成を抑制することができる。   The dicing die bonding tape according to the present invention includes an adhesive tape and a dicing tape laminated directly or indirectly on one surface of the adhesive tape, and the adhesive tape is used when a part of the bonding wire is embedded in the adhesive tape. Since the melt viscosity at a temperature of 300 to 3000 Pa · s and the phase difference is 45 ° or more, it can be used to produce a second semiconductor chip having an adhesive tape attached to the lower surface, When a semiconductor chip laminate is manufactured using the second semiconductor chip, formation of voids around the wires in the adhesive tape can be suppressed.

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。   Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.

図１〜３を用いて、本発明の一実施形態に係る半導体チップ積層体の製造方法を以下説明する。   A method for manufacturing a semiconductor chip stack according to an embodiment of the present invention will be described below with reference to FIGS.

図１に示すように、先ず、第１の半導体チップ１と、第２の半導体チップ２と、接着テープ３とを用意する。   As shown in FIG. 1, first, a first semiconductor chip 1, a second semiconductor chip 2, and an adhesive tape 3 are prepared.

上記第１，第２の半導体チップ１，２は、通常シリコン系半導体などの適宜の半導体材料により構成されている。第１，第２の半導体チップ１，２は、略同一の形状を有する。第１，第２の半導体チップ１，２が略同一の形状を有すると、同一チップでの高集積が可能となり、低コスト化することができる。第１，第２の半導体チップ１，２の形状は、適宜変更することができる。第１，第２の半導体チップ１，２の厚みは、特に限定されないが、例えば５０〜１５０μｍ程度である。   The first and second semiconductor chips 1 and 2 are usually made of an appropriate semiconductor material such as a silicon-based semiconductor. The first and second semiconductor chips 1 and 2 have substantially the same shape. When the first and second semiconductor chips 1 and 2 have substantially the same shape, high integration on the same chip is possible, and the cost can be reduced. The shapes of the first and second semiconductor chips 1 and 2 can be changed as appropriate. Although the thickness of the 1st, 2nd semiconductor chips 1 and 2 is not specifically limited, For example, it is about 50-150 micrometers.

第１の半導体チップ１は、接着剤層５を介して、基板４の上面４ａに接合されている。基板４の厚みは、特に限定されないが、例えば０．１５〜０．４ｍｍ程度である。   The first semiconductor chip 1 is bonded to the upper surface 4 a of the substrate 4 through the adhesive layer 5. Although the thickness of the board | substrate 4 is not specifically limited, For example, it is about 0.15-0.4 mm.

第１の半導体チップ１の上面１ａの外周縁近傍には、外部と電気的な接続を果たすための電気接続端子が６ａ，６ｂが設けられている。第１の半導体チップ１の上面１ａに設けられた電気接続端子６ａ，６ｂに、ボンディングワイヤー７ａ，７ｂの一端が接続されている。ボンディングワイヤー７ａ，７ｂの他端は、基板４の上面４ａに設けられた電気接続端子８ａ，８ｂに接続されている。図示しないが、第１の半導体チップ１の上面１ａには、複数のボンディングワイヤー７ａ，７ｂが接続されている。   In the vicinity of the outer peripheral edge of the upper surface 1a of the first semiconductor chip 1, electrical connection terminals 6a and 6b for electrical connection with the outside are provided. One ends of bonding wires 7 a and 7 b are connected to electrical connection terminals 6 a and 6 b provided on the upper surface 1 a of the first semiconductor chip 1. The other ends of the bonding wires 7 a and 7 b are connected to electrical connection terminals 8 a and 8 b provided on the upper surface 4 a of the substrate 4. Although not shown, a plurality of bonding wires 7 a and 7 b are connected to the upper surface 1 a of the first semiconductor chip 1.

上記接着テープ３は、例えば硬化性化合物を含む硬化性樹脂組成物を用いて構成される。硬化性樹脂組成物は、硬化性化合物と、高分子ポリマーと、硬化剤とを含有することが好ましい。   The said adhesive tape 3 is comprised using the curable resin composition containing a curable compound, for example. The curable resin composition preferably contains a curable compound, a polymer, and a curing agent.

上記硬化性化合物としては、特に限定されず、付加重合、重縮合、重付加、付加縮合、開環重合反応により硬化する化合物を用いることができる。具体的には、例えばユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の熱硬化性化合物を用いることができる。なかでも、半導体チップの接合信頼性及び接合強度が高められることから、エポキシ樹脂、アクリル樹脂が好ましく、イミド骨格を有するエポキシ樹脂がより好ましい。   The curable compound is not particularly limited, and a compound that is cured by addition polymerization, polycondensation, polyaddition, addition condensation, or ring-opening polymerization reaction can be used. Specifically, for example, urea resin, melamine resin, phenol resin, resorcinol resin, epoxy resin, acrylic resin, polyester resin, polyamide resin, polybenzimidazole resin, diallyl phthalate resin, xylene resin, alkyl-benzene resin, epoxy acrylate resin Thermosetting compounds such as silicon resin and urethane resin can be used. Especially, since the joining reliability and joining strength of a semiconductor chip are improved, an epoxy resin and an acrylic resin are preferable, and an epoxy resin having an imide skeleton is more preferable.

上記エポキシ樹脂としては特に限定されず、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等のような芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、及び、これらの水添加物等が挙げられる。なかでも、耐熱性が高められることから、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂が好ましい。   The epoxy resin is not particularly limited, and examples thereof include bisphenol type epoxy resins such as bisphenol A type, bisphenol F type, bisphenol AD type, and bisphenol S type, novolac type epoxy resins such as phenol novolac type and cresol novolak type, and trisphenolmethane. Examples thereof include aromatic epoxy resins such as triglycidyl ether, naphthalene type epoxy resins, fluorene type epoxy resins, dicyclopentadiene type epoxy resins, and water additives thereof. Among these, naphthalene type epoxy resin and fluorene type epoxy resin are preferable because heat resistance is improved.

上記ナフタレン型エポキシ樹脂の市販品としては、例えば大日本インキ化学工業社製のＨＰ−４０３２、ＨＰ−４０３２Ｄ、ＨＰ−４７００、ＨＰ−４７０１等が挙げられる。上記フルオレン型エポキシ樹脂の市販品としては、例えばナガセケムテックス社製のＥＸ−１０１０、ＥＸ−１０１１、ＥＸ−１０１２、ＥＸ−１０２０、ＥＸ−１０３０、ＥＸ−１０４０、ＥＸ−１０５０、ＥＸ−１０５１、ＥＸ−１０６０等が挙げられる。   As a commercial item of the said naphthalene type epoxy resin, HP-4032, HP-4032D, HP-4700, HP-4701, etc. by Dainippon Ink & Chemicals, Inc. are mentioned, for example. As a commercial item of the said fluorene type epoxy resin, Nagase ChemteX company make EX-1010, EX-1011, EX-1012, EX-1020, EX-1030, EX-1040, EX-1050, EX-1051, EX-1060 etc. are mentioned.

上記ナフタレン型エポキシ樹脂又はフルオレン型エポキシ樹脂としては、軟化点が６０℃以下のものが好ましく用いられる。軟化点が６０℃以下のものを用いると、粘度を下げるために硬化性樹脂組成物中に希釈剤等の液状成分を多く配合しなくてもよくなり、硬化時及び硬化後に揮発成分の含有量を少なくすることができる。上記ナフタレン型エポキシ樹脂又はフルオレン型エポキシ樹脂として、軟化点が４０℃以下のものがより好ましく用いられ、軟化点が２０℃以下のものが更に好ましく用いられる。上記市販品のなかでは、ＨＰ−４０３２、ＨＰ−４０３２Ｄ、ＥＸ−１０２０が好ましく用いられる。   As the naphthalene type epoxy resin or fluorene type epoxy resin, those having a softening point of 60 ° C. or less are preferably used. When a softening point of 60 ° C. or lower is used, it is not necessary to add a large amount of liquid components such as a diluent to the curable resin composition in order to lower the viscosity, and the content of volatile components during and after curing. Can be reduced. As the naphthalene type epoxy resin or fluorene type epoxy resin, those having a softening point of 40 ° C. or lower are more preferably used, and those having a softening point of 20 ° C. or lower are more preferably used. Among the commercially available products, HP-4032, HP-4032D, and EX-1020 are preferably used.

上記ナフタレン型エポキシ樹脂及び／又はフルオレン型エポキシ樹脂を用いる場合、その配合量としては、硬化性樹脂組成物１００重量％中、４０重量％以上であることが好ましい。ナフタレン型エポキシ樹脂及び／又はフルオレン型エポキシ樹脂が４０重量％未満であると、耐熱性に劣ることがある。ナフタレン型エポキシ樹脂及び／又はフルオレン型エポキシ樹脂のより好ましい下限は６０重量％、また、好ましい上限は９０重量％である。   When using the said naphthalene type epoxy resin and / or a fluorene type epoxy resin, it is preferable that the compounding quantity is 40 weight% or more in 100 weight% of curable resin compositions. When the naphthalene type epoxy resin and / or the fluorene type epoxy resin is less than 40% by weight, the heat resistance may be inferior. The more preferable lower limit of the naphthalene type epoxy resin and / or the fluorene type epoxy resin is 60% by weight, and the preferable upper limit is 90% by weight.

上記エポキシ樹脂としては、ＮＢＲ、ＣＴＢＮ、ポリブタジエン、アクリルゴム等のゴム成分を有するゴム変性エポキシ樹脂、可撓性エポキシ樹脂等が好ましく用いられる。これらのエポキシ樹脂を用いた場合には、硬化後の柔軟性を高めることができる。   As the epoxy resin, a rubber-modified epoxy resin having a rubber component such as NBR, CTBN, polybutadiene, acrylic rubber, or a flexible epoxy resin is preferably used. When these epoxy resins are used, the flexibility after curing can be increased.

上記硬化性化合物の吸湿率の好ましい下限は１．１％、好ましい上限は１．５％である。吸湿率が１．１〜１．５％の範囲にある硬化性化合物としては、例えばナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等が挙げられる。   The preferable lower limit of the moisture absorption rate of the curable compound is 1.1%, and the preferable upper limit is 1.5%. Examples of the curable compound having a moisture absorption rate in the range of 1.1 to 1.5% include naphthalene type epoxy resins, fluorene type epoxy resins, dicyclopentadiene type epoxy resins, phenol novolac type epoxy resins, and cresol novolac type epoxy resins. Etc.

上記硬化剤としては、従来公知の硬化剤を適宜選択して用いることができ、特に限定されないが、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの硬化剤は、単独で用いてもよく、２種以上を併用してもよい。   As the curing agent, conventionally known curing agents can be appropriately selected and used, and are not particularly limited. For example, heat curing acid anhydride curing agents such as trialkyltetrahydrophthalic anhydride, phenol curing agents And latent curing agents such as amine-based curing agents and dicyandiamide, and cationic catalyst-type curing agents. These curing agents may be used alone or in combination of two or more.

上記硬化剤の配合量としては特に限定されないが、硬化性化合物の官能基と当量反応する硬化剤を用いる場合、硬化性化合物の官能基量に対して９０〜１１０当量であることが好ましい。また、触媒として機能する硬化剤を用いる場合、硬化性化合物１００重量部に対して、硬化剤の好ましい下限は１重量部、好ましい上限は２０重量部である。   Although it does not specifically limit as a compounding quantity of the said hardening | curing agent, When using the hardening | curing agent which carries out an equivalent reaction with the functional group of a curable compound, it is preferable that it is 90-110 equivalent with respect to the functional group amount of a curable compound. Moreover, when using the hardening | curing agent which functions as a catalyst, with respect to 100 weight part of sclerosing | hardenable compounds, the preferable minimum of a hardening | curing agent is 1 weight part and a preferable upper limit is 20 weight part.

硬化速度や硬化物の物性等を調整することができるため、硬化性樹脂組成物は、硬化性化合物と硬化剤とに加えて硬化促進剤を含有してもよい。   Since the curing rate and the physical properties of the cured product can be adjusted, the curable resin composition may contain a curing accelerator in addition to the curable compound and the curing agent.

上記硬化促進剤としては、特に限定されず、例えばイミダゾール系硬化促進剤、３級アミン系硬化促進剤が挙げられる。なかでも、硬化速度や硬化物の物性等を調整するために反応系を制御しやすいことから、イミダゾール系硬化促進剤が好ましく用いられる。これらの硬化促進剤は単独で用いられてもよく、２種以上が併用されてもよい。   It does not specifically limit as said hardening accelerator, For example, an imidazole type hardening accelerator and a tertiary amine type hardening accelerator are mentioned. Among these, an imidazole-based curing accelerator is preferably used because the reaction system is easily controlled in order to adjust the curing rate and the physical properties of the cured product. These hardening accelerators may be used independently and 2 or more types may be used together.

上記イミダゾール系硬化促進剤としては、特に限定されず、例えば、イミダゾールの１位をシアノエチル基で保護した１−シアノエチル−２−フェニルイミダゾールや、イソシアヌル酸で塩基性基を保護したもの（四国化学工業社製、商品名「２ＭＡ−ＯＫ」）等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、２種以上を併用してもよい。   The imidazole curing accelerator is not particularly limited. For example, 1-cyanoethyl-2-phenylimidazole in which the 1-position of imidazole is protected with a cyanoethyl group, or a basic group protected with isocyanuric acid (Shikoku Chemical Industry) Product name "2MA-OK") and the like. These imidazole type hardening accelerators may be used independently and may use 2 or more types together.

上記硬化促進剤の配合量としては特に限定されず、硬化性化合物１００重量部に対して、１〜１０重量部が好ましい。   The blending amount of the curing accelerator is not particularly limited, and is preferably 1 to 10 parts by weight with respect to 100 parts by weight of the curable compound.

上記硬化剤及び／又は硬化促進剤の融点は、１２０℃以上が好ましい。融点が１２０℃以上であると、硬化性樹脂組成物を加熱した際にゲル化するのを抑制することができる。硬化剤及び硬化促進剤のうちいずれか一方は、粉体であることが好ましい。   The melting point of the curing agent and / or curing accelerator is preferably 120 ° C. or higher. When the melting point is 120 ° C. or higher, gelation can be suppressed when the curable resin composition is heated. Either one of the curing agent and the curing accelerator is preferably a powder.

融点が１２０℃以上である上記硬化剤としては、例えば、５−（２，５−ジオキソテトラヒドロ−３−フェラニル）−３−メチル−３−シクロヘキセン−１，２−ジカルボン酸無水物、ＴＤ−２０９０等のフェノールノボラック樹脂、ＫＨ−６０２１等のビスフェノールＡノボラック樹脂、ＫＡ−１１６５等のオルソクレゾールノボラック樹脂、ＥＨ−３６３６ＡＳ、ＥＨ−３８４２、ＥＨ−３７８０、ＥＨ−４３３９Ｓ、ＥＨ−４３４６Ｓ（以上、旭電化工業社製）等のジシアンジアミドが挙げられる。また、融点が１２０℃以上の材質で被覆されたマイクロカプセル型硬化剤も好適に用いることができる。   Examples of the curing agent having a melting point of 120 ° C. or higher include 5- (2,5-dioxotetrahydro-3-feranyl) -3-methyl-3-cyclohexene-1,2-dicarboxylic acid anhydride, TD- Phenol novolac resins such as 2090, bisphenol A novolac resins such as KH-6021, orthocresol novolac resins such as KA-1165, EH-3636AS, EH-3842, EH-3780, EH-4339S, EH-4346S (above, Asahi Dicyandiamide such as Denka Kogyo Co., Ltd.). Further, a microcapsule type curing agent coated with a material having a melting point of 120 ° C. or higher can also be suitably used.

融点が１２０℃以上である上記硬化促進剤としては、例えば、２ＭＺ，２ＭＺ−Ｐ、２ＰＺ，２ＰＺ−ＰＷ、２Ｐ４ＭＺ、Ｃ１１Ｚ−ＣＮＳ、２ＰＺ−ＣＮＳ、２ＰＺＣＮＳ−ＰＷ、２ＭＺ−Ａ、２ＭＺＡ−ＰＷ、Ｃ１１Ｚ−Ａ、２Ｅ４ＭＺ−Ａ、２ＭＡ−ＯＫ、２ＭＡＯＫ−ＰＷ、２ＰＺ−ＯＫ、２ＭＺ−ＯＫ、２ＰＨＺ、２ＰＨＺ−ＰＷ、２Ｐ４ＭＨＺ、２Ｐ４ＭＨＺ−ＰＷ、２Ｅ４ＭＺ・ＢＩＳ、ＶＴ，ＶＴ−ＯＫ、ＭＡＶＴ、ＭＡＶＴ−ＯＫ（以上、四国化成工業社製）等が挙げられる。特に、１３０℃までは安定であり、かつ１３５〜２００℃で活性化する硬化促進剤が好ましい。上述したもののなかでは、２ＭＡ−ＯＫ、２ＭＡＯＫ−ＰＷが好ましい。これらの硬化促進剤を用いた場合、貯蔵安定性が高められ、熱に対する安定性及び速硬化性の両立が可能となる。   Examples of the curing accelerator having a melting point of 120 ° C. or higher include 2MZ, 2MZ-P, 2PZ, 2PZ-PW, 2P4MZ, C11Z-CNS, 2PZ-CNS, 2PZCNS-PW, 2MZ-A, 2MZA-PW, C11Z-A, 2E4MZ-A, 2MA-OK, 2MAOK-PW, 2PZ-OK, 2MZ-OK, 2PHZ, 2PHZ-PW, 2P4MHZ, 2P4MHZ-PW, 2E4MZ · BIS, VT, VT-OK, MAVT, MAVT- OK (above, manufactured by Shikoku Kasei Kogyo Co., Ltd.). In particular, a curing accelerator that is stable up to 130 ° C. and activated at 135 to 200 ° C. is preferable. Among those described above, 2MA-OK and 2MAOK-PW are preferable. When these curing accelerators are used, the storage stability is enhanced, and both heat stability and fast curability can be achieved.

上記硬化性化合物としてエポキシ樹脂を用い、かつ、上記硬化剤と硬化促進剤とを併用する場合、硬化剤の配合量はエポキシ基に対して理論的に必要な当量以下とすることが好ましい。硬化剤の配合量が理論的に必要な当量を超えると、硬化後に水分によって塩素イオンが溶出しやすくなることがある。即ち、硬化剤が過剰であると、例えば、硬化性樹脂組成物の硬化物から熱水で溶出成分を抽出した際に、抽出水のｐＨが４〜５程度となるため、エポキシ樹脂から多量の塩素イオンが溶出することがある。従って、硬化性樹脂組成物の硬化物１ｇを、１００℃の純水１０ｇで２時間浸した後の純水のｐＨが６〜８であることが好ましく、ｐＨが６．５〜７．５であることがより好ましい。   When an epoxy resin is used as the curable compound and the curing agent and the curing accelerator are used in combination, the blending amount of the curing agent is preferably equal to or less than an equivalent theoretically required for the epoxy group. If the compounding amount of the curing agent exceeds the theoretically required equivalent, chlorine ions may be easily eluted by moisture after curing. That is, when the curing agent is excessive, for example, when the elution component is extracted from the cured product of the curable resin composition with hot water, the pH of the extracted water becomes about 4 to 5, so that a large amount from the epoxy resin. Chlorine ions may elute. Therefore, it is preferable that the pH of pure water after immersing 1 g of the cured product of the curable resin composition with 10 g of pure water at 100 ° C. for 2 hours is 6 to 8, and the pH is 6.5 to 7.5. More preferably.

上記高分子ポリマーとしては特に限定されないが、例えば、酢酸ビニル系樹脂、エチレン−酢酸ビニル系共重合体、アクリル系樹脂、ポリビニルブチラール樹脂等のポリビニルアセタール系樹脂、スチレン系樹脂、飽和ポリエステル系樹脂、熱可塑性ウレタン系樹脂、ポリアミド系樹脂、熱可塑性ポリイミド系樹脂、ケトン系樹脂、ノルボルネン系樹脂、スチレン−ブタジエン系ブロック共重合体等が挙げられる。これらの樹脂は、単独で用いられても良いし、２種類以上が併用されても良い。なかでも、上記硬化性化合物と反応可能な官能基を有する高分子ポリマーが好ましく用いられる。   Although it does not specifically limit as said high molecular polymer, For example, polyvinyl acetate resin, such as vinyl acetate resin, ethylene-vinyl acetate copolymer, acrylic resin, polyvinyl butyral resin, styrene resin, saturated polyester resin, Examples include thermoplastic urethane resins, polyamide resins, thermoplastic polyimide resins, ketone resins, norbornene resins, and styrene-butadiene block copolymers. These resins may be used alone or in combination of two or more. Among these, a high molecular polymer having a functional group capable of reacting with the curable compound is preferably used.

上記硬化性化合物がエポキシ樹脂である場合に、エポキシ基と反応可能な官能基を有する高分子ポリマーがより好ましく用いられる。硬化性化合物と反応可能な高分子ポリマーを含むと、熱によってひずみが生じる際の接合信頼性を高めることができる。   When the curable compound is an epoxy resin, a polymer having a functional group capable of reacting with an epoxy group is more preferably used. When a high molecular polymer capable of reacting with the curable compound is included, it is possible to improve the bonding reliability when distortion occurs due to heat.

上記硬化性化合物と反応可能な官能基を有する高分子ポリマーとしては、例えばアミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子ポリマーが挙げられる。なかでも、エポキシ基を有する高分子ポリマーが好ましい。エポキシ基を有する高分子ポリマーを用いることで、硬化性樹脂組成物の硬化物は優れた可撓性を発現し、接着テープと半導体チップとの接合信頼性を高めることができる。   Examples of the polymer having a functional group capable of reacting with the curable compound include a polymer having an amino group, a urethane group, an imide group, a hydroxyl group, a carboxyl group, an epoxy group, and the like. Among these, a polymer having an epoxy group is preferable. By using a polymer having an epoxy group, the cured product of the curable resin composition exhibits excellent flexibility, and the bonding reliability between the adhesive tape and the semiconductor chip can be improved.

上記エポキシ基を有する高分子ポリマーとしては、末端及び／又は側鎖（ペンダント位）にエポキシ基を有する高分子ポリマーであればよく、特に限定されないが、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、硬化物の機械的強度や耐熱性が高められるため、エポキシ基含有アクリル樹脂が好適に用いられる。これらのエポキシ基を有する高分子ポリマーは、単独で用いてもよく、２種以上を併用してもよい。   The polymer having an epoxy group is not particularly limited as long as it is a polymer having an epoxy group at the terminal and / or side chain (pendant position). For example, epoxy group-containing acrylic rubber, epoxy group-containing Examples thereof include butadiene rubber, bisphenol type high molecular weight epoxy resin, epoxy group-containing phenoxy resin, epoxy group-containing acrylic resin, epoxy group-containing urethane resin, and epoxy group-containing polyester resin. Especially, since the mechanical strength and heat resistance of hardened | cured material are improved, an epoxy-group-containing acrylic resin is used suitably. These polymer polymers having an epoxy group may be used alone or in combination of two or more.

上記硬化性化合物と反応可能な官能基を有する高分子ポリマーの重量平均分子量の好ましい下限は１万である。重量平均分子量が１万未満であると、硬化物の可撓性が十分に高められないことがある。上記エポキシ基を有する高分子ポリマーを用いる場合に、特にエポキシ基含有アクリル樹脂を用いる場合に、高分子ポリマーの重量平均分子量は１万以上であることがより好ましい。   A preferable lower limit of the weight average molecular weight of the polymer having a functional group capable of reacting with the curable compound is 10,000. If the weight average molecular weight is less than 10,000, the flexibility of the cured product may not be sufficiently improved. In the case of using the above-described polymer having an epoxy group, particularly when an epoxy group-containing acrylic resin is used, the weight average molecular weight of the polymer is more preferably 10,000 or more.

上記硬化性化合物と反応可能な官能基を有する高分子ポリマーとして、上記エポキシ基を有する高分子ポリマー、特にエポキシ基含有アクリル樹脂を用いる場合、エポキシ当量の好ましい下限は２００、好ましい上限は１０００である。エポキシ当量が２００未満であると、可撓性が充分に高められないことがあり、逆に１０００を超えると、硬化性樹脂組成物の硬化物の機械的強度や耐熱性に劣ることがある。   When the polymer polymer having an epoxy group, particularly an epoxy group-containing acrylic resin, is used as the polymer polymer having a functional group capable of reacting with the curable compound, the preferable lower limit of the epoxy equivalent is 200, and the preferable upper limit is 1000. . If the epoxy equivalent is less than 200, the flexibility may not be sufficiently improved. Conversely, if it exceeds 1000, the mechanical strength and heat resistance of the cured product of the curable resin composition may be inferior.

上記高分子ポリマーの配合量としては、硬化性化合物１００重量部に対して、１０〜２００重量部が好ましい。より好ましくは１５〜１００重量部である。高分子ポリマーが少なすぎると、溶融粘度が低すぎる場合があり、多すぎると、溶融粘度が高くなりすぎることがある。   As a compounding quantity of the said high molecular polymer, 10-200 weight part is preferable with respect to 100 weight part of curable compounds. More preferably, it is 15-100 weight part. If the amount of the polymer is too small, the melt viscosity may be too low, and if it is too large, the melt viscosity may be too high.

上記高分子ポリマーとして、水添ＮＢＲ樹脂も好適に用いることができる。高分子ポリマーが水添ＮＢＲ樹脂である場合、エポキシ基と反応可能な官能基としては、カルボキシル基が好ましい。   As the polymer, a hydrogenated NBR resin can also be suitably used. When the polymer is a hydrogenated NBR resin, the functional group capable of reacting with the epoxy group is preferably a carboxyl group.

接着テープ３が、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有する場合に、上記エポキシ樹脂と上記高分子ポリマーとが未硬化状態で完全に相溶していることが好ましい。完全に相溶している場合、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが確認される。尚、本明細書において単一の発熱ピークとは、高分子量ポリマーと、硬化剤を含むエポキシ樹脂とが、完全に相溶していることを意味する。   When the adhesive tape 3 contains an epoxy resin, a polymer, and a curing agent, it is preferable that the epoxy resin and the polymer are completely compatible with each other in an uncured state. When they are completely compatible, a single exothermic peak is confirmed in the temperature range of −40 to 100 ° C. in DSC measurement in an uncured state. In the present specification, the single exothermic peak means that the high molecular weight polymer and the epoxy resin containing a curing agent are completely compatible.

上記エポキシ樹脂と高分子ポリマーとが未硬化状態で完全に相溶している場合には、目視では比較的透明なシートであるように観察され、ヘーズ値の測定においてはかなり低い値となる。   When the epoxy resin and the polymer are completely compatible with each other in an uncured state, it is visually observed as a relatively transparent sheet, and the haze value is considerably low.

上記エポキシ樹脂と高分子ポリマーとが未硬化状態で完全に相溶していることにより、系全体での可塑化効果が大きくなり、加熱時に高い流動性を示すこととなり、ワイヤーボンディングの周囲における空隙の形成をより一層抑制することができる。   Since the epoxy resin and the polymer are completely compatible with each other in an uncured state, the plasticizing effect of the entire system is increased, and high fluidity is exhibited during heating. Formation can be further suppressed.

エポキシ樹脂と、高分子ポリマーとが未硬化状態で完全相溶しておらず、海島構造をとる場合には、硬化後に海島構造が消失した場合であっても、ポリマーの可塑化効果が不十分であり、加熱時の流動性が不足し、ワイヤーの周囲に空隙が形成され易い。   When the epoxy resin and the high molecular weight polymer are in an uncured state and are not completely compatible and have a sea-island structure, the plasticizing effect of the polymer is insufficient even when the sea-island structure disappears after curing. The fluidity at the time of heating is insufficient, and voids are easily formed around the wire.

上記硬化性樹脂組成物は、希釈剤を含有してもよい。希釈剤を含むと、粘度を低くすることができる。希釈剤としては、エポキシ基を有するものが好ましく、１分子中のエポキシ基数の好ましい下限は２、好ましい上限は４である。エポキシ基数が２未満であると、硬化後に耐熱性に劣ることがあり、エポキシ基数が４を超えると、硬化によるひずみが発生したり、未硬化のエポキシ基が残存したりし、接合強度の低下、繰り返しの熱応力による接合不良が発生することがある。エポキシ基数の好ましい上限は３である。   The curable resin composition may contain a diluent. When a diluent is included, the viscosity can be lowered. As a diluent, what has an epoxy group is preferable, and the preferable minimum of the number of epoxy groups in 1 molecule is 2, and a preferable upper limit is 4. If the number of epoxy groups is less than 2, the heat resistance may be inferior after curing. If the number of epoxy groups exceeds 4, distortion due to curing may occur or uncured epoxy groups may remain, resulting in a decrease in bonding strength. In some cases, poor bonding due to repeated thermal stress may occur. A preferable upper limit of the number of epoxy groups is 3.

また、上記希釈剤として、芳香環及び／又はジシクロペンタジエン構造を有する化合物が好ましく用いられる。   As the diluent, a compound having an aromatic ring and / or a dicyclopentadiene structure is preferably used.

上記希釈剤は、１２０℃での重量減少量及び１５０℃での重量減少量が１％以下であることが好ましい。重量減少量が１％を超えると、硬化中や硬化後に未反応物が揮発してしまい、半導体チップ積層体の生産性に劣ったり、半導体チップ等に悪影響を与えることがある。   The diluent preferably has a weight loss at 120 ° C. and a weight loss at 150 ° C. of 1% or less. If the weight loss exceeds 1%, the unreacted material volatilizes during or after curing, which may deteriorate the productivity of the semiconductor chip laminate or adversely affect the semiconductor chip or the like.

また、上記希釈剤は、硬化性化合物よりも硬化開始温度が低く、硬化速度が大きいものが好ましく用いられる。   In addition, the diluent preferably has a lower curing start temperature and a higher curing rate than the curable compound.

上記希釈剤の配合量としては、硬化性樹脂組成物１００重量％に対して、好ましい下限は１重量％、好ましい上限は２０重量％である。希釈剤の配合量が１〜２０重量％の範囲外であると、硬化性樹脂組成物の粘度を十分に低減することができないことがある。   As a compounding quantity of the said diluent, a preferable minimum is 1 weight% and a preferable upper limit is 20 weight% with respect to 100 weight% of curable resin compositions. When the blending amount of the diluent is outside the range of 1 to 20% by weight, the viscosity of the curable resin composition may not be sufficiently reduced.

適度なチキソトロピー性を発現するために、硬化性樹脂組成物は、チキソトロピー付与剤を含有することが好ましい。チキソトロピー付与剤としては特に限定されず、例えば、金属微粒子、炭酸カルシウム、ヒュームドシリカ、酸化アルミニウム、窒化硼素、窒化アルミニウム、硼酸アルミ等の無機微粒子等を用いることができる。なかでも、ヒュームドシリカが好ましい。   In order to express moderate thixotropy, the curable resin composition preferably contains a thixotropic agent. The thixotropy imparting agent is not particularly limited, and for example, metal fine particles, calcium carbonate, fumed silica, aluminum oxide, boron nitride, aluminum nitride, aluminum borate, and other inorganic fine particles can be used. Of these, fumed silica is preferable.

上記チキソトロピー付与剤として、必要に応じて表面処理を行ったものを用いることができ、特に表面に疎水基を有する粒子を用いることが好ましい。具体的には、例えば表面を疎水化したヒュームドシリカ等が好ましく用いられる。   As the thixotropy-imparting agent, those subjected to surface treatment as necessary can be used, and it is particularly preferable to use particles having a hydrophobic group on the surface. Specifically, for example, fumed silica having a hydrophobic surface is preferably used.

上記チキソトロピー付与剤として、粒子状のものを用いる場合、平均粒子径の好ましい上限は１μｍである。粒子径が１μｍを超えると、適度なチキソトロピー性を発現できないことがある。   As the thixotropy imparting agent, when a particulate material is used, the preferable upper limit of the average particle diameter is 1 μm. When the particle diameter exceeds 1 μm, appropriate thixotropy may not be expressed.

上記チキソトロピー付与剤の配合量としては特に限定されないが、硬化性樹脂組成物１００重量％中、好ましい下限は０．５重量％、好ましい上限は２０重量％である。特に、表面処理を行った粒子以外のチキソトロピー付与剤を用いる場合に、チキソトロピー付与剤を０．５〜２０重量％含むことが好ましい。チキソトロピー付与剤が０．５重量％未満であると、適度なチキソトロピー性が得られず、２０重量％を超えると、半導体チップの接合信頼性が低下することがある。チキソトロピー付与剤の配合量のより好ましい下限は０．１重量％、より好ましい上限は１０重量％である。   The amount of the thixotropy-imparting agent is not particularly limited, but a preferable lower limit is 0.5% by weight and a preferable upper limit is 20% by weight in 100% by weight of the curable resin composition. In particular, when using a thixotropy-imparting agent other than the surface-treated particles, it is preferable to contain 0.5 to 20% by weight of the thixotropy-imparting agent. If the thixotropy-imparting agent is less than 0.5% by weight, appropriate thixotropy cannot be obtained, and if it exceeds 20% by weight, the bonding reliability of the semiconductor chip may be lowered. The more preferable lower limit of the amount of the thixotropy-imparting agent is 0.1% by weight, and the more preferable upper limit is 10% by weight.

上記第１，第２の半導体チップ１，２と、接着テープ３とを用意した後、接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となるように接着テープ３を加熱する。すなわち、接着テープ３にボンディングワイヤー７ａ，７ｂの一部を埋め込む際に、接着テープ３の溶融粘度は３００〜３０００Ｐａ・ｓとされ、かつ位相差は４５°以上とされる。上記溶融粘度は、例えばＥ型粘度計を用いて測定することができる。   After the first and second semiconductor chips 1 and 2 and the adhesive tape 3 are prepared, the adhesive tape 3 has a melt viscosity of 300 to 3000 Pa · s and a phase difference of 45 ° or more. Heat. That is, when part of the bonding wires 7a and 7b is embedded in the adhesive tape 3, the adhesive tape 3 has a melt viscosity of 300 to 3000 Pa · s and a phase difference of 45 ° or more. The melt viscosity can be measured using, for example, an E-type viscometer.

次に、図２に示すように、接着テープ３の溶融温度及び位相差が上記範囲となるように接着テープ３を加熱した後、第１の半導体チップ１の上面１ａに、接着テープ３をボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれるように積層する。これにより、電気接続端子６ａ，６ｂと、ボンディングワイヤー７ａ，７ｂとの接続部分が接着テープ３内に埋め込まれる。このとき、溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となるように接着テープ３が加熱されているので、接着テープ３内のワイヤー７ａ，７ｂの周囲に空隙が形成され難い。また、半導体チップ１の上面１ａに接続されたボンディングワイヤー７ａ，７ｂが押し倒されたり、ワイヤー７ａ，７ｂ同士が接触されることを抑制することができる。よって、ボンディングワイヤー７ａ，７ｂの接続不良が生じ難い。   Next, as shown in FIG. 2, after the adhesive tape 3 is heated so that the melting temperature and the phase difference of the adhesive tape 3 are within the above ranges, the adhesive tape 3 is bonded to the upper surface 1 a of the first semiconductor chip 1. Lamination is performed so that a part of the wires 7 a and 7 b is embedded in the adhesive tape 3. As a result, the connection portions between the electrical connection terminals 6 a and 6 b and the bonding wires 7 a and 7 b are embedded in the adhesive tape 3. At this time, since the adhesive tape 3 is heated so that the melt viscosity is 300 to 3000 Pa · s and the phase difference is 45 ° or more, voids are hardly formed around the wires 7 a and 7 b in the adhesive tape 3. . Moreover, it can suppress that the bonding wires 7a and 7b connected to the upper surface 1a of the semiconductor chip 1 are pushed down or the wires 7a and 7b are brought into contact with each other. Therefore, the connection failure of the bonding wires 7a and 7b hardly occurs.

接着テープ３の上記溶融粘度が３００Ｐａ・ｓ未満であると、粘度が低すぎて、接着テープ３が所望とする範囲を超えて、例えば半導体チップ間からはみだし易くなり、３０００Ｐａ・ｓを超えると、接着テープ３内に埋め込まれたボンディングワイヤー７ａ，７ｂの周囲に接着テープ３が充分に充填されず、ワイヤー７ａ，７ｂの周囲に空隙が生じ易くなり、またボンディングワイヤー７ａ，７ｂが押し倒されたり、ワイヤー７ａ，７ｂ同士が接触され易くなる。接着テープ３にボンディングワイヤー７ａ，７ｂの一部を埋め込む際の接着テープ３の溶融粘度は４００〜２０００Ｐａ・ｓが好ましく、４００〜１０００Ｐａ・ｓが更に好ましい。   When the melt viscosity of the adhesive tape 3 is less than 300 Pa · s, the viscosity is too low, exceeding the desired range of the adhesive tape 3, for example, easily protruding from between the semiconductor chips, and exceeding 3000 Pa · s, The adhesive tape 3 is not sufficiently filled around the bonding wires 7a and 7b embedded in the adhesive tape 3, and voids are likely to be generated around the wires 7a and 7b, and the bonding wires 7a and 7b are pushed down. The wires 7a and 7b are easily brought into contact with each other. The melt viscosity of the adhesive tape 3 when embedding part of the bonding wires 7a and 7b in the adhesive tape 3 is preferably 400 to 2000 Pa · s, and more preferably 400 to 1000 Pa · s.

ボンディングワイヤー７ａ，７ｂの一部を接着テープ３内に埋め込む際の接着テープ３の位相差が４５°未満であると、接着テープ３内に埋め込まれたボンディングワイヤー７ａ，７ｂの周囲に接着テープ３が十分に充填されず、ワイヤー７ａ，７ｂの周囲に空隙が生じることがある。   When the phase difference of the adhesive tape 3 when a part of the bonding wires 7a and 7b is embedded in the adhesive tape 3 is less than 45 °, the adhesive tape 3 is surrounded around the bonding wires 7a and 7b embedded in the adhesive tape 3. May not be sufficiently filled, and voids may occur around the wires 7a and 7b.

ところで、高分子を含むフィルムでは、分子の絡み合いがかなり激しく、一般に液体で用いられる静的な、定状流の粘度測定は困難であり、現在は動的な粘弾性測定が一般的に行われている。この動的粘弾性測定での位相差とは、粘弾性体をある一定の周波数で動的粘弾性測定したときに、掛けた応力のサイン波に対して発生する応力の位相のずれのことである。   By the way, in a film containing a polymer, the molecular entanglement is quite severe, and it is difficult to measure the viscosity of a static, constant flow generally used in a liquid. Currently, dynamic viscoelasticity measurement is generally performed. ing. The phase difference in this dynamic viscoelasticity measurement is the phase shift of the stress generated with respect to the sine wave of the applied stress when the viscoelastic body is measured at a certain frequency. is there.

完全弾性体であるときには、この位相のずれは０°であり、完全粘性体（ニュートン流体）であるときには９０°の位相のずれが存在する。一定の圧力で押されているときの変形（流動）については、当然回復不能な粘性に大きく依存するが、従来の粘弾性体の流動特性ではこの粘性項を示す尺度として粘度（粘度＝Ｇ’’／ω）を用いることが多かった。   This phase shift is 0 ° when it is a complete elastic body, and there is a phase shift of 90 ° when it is a complete viscous body (Newtonian fluid). Deformation (flow) when pressed at a constant pressure naturally depends largely on the irrecoverable viscosity, but in the flow characteristics of conventional viscoelastic bodies, the viscosity (viscosity = G ′) is a measure indicating this viscosity term. '/ Ω) was often used.

しかし特に短時間（数秒レベル）の加圧時の流動においては、粘度のみの制御によっては、ワイヤーボンディング埋め込み性を所望のレベルに調整することは困難であった。本発明者は、短時間で行われるボンディング時の流動性の指標として、弾性項と粘性項の比率を現す位相差を粘度とともに用い、該位相差と粘度とを制御することにより、良好なワイヤーボンディング埋め込み性が得られることを見出したのである。   However, especially in the flow during pressurization for a short time (several seconds level), it is difficult to adjust the wire bonding embeddability to a desired level by controlling only the viscosity. The present inventor uses a phase difference representing a ratio of an elastic term and a viscosity term together with viscosity as an index of fluidity at the time of bonding performed in a short time, and controls the phase difference and the viscosity to control a good wire. It was found that bonding embedding can be obtained.

すなわち、短時間で行われるボンディング時の流動性は、粘度と位相差の両方により支配されていることがわかった。   That is, it was found that the fluidity during bonding performed in a short time is governed by both the viscosity and the phase difference.

上記接着テープ３は、溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように加熱されるが、このときの接着テープ３の温度、すなわちボンディングワイヤー７ａ，７ｂの一部を埋め込む際の温度は、７０〜２００℃が好ましい。より好ましくは８０〜１５０℃である。この温度が高すぎると、流動性が高すぎて、チップ側面から染み出すことがあり、温度が低すぎると、十分な流動性を示さず、ワイヤーボンディング周辺の埋め込みが不十分となることがある。   The adhesive tape 3 is heated so that the melt viscosity is 300 to 3000 Pa · s and the phase angle is 45 ° or more. The temperature of the adhesive tape 3 at this time, that is, a part of the bonding wires 7a and 7b is set. The temperature at the time of embedding is preferably 70 to 200 ° C. More preferably, it is 80-150 degreeC. If this temperature is too high, the fluidity may be too high and may ooze out from the side of the chip. If the temperature is too low, sufficient fluidity may not be exhibited, and embedding around the wire bonding may be insufficient. .

上述のように、上記ボンディングワイヤー７ａ，７ｂの一部を埋め込む際の温度は、７０〜２００℃が好ましく、８０〜１５０℃がより好ましいが、該温度範囲において接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓの範囲にあることが好ましい。   As described above, the temperature at which a part of the bonding wires 7a and 7b is embedded is preferably 70 to 200 ° C, more preferably 80 to 150 ° C, but the melt viscosity of the adhesive tape 3 in the temperature range is 300 to 300 ° C. It is preferably in the range of 3000 Pa · s.

次に、図３に示すように、接着テープ３の上面３ａに、第２の半導体チップ２を積層する。第２の半導体チップ２は、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれた直後、接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上であるときに、積層されることが好ましい。   Next, as shown in FIG. 3, the second semiconductor chip 2 is laminated on the upper surface 3 a of the adhesive tape 3. The second semiconductor chip 2 has a melt viscosity of 300 to 3000 Pa · s and a phase angle of 45 ° or more immediately after a part of the bonding wires 7a and 7b is embedded in the adhesive tape 3. It is preferable to be laminated.

しかる後、接着テープ３を硬化させる。接着テープ３が硬化されると、図４に示す半導体装置１１を得ることができる。半導体装置１１では、半導体チップ積層体１２が基板４上に搭載されている。半導体チップ積層体１２では、第１，第２の半導体チップ１，２が硬化された接着テープ３Ａを介して接着され、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれている。   Thereafter, the adhesive tape 3 is cured. When the adhesive tape 3 is cured, the semiconductor device 11 shown in FIG. 4 can be obtained. In the semiconductor device 11, the semiconductor chip stack 12 is mounted on the substrate 4. In the semiconductor chip laminated body 12, the first and second semiconductor chips 1 and 2 are bonded via a cured adhesive tape 3 </ b> A, and part of the bonding wires 7 a and 7 b are embedded in the adhesive tape 3.

次に、図５〜８を用いて、本発明の他の実施形態に係る半導体チップ積層体の製造方法を以下説明する。   Next, the manufacturing method of the semiconductor chip laminated body which concerns on other embodiment of this invention is demonstrated below using FIGS.

図５に示すように、先ず、上述のボンディングワイヤー７ａ，７ｂの一端が、上面１ａに設けられた電気接続端子６ａ，６ｂに接続されている第１の半導体チップ１を用意する。さらに、接着テープ３が下面２ｂに貼付されている第２の半導体チップ２Ａを用意する。   As shown in FIG. 5, first, the first semiconductor chip 1 is prepared in which one end of the above-described bonding wires 7a and 7b is connected to the electrical connection terminals 6a and 6b provided on the upper surface 1a. Further, a second semiconductor chip 2A having an adhesive tape 3 attached to the lower surface 2b is prepared.

上記接着テープ３が下面２ｂに貼付されている第２の半導体チップ２Ａは、例えば図６に示すダイシングダイボンディングテープ２１を用いて得ることができる。   The second semiconductor chip 2A having the adhesive tape 3 attached to the lower surface 2b can be obtained by using, for example, a dicing die bonding tape 21 shown in FIG.

図６に示すように、ダイシングダイボンディングテープ２１は、離型フィルム２２上に、接着テープ３Ｂと、非粘着基材テープ２３と、ダイシングテープ２４とが、この順で積層されて構成されている。接着テープ３Ｂの片面に非粘着基材テープ２３が積層されており、非粘着基材テープ２３の接着テープが積層されている一方面２３ａとは反対側の他方面２３ｂにダイシングテープ２４が積層されている。ダイシングテープ２４は、接着テープ３Ｂの片面に、非粘着基材テープ２３を介して間接的に積層されている。なお、非粘着基材テープ２３は必ずしも用いられている必要はなく、ダイシングテープ２４は接着テープ３Ｂの片面に直接積層されていてもよい。   As shown in FIG. 6, the dicing die bonding tape 21 is configured by laminating an adhesive tape 3 </ b> B, a non-adhesive base tape 23, and a dicing tape 24 in this order on a release film 22. . The non-adhesive base tape 23 is laminated on one side of the adhesive tape 3B, and the dicing tape 24 is laminated on the other side 23b opposite to the one side 23a on which the adhesive tape of the non-adhesive base tape 23 is laminated. ing. The dicing tape 24 is indirectly laminated on one surface of the adhesive tape 3B via a non-adhesive base tape 23. Note that the non-adhesive base tape 23 is not necessarily used, and the dicing tape 24 may be directly laminated on one surface of the adhesive tape 3B.

ダイシングテープ２４は、基材２４ａと基材２４ａの片面に塗布された粘着剤２４ｂとを有する。ダイシングテープ２４は、粘着剤２４ｂ側から非粘着基材テープ２３に貼付されている。   The dicing tape 24 has the base material 24a and the adhesive 24b apply | coated to the single side | surface of the base material 24a. The dicing tape 24 is affixed to the non-adhesive base tape 23 from the adhesive 24b side.

上記離型フィルム２２は、接着テープ３Ｂの半導体チップが貼付される面を保護する目的で用いられている。   The release film 22 is used for the purpose of protecting the surface to which the semiconductor chip of the adhesive tape 3B is attached.

上記離型フィルム２２としては、特に限定されないが、ポリエチレンテレフタレートフィルム等のポリエステル系フィルム、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリビニルアセテートフィルム等のポリオレフィン系フィルム、ポリ塩化ビニルフィルム、ポリイミドフィルムなどのプラスチックフィルム等の片面をシリコンなどで離型処理したものが挙げられる。なかでも、平滑性、厚み精度などに優れているため、ポリエチレンテレフタレートフィルムなどの合成樹脂フィルムが好適に用いられる。   The release film 22 is not particularly limited, but is a polyester film such as a polyethylene terephthalate film, a polytetrafluoroethylene film, a polyethylene film, a polypropylene film, a polymethylpentene film, a polyolefin film such as a polyvinyl acetate film, or a polychlorinated film. Examples of the plastic film such as a vinyl film or a polyimide film that have been subjected to mold release treatment with silicon or the like. Especially, since it is excellent in smoothness, thickness accuracy, etc., synthetic resin films, such as a polyethylene terephthalate film, are used suitably.

上記接着テープ３Ｂは、切断されて接着テープ３を構成するための接着テープである。接着テープ３Ｂは、上述の接着テープ３を構成する硬化性樹脂組成物を離型フィルム２２の上面にホットメルト塗工やキャスト塗工等の公知の塗工方法により塗工することで作製することができる。   The adhesive tape 3 </ b> B is an adhesive tape that is cut to form the adhesive tape 3. The adhesive tape 3B is manufactured by applying the curable resin composition constituting the above-described adhesive tape 3 to the upper surface of the release film 22 by a known coating method such as hot melt coating or cast coating. Can do.

上記非粘着基材テープ２３は、ダイシングが行われた後に、接着テープ３付き半導体チップ２Ａのピックアップ性を高めるために用いられている。非粘着基材テープ２３は、粘着性を有しない基材テープである。   The non-adhesive base tape 23 is used to enhance the pick-up property of the semiconductor chip 2A with the adhesive tape 3 after dicing. The non-adhesive base tape 23 is a base tape having no adhesiveness.

上記非粘着基材テープ２３としては、特に限定されないが、ポリエチレンテレフタレートフィルム等のポリエステル系フィルム、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリビニルアセテートフィルム等のポリオレフィン系フィルム、ポリ塩化ビニルフィルム、ポリイミドフィルムなどのプラスチックフィルムや、ＬＤＰＥフィルム、ＬＤＰＥ＋ＬＬフィルム、ＬＤＰＥ＋ＨＤＰＥフィルム、ＬＤＰＥ＋ＨＤＰＥ＋ＬＬフィルム、ＬＬＤＰＥフィルム等が挙げられる。   The non-adhesive base tape 23 is not particularly limited, but a polyester film such as a polyethylene terephthalate film, a polytetrafluoroethylene film, a polyethylene film, a polypropylene film, a polymethylpentene film, a polyolefin film such as a polyvinyl acetate film, Examples thereof include plastic films such as polyvinyl chloride films and polyimide films, LDPE films, LDPE + LL films, LDPE + HDPE films, LDPE + HDPE + LL films, and LLDPE films.

上記ダイシングテープ２４は、ダイシングが行われた後に、エキスパンド性を高めるために、あるいは接着テープ３付き半導体チップ２のピックアップ性を高めるために用いられている。上記ダイシングテープ２４は、上述のように基材２４ａと基材２４ａの片面に粘着剤が塗布された粘着剤２４ｂとを有する。   The dicing tape 24 is used to increase the expandability after dicing or to improve the pickup performance of the semiconductor chip 2 with the adhesive tape 3. As described above, the dicing tape 24 includes the base material 24a and the adhesive 24b in which the adhesive is applied to one surface of the base material 24a.

上記基材２４ａとしては、特に限定されないが、ポリエチレンテレフタレートフィルム等のポリエステル系フィルム、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリビニルアセテートフィルム等のポリオレフィン系フィルム、ポリ塩化ビニルフィルム、ポリイミドフィルムなどのプラスチックフィルム等が挙げられる。なかでも、エキスパンド性に優れ、環境負荷が小さいため、ポリオレフィン系フィルムが好適に用いられる。   The substrate 24a is not particularly limited, but is a polyester film such as a polyethylene terephthalate film, a polytetrafluoroethylene film, a polyethylene film, a polypropylene film, a polymethylpentene film, a polyolefin film such as a polyvinyl acetate film, or polyvinyl chloride. Examples thereof include plastic films such as films and polyimide films. Especially, since it is excellent in expandability and environmental impact is small, a polyolefin-type film is used suitably.

上記粘着剤２４ｂは、特に限定されないが、アクリル系、特殊合成ゴム系、合成樹脂系、ゴム系などの粘着剤が挙げられる。なかでも、感圧タイプとしてアクリル系の粘着剤が再剥離性、コスト面に優れているため好適に用いられる。   Although the said adhesive 24b is not specifically limited, Adhesives, such as an acrylic type, a special synthetic rubber type, a synthetic resin type, and a rubber type, are mentioned. Among these, acrylic pressure-sensitive adhesives are preferably used because they are excellent in removability and cost.

接着テープ３付き半導体チップ２Ａを得る際には、図７（ａ）に示すように、例えば、ステージ５１上に第２の半導体チップ２となる半導体ウェーハ５２を載置する。そして、ダイシングダイボンディングテープ２１の離型フィルム２２を剥離し、接着テープ３Ｂを露出させ、露出した接着テープ３Ｂに半導体ウェーハ２６を貼付する。ここでは、ダイシングテープ２４は、接着テープ３Ｂ及び非粘着基材テープ２３の外周縁よりも超えるように延ばされている延長部２４ｃを有し、該延長部２４ｃの粘着剤２４ｂが、ダイシングリング５３に貼付されている。   When obtaining the semiconductor chip 2 </ b> A with the adhesive tape 3, for example, a semiconductor wafer 52 to be the second semiconductor chip 2 is placed on the stage 51, as shown in FIG. 7A. Then, the release film 22 of the dicing die bonding tape 21 is peeled to expose the adhesive tape 3B, and the semiconductor wafer 26 is attached to the exposed adhesive tape 3B. Here, the dicing tape 24 has an extended portion 24c that extends beyond the outer peripheral edge of the adhesive tape 3B and the non-adhesive base tape 23, and the adhesive 24b of the extended portion 24c is a dicing ring. 53 is attached.

次に、図７（ｂ）に示すように、接着テープ３Ｂに半導体ウェーハ５２が接合されたダイシングテープ２１を取り出し、裏返して、半導体ウェーハ５２が上方となるように、別のステージ５４上に載置する。   Next, as shown in FIG. 7 (b), the dicing tape 21 in which the semiconductor wafer 52 is bonded to the adhesive tape 3B is taken out and turned over, and placed on another stage 54 so that the semiconductor wafer 52 faces upward. Put.

しかる後、図７（ｂ）に矢印Ｘを付して示す方向、すなわち半導体ウェーハ５２側から、半導体ウェーハ５２を接着テープ３Ｂごとダイシングすることにより、個々の第２の半導体チップ２Ａに分割する。ダイシングにより、接着テープ３Ｂは切断され、個々の接着テープ３に分割される。   Thereafter, the semiconductor wafer 52 is diced together with the adhesive tape 3B from the direction indicated by the arrow X in FIG. 7B, that is, from the side of the semiconductor wafer 52, thereby being divided into individual second semiconductor chips 2A. By dicing, the adhesive tape 3 </ b> B is cut and divided into individual adhesive tapes 3.

ダイシング後に、接着テープ３が下面１ａに貼付された状態で第２の半導体チップ２Ａを非粘着基材テープ２３から剥離し、取り出す。これにより、図５に示す接着テープ３が下面２ａに貼付されている第２の半導体チップ２Ａを得ることができる。   After dicing, the second semiconductor chip 2A is peeled off from the non-adhesive base tape 23 with the adhesive tape 3 attached to the lower surface 1a and taken out. Thereby, the 2nd semiconductor chip 2A by which the adhesive tape 3 shown in FIG. 5 is affixed on the lower surface 2a can be obtained.

図８に示すように、第１，第２の半導体チップ１，２Ａを用意した後、接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように接着テープ３を加熱する。しかる後、第１の半導体チップ１の上面１ａに、第２の半導体チップ２Ａを接着テープ３側から、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれるように積層する。このとき、溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように接着テープ３が加熱されているので、接着テープ３内のワイヤー７ａ，７ｂの周囲に空隙が生じ難い。さらに、半導体チップ１の上面１ａに接続されたボンディングワイヤー７ａ，７ｂが押し倒されたり、ワイヤー７ａ，７ｂ同士が接触されることを抑制することができる。よって、ボンディングワイヤー７ａ，７ｂの接続不良が生じ難い。   As shown in FIG. 8, after preparing the first and second semiconductor chips 1 and 2A, the adhesive tape 3 has a melt viscosity of 300 to 3000 Pa · s and a phase angle of 45 ° or more. Heat. Thereafter, the second semiconductor chip 2A is laminated on the upper surface 1a of the first semiconductor chip 1 from the adhesive tape 3 side so that a part of the bonding wires 7a and 7b is embedded in the adhesive tape 3. At this time, since the adhesive tape 3 is heated so that the melt viscosity is 300 to 3000 Pa · s and the phase angle is 45 ° or more, voids are unlikely to occur around the wires 7 a and 7 b in the adhesive tape 3. Furthermore, it is possible to prevent the bonding wires 7a and 7b connected to the upper surface 1a of the semiconductor chip 1 from being pushed down and the wires 7a and 7b from being brought into contact with each other. Therefore, the connection failure of the bonding wires 7a and 7b hardly occurs.

しかる後、接着テープ３を硬化させる。接着テープ３が硬化されると、図４に示した半導体装置１１を得ることができる。   Thereafter, the adhesive tape 3 is cured. When the adhesive tape 3 is cured, the semiconductor device 11 shown in FIG. 4 can be obtained.

図９に、本発明の半導体チップ積層体の製造方法により得られた半導体チップ積層体の変形例を正面断面図で示す。   In FIG. 9, the modification of the semiconductor chip laminated body obtained by the manufacturing method of the semiconductor chip laminated body of this invention is shown with front sectional drawing.

図９に示す半導体装置３１は、図４に示す半導体装置１１の半導体チップ２の上面２ｂに、硬化された接着テープ３Ａを介して、他の半導体チップ３２が積層された構造を有する。   The semiconductor device 31 shown in FIG. 9 has a structure in which another semiconductor chip 32 is laminated on the upper surface 2b of the semiconductor chip 2 of the semiconductor device 11 shown in FIG. 4 via a cured adhesive tape 3A.

半導体チップ２の上面２ｂの外周縁近傍には、外部と電気的な接続を果たすための電気接続端子が３３ａ，３３ｂが設けられている。半導体チップ２の上面２ｂに設けられた電気接続端子３３ａ，３３ｂに、ボンディングワイヤー３４ａ，３４ｂの一端が接続されている。ボンディングワイヤー３４ａ，３４ｂの他端は、基板４の上面４ａに設けられた電気接続端子３５ａ，３５ｂに接続されている。   In the vicinity of the outer peripheral edge of the upper surface 2b of the semiconductor chip 2, electrical connection terminals 33a and 33b are provided for electrical connection with the outside. One ends of bonding wires 34 a and 34 b are connected to electrical connection terminals 33 a and 33 b provided on the upper surface 2 b of the semiconductor chip 2. The other ends of the bonding wires 34 a and 34 b are connected to electrical connection terminals 35 a and 35 b provided on the upper surface 4 a of the substrate 4.

上記半導体装置３１は、接着テープ３を溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように加熱した後、半導体チップ２の上面２ｂに、ボンディングワイヤー３４ａ，３４ｂの一部が接着テープ３内に埋め込まれるように積層し、さらに半導体チップ３２を積層することにより得ることができる。   In the semiconductor device 31, after heating the adhesive tape 3 so that the melt viscosity is 300 to 3000 Pa · s and the phase angle is 45 ° or more, a part of the bonding wires 34a and 34b is formed on the upper surface 2b of the semiconductor chip 2. Can be obtained by being laminated so as to be embedded in the adhesive tape 3 and further laminating the semiconductor chips 32.

さらに、接着テープ３が下面３２ａに貼付された半導体チップ３２を用意し、接着テープ３を溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように加熱した後、半導体チップ２の上面２ｂに、半導体チップ３２を接着テープ３側から、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれるように積層することにより得ることができる。   Further, a semiconductor chip 32 having an adhesive tape 3 attached to the lower surface 32a is prepared, and after heating the adhesive tape 3 so that the melt viscosity is 300 to 3000 Pa · s and the phase angle is 45 ° or more, the semiconductor chip 2 is obtained. The semiconductor chip 32 can be obtained by laminating the semiconductor chip 32 on the upper surface 2b from the adhesive tape 3 side so that a part of the bonding wires 7a and 7b is embedded in the adhesive tape 3.

よって、上述の半導体チップ積層体の製造方法によれば、２または３以上の複数の半導体チップが積層された半導体チップ積層体を得ることができる。また、複数の半導体チップの積層体が積層された場合でも、ボンディングワイヤーの接続不良や、ボンディングワイヤーの周囲における空隙の形成を抑制することができる。   Therefore, according to the method for manufacturing a semiconductor chip stacked body described above, a semiconductor chip stacked body in which two or more semiconductor chips are stacked can be obtained. Moreover, even when the laminated body of a some semiconductor chip is laminated | stacked, the connection defect of a bonding wire and formation of the space | gap around a bonding wire can be suppressed.

以下実施例を掲げて本発明を更に詳しく説明するが、本発明はこれら実施例のみに限定されるものではない。   EXAMPLES Hereinafter, although an Example is hung up and this invention is demonstrated in more detail, this invention is not limited only to these Examples.

（接着テープの作製）
下記表１に示す各成分を配合し、ホモディスパーにて攪拌を行い、アプリケーターを用いて、離型処理を行ったＰＥＴフィルム上に、６０μｍの厚みになるように塗工した。しかる後、１１０℃のオーブン中で３分間加熱乾燥を行い、接着テープＡ及び接着テープＢ（厚み６０μｍ）を得た。 (Preparation of adhesive tape)
Each component shown in the following Table 1 was blended, stirred with a homodisper, and coated on a PET film subjected to a release treatment with an applicator to a thickness of 60 μm. Thereafter, heat drying was performed in an oven at 110 ° C. for 3 minutes to obtain adhesive tape A and adhesive tape B (thickness 60 μm).

Figure 2009004433
Figure 2009004433

得られた接着テープＡ及び接着テープＢを２３℃になるまで放置した。以下、２３℃になるまで放置され、経時変化する前の接着テープＡ及び接着テープＢを、それぞれ接着テープＡ０及び接着テープＢ０と表記する。   The obtained adhesive tape A and adhesive tape B were left to reach 23 ° C. Hereinafter, the adhesive tape A and the adhesive tape B that are allowed to stand at 23 ° C. and have not changed with time are referred to as an adhesive tape A0 and an adhesive tape B0, respectively.

また、得られた接着テープＡを１０℃で９０日間、２３℃で３０日間、及び４０℃で３日間それぞれ放置したものを用意した。以下、１０℃で９０日経時変化させたものを接着テープＡ１０、２３℃で３０日間経時変化させたものを接着テープＡ２３、４０℃で３日間経時変化させたものを接着テープＡ４０と表記する。   The obtained adhesive tape A was prepared by leaving it at 10 ° C. for 90 days, 23 ° C. for 30 days, and 40 ° C. for 3 days. Hereinafter, the adhesive tape A10 is a material that is aged for 90 days at 10 ° C., an adhesive tape A23 is a material that is aged for 30 days at 23 ° C., and an adhesive tape A40 is a material that is aged for 3 days at 40 ° C.

（実施例１）
基板上に第１の半導体チップ（８ｃｍ×８ｃｍ）を、ＬＥ５０００（リンテック社製）を介在させて接着し、第１の半導体チップが上面に積層された基板を得た。この第１の半導体チップの上面に設けられたボンディングパット上に、ＵＴＣ−２０００（新川社製）を用いて、金ワイヤー（２５μｍ、田中貴金属社製）の一端を接続した。接続された金ワイヤーの第１の半導体チップ上面からの高さは５０μｍであった。 (Example 1)
A first semiconductor chip (8 cm × 8 cm) was bonded onto the substrate with LE5000 (manufactured by Lintec Corporation) interposed therebetween to obtain a substrate on which the first semiconductor chip was laminated on the upper surface. One end of a gold wire (25 μm, manufactured by Tanaka Kikinzoku Co., Ltd.) was connected to the bonding pad provided on the upper surface of the first semiconductor chip using UTC-2000 (manufactured by Shinkawa Co., Ltd.). The height of the connected gold wire from the upper surface of the first semiconductor chip was 50 μm.

また、接着テープＡ３を第２の半導体チップ（８ｃｍ×８ｃｍ）の下面に貼付し、接着テープＡ３が下面に貼付されている第２の半導体チップを用意した。   Moreover, the adhesive tape A3 was affixed on the lower surface of the 2nd semiconductor chip (8 cm x 8 cm), and the 2nd semiconductor chip in which the adhesive tape A3 was affixed on the lower surface was prepared.

接着テープＡ３を１００℃に加熱し、ｂｅｓｔｅｍ−０２（キャノンマシーナリー社製）を用いて、５Ｎ，２秒の条件で、第１の半導体チップの上面に、接着テープＡ３が下面に貼付されている第２の半導体チップをボンディングワイヤーの一部が接着テープＡ３内に埋め込まれるように積層した。しかる後、１７０℃で３０分間養生させ、半導体チップ積層体を得た。   The adhesive tape A3 is heated to 100 ° C., and the adhesive tape A3 is attached to the lower surface of the first semiconductor chip under the condition of 5N, 2 seconds using bestem-02 (manufactured by Canon Machinery). The second semiconductor chip was laminated so that a part of the bonding wire was embedded in the adhesive tape A3. Thereafter, it was cured at 170 ° C. for 30 minutes to obtain a semiconductor chip laminate.

（実施例２〜８及び比較例１〜１７）
接着テープの種類、及び／又は接着テープＡ３が下面に貼付されている第２の半導体チップをボンディングワイヤーの一部が接着テープＡ３内に埋め込まれるように積層する際の接着テープの加熱温度を、下記表２に示すようにしたこと以外は実施例１と同様にして、半導体チップ積層体を得た。 (Examples 2-8 and Comparative Examples 1-17)
The type of adhesive tape and / or the heating temperature of the adhesive tape when laminating the second semiconductor chip having the adhesive tape A3 attached to the lower surface so that a part of the bonding wire is embedded in the adhesive tape A3, A semiconductor chip laminate was obtained in the same manner as in Example 1 except that it was as shown in Table 2 below.

（評価）
（１）溶融粘度及び位相差の測定
硬化前の接着テープＡ０，接着テープＡ１０，接着テープＡ２３，接着テープＡ４０及び接着テープＢ０を、それぞれ複数枚熱ラミネーターで積層し、約６００μｍの厚みの各積層体を得た。 (Evaluation)
(1) Measurement of melt viscosity and phase difference Adhesive tape A0, adhesive tape A10, adhesive tape A23, adhesive tape A40, and adhesive tape B0 before curing are laminated with a plurality of thermal laminators, and each laminate having a thickness of about 600 μm. Got the body.

この積層体を、昇温速度５℃／分で３５℃から２００℃まで昇温しながら、周波数１ｒａｄ／秒でコーンプレート剪断時における溶融粘度及び位相差を測定した。８０℃、９０℃、１００℃、１１０℃及び１２０℃における溶融粘度及び位相差の測定結果を下記の表２に示した。   While this laminate was heated from 35 ° C. to 200 ° C. at a heating rate of 5 ° C./min, the melt viscosity and phase difference at the time of cone plate shearing were measured at a frequency of 1 rad / sec. The measurement results of melt viscosity and retardation at 80 ° C., 90 ° C., 100 ° C., 110 ° C. and 120 ° C. are shown in Table 2 below.

（２）接着テープの未硬化状態でのＤＳＣ測定
接着テープＡ０，接着テープＡ１０，接着テープＡ２３，接着テープＡ４０及び接着テープＢ０をアルミパンの中に１０ｍｇはかりとり、これを密封した後、ＤＳＣ６２００（セイコーインスツルメンツ社製）にて、昇温速度３℃／分で、未硬化状態でのＤＳＣ測定を行った。−４０〜１００℃の温度領域において、変曲点の数を読み取り、単一の発熱ピークが観察されるか否かを評価した。 (2) DSC measurement in uncured state of adhesive tape Adhesive tape A0, adhesive tape A10, adhesive tape A23, adhesive tape A40, and adhesive tape B0 were weighed into an aluminum pan, sealed, and then DSC6200 ( DSC measurement was performed in an uncured state at a temperature rising rate of 3 ° C./min. In the temperature range of −40 to 100 ° C., the number of inflection points was read to evaluate whether a single exothermic peak was observed.

（３）ワイヤーボンディング埋め込み性（流動性）の評価
各半導体チップ積層体を樹脂に埋め、ワイヤー部分の断面研磨を行った評価サンプルを作製し、接着テープ内のワイヤーの間、及びワイヤーの下側における空隙の有無を評価した。全く空隙がない場合を「○」、一部空隙がある場合を「△」、全てのワイヤーの周囲に空隙がある場合を「×」とし、結果を下記表２に示す。 (3) Evaluation of wire bonding embedding property (fluidity) Each semiconductor chip laminated body was embedded in resin, and an evaluation sample was prepared by performing cross-sectional polishing of the wire part, between the wires in the adhesive tape, and below the wires The presence or absence of voids was evaluated. The results are shown in Table 2 below, where “◯” indicates that there is no space, “Δ” indicates that there is a space, and “x” indicates that there is a space around all the wires.

Figure 2009004433
Figure 2009004433

本発明の一実施形態に係る半導体チップ積層体の製造方法に用いられる第１，第２の半導体チップ及びボンディングワイヤー埋め込み用接着クテープを示す正面断面図。1 is a front sectional view showing first and second semiconductor chips and an adhesive tape for embedding bonding wires used in a method for manufacturing a semiconductor chip laminate according to an embodiment of the present invention. 本発明の一実施形態に係る半導体チップ積層体の製造方法を説明するための図であり、第１の半導体チップの上面に、接着テープを積層したときの状態を示す正面断面図。It is a figure for demonstrating the manufacturing method of the semiconductor chip laminated body which concerns on one Embodiment of this invention, and front sectional drawing which shows a state when an adhesive tape is laminated | stacked on the upper surface of a 1st semiconductor chip. 本発明の一実施形態に係る半導体チップ積層体の製造方法を説明するための図であり、接着テープの上面に第２の半導体チップを積層したときの状態を示す正面断面図。It is a figure for demonstrating the manufacturing method of the semiconductor chip laminated body which concerns on one Embodiment of this invention, and is front sectional drawing which shows a state when a 2nd semiconductor chip is laminated | stacked on the upper surface of an adhesive tape. 本発明の一実施形態に係る半導体チップ積層体の製造方法により得られた半導体チップ積層体を示す正面断面図。The front sectional view showing the semiconductor chip laminated body obtained by the manufacturing method of the semiconductor chip laminated body concerning one embodiment of the present invention. 本発明の他の実施形態に係る半導体チップ積層体の製造方法に用いられる第１の半導体チップ、及び接着テープが下面に貼付された第２の半導体チップを示す部分切欠正面断面図。The partial notch front sectional drawing which shows the 1st semiconductor chip used for the manufacturing method of the semiconductor chip laminated body which concerns on other embodiment of this invention, and the 2nd semiconductor chip which affixed the adhesive tape on the lower surface. 接着テープが下面に貼付された第２の半導体チップを得るのに用いられるダイシングダイボンディングテープを示す部分切欠正面断面図。The partial notch front sectional view which shows the dicing die-bonding tape used for obtaining the 2nd semiconductor chip which affixed the adhesive tape on the lower surface. （ａ）及び（ｂ）は、本発明の他の実施形態に係る半導体チップ積層体の製造方法において、接着テープが下面に貼付されている第２の半導体チップを得る各工程を説明するための部分切欠正面断面図。(A) And (b) is for demonstrating each process of obtaining the 2nd semiconductor chip by which the adhesive tape is affixed on the lower surface in the manufacturing method of the semiconductor chip laminated body which concerns on other embodiment of this invention. Partial cutaway front sectional view. 本発明の他の実施形態に係る半導体チップ積層体の製造方法を説明するための図であり、第１の半導体チップの上面に、第２の半導体チップを接着テープ側から積層したときの状態を示す正面断面図。It is a figure for demonstrating the manufacturing method of the semiconductor chip laminated body which concerns on other embodiment of this invention, and the state when a 2nd semiconductor chip is laminated | stacked from the adhesive tape side on the upper surface of a 1st semiconductor chip. Front sectional drawing shown. 本発明に係る半導体チップ積層体の製造方法により得られた半導体チップ積層体の変形例を示す正面断面図。Front sectional drawing which shows the modification of the semiconductor chip laminated body obtained by the manufacturing method of the semiconductor chip laminated body which concerns on this invention.

符号の説明Explanation of symbols

１…第１の半導体チップ
１ａ…上面
２…第２の半導体チップ
２Ａ…第２の半導体チップ
２ａ…下面
２ｂ…上面
３…接着テープ
３ａ…上面
３Ａ…硬化された接着テープ
３Ｂ…接着テープ
４…基板
４ａ…上面
５…接着剤層
６ａ，６ｂ…電気接続端子
７ａ，７ｂ…ボンディングワイヤー
８ａ，８ｂ…電気接続端子
１１…半導体装置
１２…半導体チップ積層体
２１…ダイシングダイボンディングテープ
２２…離型フィルム
２３…非粘着基材テープ
２３ａ…一方面
２３ｂ…他方面
２４…ダイシングテープ
２４ａ…基材
２４ｂ…粘着剤
２４ｃ…延長部
３１…半導体装置
３２…半導体チップ
３２ａ…下面
３３ａ，３３ｂ…電気接続端子
３４ａ，３４ｂ…ボンディングワイヤー
３５ａ，３５ｂ…電気接続端子
５１…ステージ
５２…半導体ウェーハ
５３…ダイシングリング
５４…ステージ DESCRIPTION OF SYMBOLS 1 ... 1st semiconductor chip 1a ... Upper surface 2 ... 2nd semiconductor chip 2A ... 2nd semiconductor chip 2a ... Lower surface 2b ... Upper surface 3 ... Adhesive tape 3a ... Upper surface 3A ... Hardened adhesive tape 3B ... Adhesive tape 4 ... Substrate 4a ... Upper surface 5 ... Adhesive layer 6a, 6b ... Electrical connection terminal 7a, 7b ... Bonding wire 8a, 8b ... Electrical connection terminal 11 ... Semiconductor device 12 ... Semiconductor chip laminate 21 ... Dicing die bonding tape 22 ... Release film DESCRIPTION OF SYMBOLS 23 ... Non-adhesive base material tape 23a ... One side 23b ... Other side 24 ... Dicing tape 24a ... Base material 24b ... Adhesive 24c ... Extension part 31 ... Semiconductor device 32 ... Semiconductor chip 32a ... Lower surface 33a, 33b ... Electrical connection terminal 34a , 34b ... bonding wires 35a, 35b ... electrical connection terminals 51 ... stage 52 ... semiconductor Body wafer 53 ... Dicing ring 54 ... Stage

Claims (11)

第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、
ボンディングワイヤーが上面に接続されている第１の半導体チップと、第２の半導体チップと、接着テープとを用意する工程と、
前記接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に前記接着テープを加熱し、前記第１の半導体チップの上面に、前記接着テープを前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれるように積層する工程と、
前記接着テープの上面に、第２の半導体チップを積層する工程とを備えることを特徴とする、半導体チップ積層体の製造方法。 The first and second semiconductor chips are bonded via an adhesive tape, and a part of the bonding wire is embedded in the adhesive tape.
Preparing a first semiconductor chip having a bonding wire connected to the upper surface, a second semiconductor chip, and an adhesive tape;
The adhesive tape is heated to a temperature at which the melt viscosity of the adhesive tape is 300 to 3000 Pa · s and the phase difference is 45 ° or more, and the adhesive tape is placed on the upper surface of the first semiconductor chip. Laminating so that the portion is embedded in the adhesive tape;
And a step of laminating a second semiconductor chip on the upper surface of the adhesive tape. 第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、
ボンディングワイヤーが上面に接続されている第１の半導体チップを用意する工程と、接着テープが下面に貼付されている第２の半導体チップとを用意する工程と、
前記接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に前記接着テープを加熱し、前記第１の半導体チップの上面に、前記第２の半導体チップを前記接着テープ側から、前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれるように積層する工程とを備えることを特徴とする、半導体チップ積層体の製造方法。 The first and second semiconductor chips are bonded via an adhesive tape, and a part of the bonding wire is embedded in the adhesive tape.
Preparing a first semiconductor chip having a bonding wire connected to the upper surface, and preparing a second semiconductor chip having an adhesive tape attached to the lower surface;
The adhesive tape is heated to a temperature at which the melt viscosity of the adhesive tape is 300 to 3000 Pa · s and the phase difference is 45 ° or more, and the second semiconductor chip is bonded to the upper surface of the first semiconductor chip. And a step of laminating the bonding wire so that a part of the bonding wire is embedded in the adhesive tape from the tape side. 前記接着テープが下面に貼付されている第２の半導体チップを用意する工程が、
前記接着テープと、前記接着テープの片面に直接または間接に積層されたダイシングテープとを有するダイシングダイボンディングテープを用意する工程と、
前記ダイシングダイボンディングテープの前記接着テープに、半導体ウェーハを貼付する工程と、
ダイシングダイボンディングテープが貼付された半導体ウェーハを前記接着テープごとダイシングし、個々の第２の半導体チップに分割する工程と、
ダイシング後に、前記接着テープが下面に貼付された状態で前記第２の半導体チップを取り出す工程とを備えることを特徴とする、半導体チップの製造方法。 Preparing a second semiconductor chip having the adhesive tape affixed to its lower surface;
Preparing a dicing die bonding tape having the adhesive tape and a dicing tape laminated directly or indirectly on one side of the adhesive tape;
Attaching the semiconductor wafer to the adhesive tape of the dicing die bonding tape;
Dicing a semiconductor wafer with a dicing die bonding tape attached together with the adhesive tape, and dividing the wafer into individual second semiconductor chips;
And a step of taking out the second semiconductor chip in a state in which the adhesive tape is adhered to the lower surface after dicing. 前記第１の半導体チップと、前記第２の半導体チップとが略同一の形状を有する、請求項１〜３のいずれか１項に記載の半導体チップ積層体の製造方法。   The manufacturing method of the semiconductor chip laminated body according to claim 1, wherein the first semiconductor chip and the second semiconductor chip have substantially the same shape. 請求項１〜４のいずれか１項に記載の半導体チップ積層体の製造方法に用いられる接着テープであって、
前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする、接着テープ。 It is an adhesive tape used for the manufacturing method of the semiconductor chip laminated body of any one of Claims 1-4,
An adhesive tape having a melt viscosity of 300 to 3000 Pa · s at a temperature when a part of the bonding wire is embedded in the adhesive tape, and a phase difference of 45 ° or more. エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、前記エポキシ樹脂と前記高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察されることを特徴とする、請求項５に記載の接着テープ。   It contains an epoxy resin, a polymer, and a curing agent, and the epoxy resin and the polymer are completely compatible with each other in an uncured state. In DSC measurement in an uncured state, -40 to 100 The adhesive tape according to claim 5, wherein a single exothermic peak is observed in a temperature range of ° C. 前記高分子ポリマーが、エポキシ基と反応可能な官能基を有する、請求項５または６に記載の接着テープ。   The adhesive tape according to claim 5 or 6, wherein the polymer has a functional group capable of reacting with an epoxy group. 請求項２〜４のいずれか１項に記載の半導体チップ積層体の製造方法に用いられるダイシングダイボンディングテープであって、
接着テープと、前記接着テープの片面に直接または間接に積層されたダイシングテープとを有し、
前記接着テープは、前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする、ダイシングダイボンディングテープ。 A dicing die bonding tape used in the method for manufacturing a semiconductor chip laminate according to any one of claims 2 to 4,
An adhesive tape, and a dicing tape laminated directly or indirectly on one side of the adhesive tape,
The adhesive tape has a melt viscosity of 300 to 3000 Pa · s at a temperature when a part of the bonding wire is embedded in the adhesive tape, and has a phase difference of 45 ° or more. Die bonding tape. 前記接着テープの片面に積層された非粘着基材テープをさらに有し、前記非粘着基材テープの前記接着テープが積層されている面とは反対側の面に前記ダイシングテープが積層されている、請求項８に記載のダイシングダイボンディングテープ。   The non-adhesive substrate tape further laminated on one side of the adhesive tape, and the dicing tape is laminated on the surface of the non-adhesive substrate tape opposite to the surface on which the adhesive tape is laminated. The dicing die bonding tape according to claim 8. 前記接着テープが、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、前記エポキシ樹脂と前記高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察されることを特徴とする、請求項８または９に記載のダイシングダイボンディングテープ。   In the DSC measurement in the uncured state, the adhesive tape contains an epoxy resin, a polymer, and a curing agent, and the epoxy resin and the polymer are completely compatible in an uncured state. The dicing die bonding tape according to claim 8 or 9, wherein a single exothermic peak is observed in a temperature range of -40 to 100 ° C. 前記高分子ポリマーが、エポキシ基と反応可能な官能基を有する、請求項１０に記載のダイシングダイボンディングテープ。   The dicing die bonding tape according to claim 10, wherein the high molecular polymer has a functional group capable of reacting with an epoxy group.
JP2007161392A 2007-06-19 2007-06-19 Semiconductor chip laminate manufacturing method, adhesive tape, and dicing die bonding tape Active JP5044299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007161392A JP5044299B2 (en) 2007-06-19 2007-06-19 Semiconductor chip laminate manufacturing method, adhesive tape, and dicing die bonding tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161392A JP5044299B2 (en) 2007-06-19 2007-06-19 Semiconductor chip laminate manufacturing method, adhesive tape, and dicing die bonding tape

Publications (2)

Publication Number Publication Date
JP2009004433A true JP2009004433A (en) 2009-01-08
JP5044299B2 JP5044299B2 (en) 2012-10-10

Family

ID=40320529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161392A Active JP5044299B2 (en) 2007-06-19 2007-06-19 Semiconductor chip laminate manufacturing method, adhesive tape, and dicing die bonding tape

Country Status (1)

Country Link
JP (1) JP5044299B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049253A (en) * 2007-08-22 2009-03-05 Sumitomo Bakelite Co Ltd Adhesive film
JP2012084558A (en) * 2010-10-06 2012-04-26 Sekisui Chem Co Ltd Dicing/die-bonding tape
JP2012084760A (en) * 2010-10-14 2012-04-26 Sekisui Chem Co Ltd Dicing/die-bonding tape
JP2013038296A (en) * 2011-08-10 2013-02-21 Elpida Memory Inc Semiconductor device
KR101309811B1 (en) 2010-10-08 2013-10-14 제일모직주식회사 Adhesive film for semiconductor package
US9105754B2 (en) 2012-06-28 2015-08-11 Nitto Denko Corporation Adhesive film, method of manufacturing semiconductor device, and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08334927A (en) * 1995-06-06 1996-12-17 Dainippon Ink & Chem Inc Production of capsule type toner
JP2004009739A (en) * 2002-06-11 2004-01-15 Hewlett-Packard Development Co Lp Laminar sheet for thermally coating image printed on porous medium and coating method
JP2004043763A (en) * 2001-08-27 2004-02-12 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device, and production method for the sheet
JP2006278520A (en) * 2005-03-28 2006-10-12 Toshiba Corp Method of manufacturing laminated electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08334927A (en) * 1995-06-06 1996-12-17 Dainippon Ink & Chem Inc Production of capsule type toner
JP2004043763A (en) * 2001-08-27 2004-02-12 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device, and production method for the sheet
JP2004009739A (en) * 2002-06-11 2004-01-15 Hewlett-Packard Development Co Lp Laminar sheet for thermally coating image printed on porous medium and coating method
JP2006278520A (en) * 2005-03-28 2006-10-12 Toshiba Corp Method of manufacturing laminated electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049253A (en) * 2007-08-22 2009-03-05 Sumitomo Bakelite Co Ltd Adhesive film
JP2012084558A (en) * 2010-10-06 2012-04-26 Sekisui Chem Co Ltd Dicing/die-bonding tape
KR101309811B1 (en) 2010-10-08 2013-10-14 제일모직주식회사 Adhesive film for semiconductor package
JP2012084760A (en) * 2010-10-14 2012-04-26 Sekisui Chem Co Ltd Dicing/die-bonding tape
JP2013038296A (en) * 2011-08-10 2013-02-21 Elpida Memory Inc Semiconductor device
US9105754B2 (en) 2012-06-28 2015-08-11 Nitto Denko Corporation Adhesive film, method of manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
JP5044299B2 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
JP6135202B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR101045262B1 (en) Semiconductor adhesive composition for stealth dicing and adhesive film using it
JP5736899B2 (en) Film adhesive, adhesive sheet and semiconductor device
KR100915491B1 (en) Adhesive sheet and method for manufacturing the same, semiconductor device manufacturing method and semiconductor device
KR101856914B1 (en) Film adhesive, semiconductor package using film adhesive and method for manufacturing same
JP5428423B2 (en) Semiconductor device and film adhesive
JP5089560B2 (en) Semiconductor chip laminate and adhesive composition for semiconductor chip lamination
WO2005117093A1 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
JP5924145B2 (en) Film adhesive, adhesive sheet, and method for manufacturing semiconductor device
JP5834662B2 (en) Film adhesive, adhesive sheet, semiconductor device and manufacturing method thereof
JP4950777B2 (en) Adhesive sheet, dicing die bonding tape, and semiconductor device manufacturing method
JP5044299B2 (en) Semiconductor chip laminate manufacturing method, adhesive tape, and dicing die bonding tape
JP4339927B2 (en) Method for stacking semiconductor chips
JP2008303386A (en) Adhesive sheet, method for producing the same, method for producing semiconductor device using the adhesive sheet, and the semiconductor device
TW201739874A (en) Composition for non-conductive adhesive film and non-conductive adhesive film including the same
JP2008133330A (en) Visco-adhesive composition, visco-adhesive sheet and method for producing semiconductor device
JP2005307037A (en) Film-shaped epoxy resin composition
JP2018014501A (en) Film-like adhesive, and dicing and die-bonding integrated type adhesive sheet
TWI774916B (en) Manufacturing method of semiconductor device, film-like adhesive, and adhesive sheet
JP2017168850A (en) Semiconductor device, manufacturing method of semiconductor device, and film-like adhesive
JP5303326B2 (en) Adhesive film, dicing die-bonding tape, and semiconductor device manufacturing method
JP6443521B2 (en) Film adhesive and dicing die bonding integrated adhesive sheet
JP6191800B1 (en) Film adhesive and dicing die bonding integrated adhesive sheet
JP4556472B2 (en) Adhesive, adhesive member, wiring board for semiconductor mounting provided with adhesive member, and semiconductor device using the same
JP6768188B2 (en) Adhesive composition for adhesive film and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120713

R151 Written notification of patent or utility model registration

Ref document number: 5044299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3