JP2012080499A - Dcオフセット補正回路 - Google Patents
Dcオフセット補正回路 Download PDFInfo
- Publication number
- JP2012080499A JP2012080499A JP2010226652A JP2010226652A JP2012080499A JP 2012080499 A JP2012080499 A JP 2012080499A JP 2010226652 A JP2010226652 A JP 2010226652A JP 2010226652 A JP2010226652 A JP 2010226652A JP 2012080499 A JP2012080499 A JP 2012080499A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset voltage
- value
- level
- demodulated signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】DCオフセット補正回路において、より迅速にDCオフセット電圧を除去することができる。
【解決手段】一定周期毎に検出される信号レベルの最小値及び最大値に基づき復調信号の中心値C1が算出されるとともに、同中心値C1がDCオフセット電圧として復調信号から除去される。これにより、復調信号の信号レベルが変化して最大値及び最小値の差が形成された時点でDCオフセット電圧の除去が行われるため、より迅速にDCオフセット電圧を除去することができる。
【選択図】図1
【解決手段】一定周期毎に検出される信号レベルの最小値及び最大値に基づき復調信号の中心値C1が算出されるとともに、同中心値C1がDCオフセット電圧として復調信号から除去される。これにより、復調信号の信号レベルが変化して最大値及び最小値の差が形成された時点でDCオフセット電圧の除去が行われるため、より迅速にDCオフセット電圧を除去することができる。
【選択図】図1
Description
この発明は、DCオフセット電圧を除去するDCオフセット補正回路に関する。
受信機は、例えば発信機からFSK(Frequency Shift Keying)変調方式を用いて送信されたFSK信号を受信すると、その周波数に応じた信号レベル(例えばHiレベル及びLoレベル)の信号を生成する。これにより、復調信号が生成される。ここで、温度変化や経年劣化により発信機から送信されるFSK信号の中心周波数が変化することがある。この中心周波数の変化に伴って、図5に示すように、復調信号にDCオフセット電圧が重畳することになる。従って、復調信号の中心値は正規の中心値よりDCオフセット電圧分だけ大きくなる。これにより、正規の中心値をHiレベル及びLoレベルの判定基準とした場合、復調信号についてHiレベル及びLoレベルの判定を正しく行うことができず、受信機における受信感度を低下させる一因となっていた。
このDCオフセット電圧を除去するべく、種々の対策が講じられている。ここでは、特許文献1に記載されるDCオフセット電圧の除去方法について図6を参照しつつ説明する。
同図に示すように、上記中心周波数の変化により、一定時間T1における復調信号の中心値(補正前の中心値)は正規の中心値よりDCオフセット電圧分だけ大きい。このDCオフセット電圧を除去するべく、一定時間T1が経過したとき、一定時間T1内にサンプリングされた信号レベルの最大値及び最小値が認識される。すなわち、この一定時間T1において複数回に亘り信号レベルのサンプリングが行われる。そして、認識された最大値及び最小値に基づきそれらの中心値(補正前の中心値)が算出される。復調信号から補正前の中心値を差し引くことでDCオフセット電圧が除去される。これにより、一定時間T1経過後における復調信号の中心値を正規の中心値に一致させることができる。これにより、正規の中心値を基準として復調信号に対して正しくHiレベル及びLoレベルの判定が可能となる。
ところで、上記特許文献1に記載のDCオフセット補正回路においては、一定時間T1に達したときに、上記計算を通じてDCオフセット電圧が除去されていた。すなわち、一定時間T1内においては、DCオフセット電圧は除去されず、受信感度が好ましくない状態が継続されていた。
この発明は、こうした実情に鑑みてなされたものであり、その目的は、より迅速にDCオフセット電圧を除去することができるDCオフセット補正回路を提供することにある。
以下、上記目的を達成するための手段及びその作用効果について説明する。
請求項1に記載の発明は、一定周期毎に検出された復調信号における信号レベルの最大値及び最小値に基づきそれら値の中心値を算出して、前記復調信号から前記中心値を差し引くことで同復調信号のDCオフセット電圧を除去することをその要旨としている。
請求項1に記載の発明は、一定周期毎に検出された復調信号における信号レベルの最大値及び最小値に基づきそれら値の中心値を算出して、前記復調信号から前記中心値を差し引くことで同復調信号のDCオフセット電圧を除去することをその要旨としている。
同構成によれば、一定周期毎に検出される信号レベルの最小値及び最大値に基づきそれらの中心値が算出されるとともに、同中心値がDCオフセット電圧として復調信号から除去される。これにより、復調信号の信号レベルが変化して最大値及び最小値の差が形成された時点で、適切にDCオフセット電圧の除去が行われるため、より迅速にDCオフセット電圧を除去することができる。
本発明によれば、DCオフセット補正回路において、より迅速にDCオフセット電圧を除去することができる。
以下、本発明に係るDCオフセット補正回路を車両用の電子キーシステムに具体化した一実施形態を図1〜図4に従って説明する。
図1に示されるように、電子キー2は不揮発性のメモリ2aを備え、同メモリ2aには電子キー2に固有のIDコードが記憶される。電子キー2は、スイッチ操作により自身のメモリ2aに記憶されるIDコードを含む所定周波数帯の無線信号(希望波信号Sk)を送信する。本例においては、希望波信号SkはFSK(Frequency Shift Keying)変調されている。また、所定周波数帯とは、UHF(Ultra High Frequency)帯である。
図1に示されるように、電子キー2は不揮発性のメモリ2aを備え、同メモリ2aには電子キー2に固有のIDコードが記憶される。電子キー2は、スイッチ操作により自身のメモリ2aに記憶されるIDコードを含む所定周波数帯の無線信号(希望波信号Sk)を送信する。本例においては、希望波信号SkはFSK(Frequency Shift Keying)変調されている。また、所定周波数帯とは、UHF(Ultra High Frequency)帯である。
デジタル受信装置1は、電子キー2からの希望波信号Skを復調し、それを車両制御部に出力する。車両制御部においては、希望波信号Skに含まれるIDコードの照合が実行され、IDコードの照合が成立すると車両ドアを施解錠させる。
次に、デジタル受信装置1について詳細に説明する。
図1に示すように、デジタル受信装置1は、受信アンテナ10と、中間周波数変換部11と、A/D(アナログ/デジタル)変換器12と、ローパスフィルタ13と、復調部14と、DCオフセット補正回路18と、波形成形部17とを備えている。DCオフセット補正回路18は処理部15及び減算器16を備える。
図1に示すように、デジタル受信装置1は、受信アンテナ10と、中間周波数変換部11と、A/D(アナログ/デジタル)変換器12と、ローパスフィルタ13と、復調部14と、DCオフセット補正回路18と、波形成形部17とを備えている。DCオフセット補正回路18は処理部15及び減算器16を備える。
受信アンテナ10は電子キー2から送信される希望波信号Skを受信し、その受信信号を中間周波数変換部11に出力する。中間周波数変換部11は、入力された信号を周波数変換することで、同信号の周波数と局部発振器による周波数との差の周波数、いわゆる中間周波数の信号を生成し、この生成した信号をA/D変換器12に出力する。そして、A/D変換器12は、この中間周波数の信号をアナログ/デジタル変換してベースバンド信号を生成し、この生成した信号をローパスフィルタ13に出力する。ローパスフィルタ13は、ベースバンド信号における低周波数帯域を除去した信号を生成し、この生成した信号を復調部14に出力する。復調部14は、ローパスフィルタ13からの信号を復調して、復調信号を生成する。この復調信号は、図2に示すように、ローパスフィルタ13からの信号の周波数に応じた信号レベルに変換された信号である。同図に示すように、復調信号は、2つの信号レベル、すなわち電圧V1及び電圧V2が所定の周期で繰り返されてなる。復調信号は処理部15及び減算器16に出力される。
ここで、上記背景技術においても説明したように、電子キー2からの希望波信号Skは、温度変化や経過劣化によりその信号の中心周波数が変化する。これにより、復調信号にはDCオフセット電圧が印加されることがある。この場合、図2に示すように、復調信号の中心値C1は、DCオフセット電圧がない場合の中心値C2に比してDCオフセット電圧Voff分だけ大きくなる。
処理部15は復調信号からDCオフセット電圧Voffを算出し、その算出したDCオフセット電圧Voffを減算器16に出力する。減算器16は、復調信号からDCオフセット電圧Voffを差し引くことで、復調信号の中心値C1をDCオフセット電圧Voffがない場合における中心値C2に一致させた補正信号を生成する。そして、減算器16は、この生成した補正信号を波形成形部17に出力する。波形成形部17は、予め設定される中心値C2を基準として補正信号をHiレベル及びLoレベルの信号に2値化する。このHiレベル及びLoレベルの判定は、オフセット電圧が除去されているので正確に行われる。また、この2値化により復調信号におけるノイズを除去することができる。図3に示した補正後の復調信号においては、それぞれ図2の電圧V2に対応する範囲をHiレベル、電圧V1に対応する範囲をLoレベルとすることができる。波形成形部17は、Hiレベル及びLoレベルからなる信号を車両制御部に出力する。車両制御部は、Hiレベル及びLoレベルからなる信号を情報として認識し、上述のようにIDコードの照合等を行う。
次に、処理部15によるDCオフセット電圧Voffの算出方法について詳細に説明する。処理部15は、自身のメモリ15aに記憶されるプログラムを通じてDCオフセット電圧Voffの算出に係る処理を実行する。このプログラムは、希望波信号Skを受信したとき図4に示されるフローチャートに従って実行される。
サンプリング周期が経過するのが待たれて(S101でNO)、そのサンプリング周期が経過したとき(S101でYES)、復調信号の信号レベルのサンプリングが行われる(S102)。すなわち、図2において丸数字1〜3で示すように、サンプリング周期が経過する毎にサンプリングが行われる。そして、サンプリングされた信号レベルがメモリ15aにすでに記憶されている最大値又は最小値を更新すると判断されたとき、今回の信号レベルを最大値又は最小値としてメモリ15aに記憶される(S103)。そして、メモリ15aに記憶される最大値及び最小値が足しあわされたものを2で割る、すなわち最大値及び最小値の平均値をとることで復調信号の中心値C1が算出される(S104)。この中心値C1がDCオフセット電圧Voffとして減算器16に出力される。これにて、プログラムが終了される。このプログラムは、希望波信号Skを受信しているときには繰り返し実行される。
例えば、図2の丸数字1及び2に示すように、最初の2回に亘りサンプリングが行われたときには、各サンプリングにおいて同一の電圧V1がサンプリングされる。よって、最大値及び最小値は電圧V1で同一とみなされて、中心値C1は電圧V1となる。よって、図2における3回目のサンプリングまでの期間においては、処理部15から減算器16にDCオフセット電圧Voffとして電圧V1が出力されて、減算器16において復調信号から電圧V1だけ差し引かれた補正信号が生成される。このときには、オフセット電圧を完全に除去できていない。
次に、図2の丸数字3に示すように、3回目のサンプリングが行われたとき、新たに電圧V2がサンプリングされる。従って、メモリ15aに記憶される最大値及び最小値は、それぞれ電圧V1及び電圧V2となる。これにより、両電圧V1,V2の中心値C1がDCオフセット電圧Voffとして減算器16に出力される。よって、図3に示すように、3回目のサンプリング以降においてDCオフセット電圧Voffが除去された補正信号が得られる。なお、上述のように3回目のサンプリング以降においても、上記プログラムは実行されるものの、復調信号は両電圧V1,V2間で変化するところ最大値及び最小値は更新されることはない。このため、継続してDCオフセット電圧Voffが除去された補正信号が得られる。また、温度変化等に伴ってDCオフセット電圧Voffが変化した場合には上記プログラムを通じてその変化に応じてDCオフセット電圧Voffが除去される。
以上のように、サンプリングにより最大値及び最小値の差がゼロでなくなった時点でオフセット電圧が適切に除去される。よって、上記背景技術に比べて、より迅速にオフセット電圧を除去することができる。具体的には、図3に示すように、上記背景技術においては一定時間T1経過後にオフセット電圧の除去が開始されるところ、それに比べて3回目のサンプリング時から一定時間T1経過までの時間T2分を短縮することができる。これにより、DCオフセット電圧Voffが生じている場合であっても希望波信号Skのフレームの冒頭における情報がより確実に認識される。
以上、説明した実施形態によれば、以下の作用効果を奏することができる。
(1)一定周期毎に検出される信号レベルの最小値及び最大値に基づき復調信号の中心値C1が算出されるとともに、同中心値C1がDCオフセット電圧Voffとして復調信号から除去される。これにより、復調信号の信号レベルが変化して最大値及び最小値の差が形成された時点でDCオフセット電圧Voffの除去が行われるため、より迅速にDCオフセット電圧Voffを除去することができる。
(1)一定周期毎に検出される信号レベルの最小値及び最大値に基づき復調信号の中心値C1が算出されるとともに、同中心値C1がDCオフセット電圧Voffとして復調信号から除去される。これにより、復調信号の信号レベルが変化して最大値及び最小値の差が形成された時点でDCオフセット電圧Voffの除去が行われるため、より迅速にDCオフセット電圧Voffを除去することができる。
なお、上記実施形態は、これを適宜変更した以下の形態にて実施することができる。
・上記実施形態においては、図4に示されるプログラムは、希望波信号Skを受信している期間においては繰り返し実行されていた。しかし、一度、ステップS104において適切なDCオフセット電圧Voff(中心値C1)が算出されたときには、上記プログラムが繰り返されることはなく、そのDCオフセット電圧Voffの減算器16への出力が継続されてもよい。この場合、DCオフセット電圧Voffが適切であるか否かを判断するために、ステップS104の後に最大値及び最小値の差がゼロに近似するか否かが判断される。そして、最大値及び最小値の差がゼロに近似しない場合には、DCオフセット電圧Voffが適切であるとしてステップS105の処理に移行する。一方、最大値及び最小値の差がゼロに近似する場合には、ステップS101の処理に戻る。本構成によれば、上記プログラムの繰り返しを希望波信号Skの受信冒頭のみとすることができる。よって、その処理に係る電力を低減できる。
・上記実施形態においては、図4に示されるプログラムは、希望波信号Skを受信している期間においては繰り返し実行されていた。しかし、一度、ステップS104において適切なDCオフセット電圧Voff(中心値C1)が算出されたときには、上記プログラムが繰り返されることはなく、そのDCオフセット電圧Voffの減算器16への出力が継続されてもよい。この場合、DCオフセット電圧Voffが適切であるか否かを判断するために、ステップS104の後に最大値及び最小値の差がゼロに近似するか否かが判断される。そして、最大値及び最小値の差がゼロに近似しない場合には、DCオフセット電圧Voffが適切であるとしてステップS105の処理に移行する。一方、最大値及び最小値の差がゼロに近似する場合には、ステップS101の処理に戻る。本構成によれば、上記プログラムの繰り返しを希望波信号Skの受信冒頭のみとすることができる。よって、その処理に係る電力を低減できる。
・上記実施形態においては、変調方式はFSK変調方式が採用されていたが、その他、例えば振幅偏移変調(ASK)や位相偏移変調(PSK)であってもよい。
・上記実施形態においては、DCオフセット補正回路18を備えたデジタル受信装置1は電子キーシステムに適用されていた。しかし、通信対象との間で通信を行うものであれば、キーシステムに限らず適用することができる。
・上記実施形態においては、DCオフセット補正回路18を備えたデジタル受信装置1は電子キーシステムに適用されていた。しかし、通信対象との間で通信を行うものであれば、キーシステムに限らず適用することができる。
10…受信アンテナ、11…中間周波数変換部、12…A/D変換器、13…ローパスフィルタ、14…復調部、15…処理部、16…減算器、17…波形成形部、18…DCオフセット補正回路。
Claims (1)
- 一定周期毎に検出された復調信号における信号レベルの最大値及び最小値に基づきそれら値の中心値を算出して、前記復調信号から前記中心値を差し引くことで同復調信号のDCオフセット電圧を除去するDCオフセット補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010226652A JP2012080499A (ja) | 2010-10-06 | 2010-10-06 | Dcオフセット補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010226652A JP2012080499A (ja) | 2010-10-06 | 2010-10-06 | Dcオフセット補正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012080499A true JP2012080499A (ja) | 2012-04-19 |
Family
ID=46240180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010226652A Pending JP2012080499A (ja) | 2010-10-06 | 2010-10-06 | Dcオフセット補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012080499A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017057338A1 (ja) * | 2015-09-28 | 2017-04-06 | 三菱電機株式会社 | 復調装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041138A (ja) * | 2008-07-31 | 2010-02-18 | Icom Inc | Fsk受信機 |
-
2010
- 2010-10-06 JP JP2010226652A patent/JP2012080499A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041138A (ja) * | 2008-07-31 | 2010-02-18 | Icom Inc | Fsk受信機 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017057338A1 (ja) * | 2015-09-28 | 2017-04-06 | 三菱電機株式会社 | 復調装置 |
JP6156603B1 (ja) * | 2015-09-28 | 2017-07-05 | 三菱電機株式会社 | 復調装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010013513A1 (ja) | フレーム同期検出回路およびそれを用いたfsk受信機 | |
WO2010013512A1 (ja) | クロック再生回路およびそれを用いた受信機 | |
EP3195626B1 (en) | Apparatus and method for direct radio frequency (rf) sampling in near field communication (nfc) devices | |
WO2010013511A1 (ja) | Fsk受信機 | |
JP4402789B2 (ja) | 直接変換受信機用のdcオフセット訂正方法及び装置 | |
JP2011188012A (ja) | Dcオフセットキャンセラ | |
JP2005086779A (ja) | ディジタル受信装置及び無線通信システム | |
US20150295604A1 (en) | Very low intermediate frequency (vlif) receiver and a method of controlling a vlif receiver | |
US8125258B2 (en) | Phase synchronization device and phase synchronization method | |
US20160315646A1 (en) | Wireless receiver and method | |
CN111492533B (zh) | 相位同步装置 | |
JP6022843B2 (ja) | 無線通信装置および受信信号の処理方法 | |
JP2012080499A (ja) | Dcオフセット補正回路 | |
JP4888361B2 (ja) | FSK(FrequencyShiftKeying)ディジタル受信装置 | |
JP2010193195A (ja) | 周波数誤差検出回路及び周波数誤差検出方法 | |
CN107005510B (zh) | 用于解调经振幅调制的无线电信号的方法和接收器 | |
JP4967757B2 (ja) | 復調回路 | |
JP2019186653A (ja) | 受信機および受信方法 | |
US20130148761A1 (en) | Method for correcting imbalance errors in a direct conversion receiver | |
JP2011055298A (ja) | 復調装置及び復調方法 | |
KR101648516B1 (ko) | 제로크로싱복조를 이용한 보정용 fsk 수신기 및 이의 제어방법 | |
JP2013247635A (ja) | デジタルチューナ | |
JP5202591B2 (ja) | 2値化回路、復調回路、及び車載チューナ | |
JP2004129207A (ja) | 復調方法及び復調器 | |
KR101660875B1 (ko) | 제로크로싱복조 기반 수신기 및 이의 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140624 |