JP2013247635A - デジタルチューナ - Google Patents

Abstract

【課題】パルスノイズに対する耐性を向上することが可能なデジタルチューナを提供すること。
【解決手段】デジタルチューナ１は、ベースバンド信号を復調するＦＳＫ復調器１４と、復調信号からＤＣオフセット電圧を除去するオフセット補正を行うＤＣオフセット補正回路１６とを備える。ＤＣオフセット補正回路１６は、所定時間内において、複数回に亘り復調信号の信号レベルのサンプリングを行い、その最大値と最小値との平均値を算出しつつ、その平均値と正規の中心値との差分であるＤＣオフセット電圧を復調信号から差し引くことでＤＣオフセット電圧を除去する。リセット制御回路１７は、ベースバンド信号の信号強度を監視しつつ、その信号強度の変化に基づきパルスノイズの有無を判定するとともに、パルスノイズ有りと判定したことを契機に、その時点から遡って所定時間内の最大値及び最小値をリセットするか否かを決定する。
【選択図】図１

Description

本発明は、デジタル変調された信号を復調するデジタルチューナに関する。

従来、デジタル変調の例としてＦＳＫ（Frequency Shift Keying）変調方式が知られている。この変調方式では、データが「０」のとき搬送波が低周波数に変化させられ、一方、データが「１」のとき搬送波が高周波数に変化させられる。そして、この変調方式によりＦＳＫ変調された信号（以下、ＦＳＫ信号と呼ぶ。）がデジタルチューナによって受信されると、その周波数に応じて低周波数の領域がＬＯＷレベルの信号に変換されるとともに、高周波数の領域がＨＩＧＨレベルの信号に変換され、これにより各信号レベルの組み合わせによる復調信号が生成される。その結果、復調信号のうちＬＯＷレベルの信号が「０」に、また、ＨＩＧＨレベルの信号が「１」に関連付けされていることを前提に、「０」と「１」との組み合わせによる変調前のデータが正しく認識される。

ところで、温度変化や経年劣化により発信機からのＦＳＫ信号の中心周波数が変化することがある。例えば、中心周波数が高められると、図６に示すように、復調信号の中心値が正規の中心値に対しＤＣオフセット電圧分だけ大きくなる。この場合、正規の中心値を基準にしつつ、復調信号についてＬＯＷレベル及びＨＩＧＨレベルを判定して２値化すると、全体的にＨＩＧＨレベル側に偏るため、正規のデータとは異なる「１」の継続されたデータが変調前のデータとして認識されることになる。

このように復調信号にＤＣオフセット電圧が重畳すると、デジタルチューナによる受信感度が低下するため、そのＤＣオフセット電圧を除去するオフセット補正の技術が提案されている（例えば、特許文献１を参照。）。以下、その原理について説明する。

ここでは図７に示すように、復調信号の中心値が正規の中心値に対しＤＣオフセット電圧分だけ大きい場合を前提とし、このＤＣオフセット電圧を除去するものとする。この場合、所定時間Ｔ１内において、複数回に亘り信号レベルのサンプリングが行われ、その最大値及び最小値が認識される。そして、その最大値と最小値との平均値が算出され、この平均値と正規の中心値との差分、すなわちＤＣオフセット電圧が復調信号から差し引かれる。これによりＤＣオフセット電圧が除去される結果、補正後の所定時間Ｔ１経過後において、復調信号の中心値が正規の中心値に一致させられる。その結果、正規の中心値を基準としつつ、復調信号についてＬＯＷレベル及びＨＩＧＨレベルを判定して２値化することで、変調前のデータを正しく認識できるようになる。

特開２０００−３１８４４号公報

しかしながら、上記態様によるオフセット補正では、サンプリングの度に、そのサンプリングから遡って所定時間Ｔ１内の最小値及び最大値が選択されつつ、当該補正が進行される。このため、図８に示すように、ＬＯＷレベルの電圧Ｖ１とＨＩＧＨレベルの電圧Ｖ２とが交互に繰り返される復調信号が得られる場合において、信号レベルが電圧Ｖ１にあるポイントＰ０のタイミングでパルスノイズが印加されつつ、丸数字１による１ビット目の信号レベルが電圧Ｖ２に満たない電圧Ｖ３のとき、次のような問題が生じる。

この場合、ノイズ印加後の最初のサンプリングから遡った所定時間Ｔ１内において、信号レベルの最大値は電圧Ｖ２であり、また、最小値は電圧Ｖ１である。このため、所定時間Ｔ１での平均値としてゼロが算出され、この平均値と正規の中心値であるゼロとの差分はゼロとなる。すなわち、この場合、パルスノイズが印加されたことでＤＣオフセット電圧が重畳されているにも関わらず、ＤＣオフセット電圧がゼロとみなされ、このゼロとみなされたＤＣオフセット電圧が復調信号から差し引かれるところ、丸数字１による１ビット目の信号レベルは補正後も電圧Ｖ３のままとなる。すなわち、１ビット目について、ＤＣオフセット電圧は除去できていないことになる。

そして、サンプリングが繰り返され、後の所定時間Ｔｘ内において、ノイズ印加直前の電圧Ｖ１の領域が含まれなくなった段階では、信号レベルの最大値として電圧Ｖ４が選択されるとともに、最小値として電圧Ｖ３が選択される。この所定時間Ｔｘでの平均値は、ノイズ印加前の信号レベルである電圧Ｖ１や電圧Ｖ２に依存せず、言い換えるとノイズ印加後の信号レベルである電圧Ｖ３や電圧Ｖ４だけに依存するため、丸数字４による４ビット目からはＤＣオフセット電圧を適切に除去できるようになる。

このように従来の技術によるオフセット補正では、パルスノイズが印加された場合に、丸数字１による１ビット目から丸数字３による３ビット目までの３ビットについて、ＤＣオフセット電圧を適切に除去できない問題があった。

本発明は、このような問題点に着目してなされたものであって、その目的は、パルスノイズに対する耐性を向上することが可能なデジタルチューナを提供することにある。

上記の目的を達成するために、請求項１に記載の発明は、デジタル変調された信号を復調するデジタルチューナであって、復調前の信号であるベースバンド信号を復調する復調手段と、前記復調手段による復調後の信号である復調信号からＤＣオフセット電圧を除去するオフセット補正を行う補正手段とを備え、前記補正手段は、所定時間内において、複数回に亘り前記復調信号の信号レベルのサンプリングを行い、その最大値と最小値との平均値を算出しつつ、その平均値と正規の中心値との差分である前記ＤＣオフセット電圧を前記復調信号から差し引くことで当該ＤＣオフセット電圧を除去するデジタルチューナにおいて、前記ベースバンド信号の信号強度を監視しつつ、その信号強度の変化に基づきパルスノイズの有無を判定するとともに、パルスノイズ有りと判定したことを契機に、その時点から遡って前記所定時間内の最大値及び最小値をリセットするか否かを決定するリセット制御手段をさらに備えることをその要旨としている。

同構成によると、パルスノイズ有りと判定されたことを契機に、最大値及び最小値がリセットされたとき、補正手段によるオフセット補正では、その時点からの新たなサンプリングによる最大値及び最小値が用いられる。この場合、ノイズ印加前の信号レベルに依存することなく、リセット後において復調信号の信号レベルが変化した時点で、ＤＣオフセット電圧を適切に除去できるようになる。

一方、パルスノイズ有りと判定されても、最大値及び最小値がリセットされないとき、補正手段によるオフセット補正では、ノイズ印加後のサンプリングによる信号レベルが、その時点から遡って所定時間内の最大値を超えることを条件に最大値が更新され、また、最小値についても同様、必要に応じて更新される。この場合、ノイズ印加前後を問わずサンプリングの度に、そのサンプリングから遡って所定時間内の最大値及び最小値が用いられるため、当該最大値と最小値との間に差分が形成されていることを条件に、ＤＣオフセット電圧を適切に除去できることになる。

このようにパルスノイズが印加された場合に選択的にリセット動作を行う本構成によると、パルスノイズが印加されても、ＤＣオフセット電圧を適切に除去できるようになる。従って、パルスノイズに対する耐性を向上することができる。

請求項２に記載の発明は、請求項１に記載のデジタルチューナにおいて、前記リセット制御手段は、パルスノイズ有りと判定したとき、そのパルスノイズの印加されている期間が基準値を超えたことを条件に、その時点から遡って前記所定時間内の最大値及び最小値をリセットすることをその要旨としている。

同構成によると、周期の長いパルスノイズが印加された場合には、そのパルスノイズによる影響が大きいことから、最大値及び最小値がリセットされ、その時点からの新たなサンプリングによる最大値及び最小値に基づいて、オフセット補正が適切に行われる。一方、周期の短いパルスノイズが印加された場合には、そのパルスノイズによる影響が小さいことから、最大値及び最小値はリセットされない。この場合、たとえ周期が短くともパルスノイズが印加される度にリセットを繰り返す構成とは異なり、復調信号の信号レベルの変化を待つことなく、最大値と最小値との間に差分が形成されていることを条件に、オフセット補正ができるようになる。従って、特に周期の短いパルスノイズが印加された場合において、オフセット補正の追従性が高められ、そうしたパルスノイズに対する耐性を向上することができる。

請求項３に記載の発明は、請求項１又は２に記載のデジタルチューナにおいて、前記リセット制御手段は、前記ベースバンド信号の信号強度を監視しつつ、直前の信号強度に対する変化量が閾値を超えたことを条件に、パルスノイズ有りと判定することをその要旨としている。

同構成によると、パルスノイズが印加されると、ベースバンド信号の信号強度が急激に変化するため、そうした現象の有無がリセット制御手段によって監視されつつ、パルスノイズの有無が適切に判定される。従って、その判定結果を踏まえつつ、オフセット補正を適切に行うことができる。

請求項４に記載の発明は、請求項３に記載のデジタルチューナにおいて、前記リセット制御手段は、前記ベースバンド信号の信号強度を監視しつつ、直前の信号強度に対する変化量が前記閾値を超えたとき、当該直前の信号強度を変化前の信号強度としてレジスタに保存するとともに、その時点からの経過時間をカウンタによりカウントし、さらに、前記リセット制御手段は、前記経過時間が前記基準値に達するまでの期間内におけるベースバンド信号の信号強度を現在の信号強度として前記変化前の信号強度と比較し、当該現在の信号強度が前記変化前の信号強度に戻らないまま前記経過時間が前記基準値に達したことを条件に、その時点から遡って前記所定時間内の最大値及び最小値をリセットすることをその要旨としている。

同構成によると、パルスノイズ有りと判定されてからの経過時間が基準値に達するまでの期間内において、現在の信号強度が変化前の信号強度と比較され、これにより、ノイズ印加前の信号強度に戻ったか否かが検証される。従って、その検証結果を踏まえつつ、リセット動作を行うか否かを適切に決定することができる。

請求項５に記載の発明は、請求項２〜４のいずれか一項に記載のデジタルチューナにおいて、前記基準値は、１ビット分のデータによる区間として規定されていることをその要旨としている。

同構成によると、１ビット分のデータによる区間に満たない短い周期のパルスノイズが印加された場合には、リセットがかからないため、その時点での最大値及び最小値に基づいて、オフセット補正を適切に行うことができる。従って、この場合、ノイズ印加後の最初の１ビットについても、変調前のデータを正しく認識できるようになる。

本発明によれば、パルスノイズに対する耐性を向上することができる。

本発明に係るデジタルチューナの一実施の形態について、そのデジタルチューナの構成を示すブロック図。 リセット制御回路の動作を示すフローチャート。 ＤＣオフセット補正回路の動作を示すタイムチャート。 ＤＣオフセット補正回路の別の動作を示すタイムチャート。 比較例を示すタイムチャート。 ＤＣオフセット電圧を示すタイムチャート。 オフセット補正の原理を示すタイムチャート。 従来のオフセット補正を示すタイムチャート。

以下、本発明に係るデジタルチューナの一実施の形態について説明する。本実施の形態のデジタルチューナは、車両用の電子キーシステムに適用されるとともに、車両オーナが所持する電子キーからのＦＳＫ信号を復調するものと規定される。

図１に示すように、電子キー２は不揮発性のメモリ２ａを備えるとともに、このメモリ２ａには電子キー２に対し個別に設定されたＩＤコードが記憶されている。電子キー２は、ユーザによりスイッチ操作がなされると、車両ドアの施錠或いは解錠を要求する操作コードと上記ＩＤコードとを含む原信号を生成するとともに、この原信号をＦＳＫ変調方式によりデジタル変調し、それをＵＨＦ（Ultra High Frequency）帯のＦＳＫ信号として送信する。

車両側のデジタルチューナ１は、ＦＳＫ信号の受信媒体となる受信アンテナ１０と、中間周波数変換部１１と、アナログ／デジタル変換器１２と、第１のローパスフィルタ１３と、ＦＳＫ復調器１４と、第２のローパスフィルタ１５と、ＤＣオフセット補正回路１６と、リセット制御回路１７と、サーチアイ回路１８とを備えている。

中間周波数変換部１１は、受信アンテナ１０で受信されたＦＳＫ信号の周波数と局部発振器による信号の周波数との差の周波数、すなわち中間周波数の信号を生成する。アナログ／デジタル変換器１２は、中間周波数の信号をアナログ／デジタル変換してベースバンド信号を生成する。ＦＳＫ復調器１４は、第１のローパスフィルタ１３によって低周波数帯域の除去されたベースバンド信号を復調して復調信号を生成する。

ＤＣオフセット補正回路１６は、第２のローパスフィルタ１５によって低周波数帯域の除去された復調信号からＤＣオフセット電圧を除去するオフセット補正を行って補正信号を生成する。このオフセット補正では、例えば２．５ビット分のデータによる区間として規定される所定時間内において、複数回に亘り復調信号の信号レベルのサンプリングが行われ、その最大値と最小値との平均値が算出される。そして、その平均値と正規の中心値との差分であるＤＣオフセット電圧が復調信号から差し引かれることで当該ＤＣオフセット電圧が除去される（図７による原理と同様）。

リセット制御回路１７は、上記オフセット補正について、所定時間内の最大値及び最小値をリセットするか否かを決定する。サーチアイ回路１８は、正規の中心値を基準としつつ、補正信号についてＬＯＷレベル及びＨＩＧＨレベルを判定して２値化する。後段の車両制御部は、２値化信号を解析し、基準ＩＤコードに一致するＩＤコードが含まれていることを条件に、操作コードに応じて車両ドアを施錠或いは解錠する。

次に、デジタルチューナ１の作用について説明する。ここでは、リセット制御回路１７の動作、すなわちオフセット補正について、所定時間内の最大値及び最小値をリセットするか否かを決定するときの動作を説明する。

図２に示すように、リセット制御回路１７は、ステップＳ１において、ベースバンド信号の信号強度を監視し、所定のサンプリング周期による直前の信号強度に対する変化量が閾値を超えたとき（ステップＳ２においてＹＥＳ）、ステップＳ３において、当該直前の信号強度を変化前の信号強度としてレジスタに保存する。すなわち、リセット制御回路１７は、信号強度の変化に基づきパルスノイズの有無を判定し、直前の信号強度に対する変化量が閾値を超えたことを条件に、パルスノイズ有りと判定する。そして、パルスノイズ有りと判定したとき、ノイズ印加前の信号強度をレジスタに保存する。

そして、リセット制御回路１７は、ステップＳ４において、カウンタによるカウントを開始し、ステップＳ５において、カウンタをインクリメントする。そして、リセット制御回路１７は、現在のベースバンド信号の信号強度が上記変化前の信号強度と同じレベルのとき（ステップＳ６においてＹＥＳ）、すなわちノイズ印加前の信号強度に戻ったとき、一連の処理を終了する。

一方、リセット制御回路１７は、現在のベースバンド信号の信号強度が上記変化前の信号強度と同じレベルでないとき（ステップＳ６においてＮＯ）、すなわちパルスノイズの印加状態が継続されているとき、ステップＳ７において、カウンタによる経過時間が１ビット分のデータによる区間として規定される基準値に達したか否かを判断する。そして、リセット制御回路１７は、上記経過時間が基準値に到達していないとき（ステップＳ７においてＮＯ）、ステップＳ５に移行してカウンタをインクリメントした後、ステップＳ６において、現在のベースバンド信号の信号強度が上記変化前の信号強度と同じレベルであるか否かを判断する。そして、リセット制御回路１７は、上記経過時間が基準値に達する前に（ステップＳ７においてＮＯ）、ノイズ印加前の信号強度に戻ったとき（ステップＳ６においてＹＥＳ）、一連の処理を終了し、ノイズ印加前の信号強度に戻らないまま（ステップＳ６においてＮＯ）、基準値に達したとき（ステップＳ７においてＹＥＳ）、ステップＳ８に移行する。そして、リセット制御回路１７は、ステップＳ８において、ＤＣオフセット補正回路１６によるオフセット補正について、所定時間内の最大値及び最小値をリセットする。

次に、リセット制御回路１７により最大値及び最小値がリセットされた場合のＤＣオフセット補正回路１６の動作を説明する。
図３に示すように、ポイントＰ０でパルスノイズが印加される直前のサンプリングから遡って所定時間Ｔ１内の最大値は電圧Ｖ２であり、また、最小値は電圧Ｖ１である。このため、所定時間Ｔ１での平均値としてゼロが算出され、この平均値と正規の中心値であるゼロとの差分、すなわちこの場合、ゼロとして規定されるＤＣオフセット電圧が復調信号から差し引かれるところ、ポイントＰ０よりも前の段階では、補正信号として補正前の復調信号がそのまま出力される。

そして、ポイントＰ０でパルスノイズが印加されたことに伴い、最大値及び最小値がリセットされると、ＤＣオフセット補正回路１６によるオフセット補正では、その時点からの新たなサンプリングによる最大値及び最小値が用いられる。すなわち、ノイズ印加後の丸数字１による１ビット目の信号レベルは電圧Ｖ３であり、また、丸数字２による２ビット目の信号レベルは電圧Ｖ４である。このため、ポイントＰ１以後の丸数字２による２ビット目のオフセット補正では、最大値として電圧Ｖ４が用いられるとともに、最小値として電圧Ｖ３が用いられ、これらの平均値が算出される。そして、この平均値と正規の中心値であるゼロとの差分、すなわちノイズ印加に伴うＤＣオフセット電圧が復調信号から差し引かれた補正信号が生成される。この２ビット目の補正信号は、正規の中心値であるゼロを基準としたとき、ＨＩＧＨレベル側にあるところ、補正前の電圧Ｖ４に対応する変調前のデータ「１」との間で整合が図られている。すなわち、丸数字２による２ビット目は正しく復調できていることになる。

そして、丸数字３による３ビット目から丸数字６による６ビット目についても、２ビット目と同様、最大値である電圧Ｖ４と最小値である電圧Ｖ３との平均値が算出され、この平均値と正規の中心値であるゼロとの差分、すなわちノイズ印加に伴うＤＣオフセット電圧が復調信号から差し引かれた補正信号が生成される。例えば、３ビット目の補正信号は、正規の中心値を基準としたとき、ＬＯＷレベル側にあるところ、補正前の電圧Ｖ３に対応する変調前のデータ「０」との間で整合が図られている。すなわち、丸数字３による３ビット目も正しく復調できていることになる。

次に、変調前のデータについて「０」が２ビット連続する間にパルスノイズが印加されたことに伴い、リセット制御回路１７により最大値及び最小値がリセットされた場合のＤＣオフセット補正回路１６の動作を説明する。

図４に示すように、ポイントＰ０でパルスノイズが印加される前の動作は上記態様と同じであり、すなわちポイントＰ０よりも前の段階では、補正信号として補正前の復調信号がそのまま出力される。

そして、ポイントＰ０でパルスノイズが印加されたことに伴い、最大値及び最小値がリセットされると、ＤＣオフセット補正回路１６によるオフセット補正では、その時点からの新たなサンプリングによる最大値及び最小値が用いられる。すなわち、この場合、ノイズ印加後の丸数字１による１ビット目の信号レベル及び丸数字２による２ビット目の信号レベルは共に電圧Ｖ３であり、また、丸数字３による３ビット目の信号レベルは電圧Ｖ４である。このため、ポイントＰ２以後の丸数字３による３ビット目のオフセット補正では、最大値として電圧Ｖ４が用いられるとともに、最小値として電圧Ｖ３が用いられ、これらの平均値が算出される。そして、この平均値と正規の中心値であるゼロとの差分、すなわちノイズ印加に伴うＤＣオフセット電圧が復調信号から差し引かれた補正信号が生成される。この３ビット目の補正信号は、正規の中心値であるゼロを基準としたとき、ＨＩＧＨレベル側にあるところ、補正前の電圧Ｖ４に対応する変調前のデータ「１」との間で整合が図られている。すなわち、この場合、丸数字３による３ビット目から正しく復調できていることになる。

次に、１ビット分のデータによる区間に満たない短い周期のパルスノイズが印加された場合にリセット制御回路１７により最大値及び最小値がリセットされないようにしたことによるメリットを説明する。

図５に示す比較例のように、復調信号の立ち上がりや立ち下がりのタイミングで短い周期のパルスノイズが印加され、その度に最大値及び最小値がリセットされると、その時点からの新たなサンプリングによる最大値及び最小値に基づくオフセット補正が行われることになるが、そうすると次のような問題が生じる。すなわち、この場合、リセット後において復調信号の信号レベルが切り替わる前に、次のパルスノイズが印加されることに伴い、次のリセットが行われるため、こうした状況が繰り返される限り、最大値と最小値との間に差分が形成されず、これによりＤＣオフセット電圧を除去することができなくなる。これに対し、本構成では、短い周期のパルスノイズが印加された場合には、最大値及び最小値がリセットされないため、その時点での最大値と最小値との間に差分が形成されていることを条件に、ＤＣオフセット電圧を除去することができる。

以上説明したように、本実施の形態によれば、以下の効果を奏することができる。
（１）パルスノイズ有りと判定されたことを契機に、最大値及び最小値がリセットされたとき、ＤＣオフセット補正回路１６によるオフセット補正では、その時点からの新たなサンプリングによる最大値及び最小値が用いられる。この場合、ノイズ印加前の信号レベルに依存することなく、リセット後において復調信号の信号レベルが変化した時点で、ＤＣオフセット電圧を適切に除去することができる。

（２）パルスノイズ有りと判定されても、最大値及び最小値がリセットされないとき、ＤＣオフセット補正回路１６によるオフセット補正では、ノイズ印加後のサンプリングによる信号レベルが、その時点から遡って所定時間内の最大値を超えることを条件に最大値が更新され、また、最小値についても同様、必要に応じて更新される。この場合、ノイズ印加前後を問わずサンプリングの度に、そのサンプリングから遡って所定時間内の最大値及び最小値が用いられるため、当該最大値と最小値との間に差分が形成されていることを条件に、ＤＣオフセット電圧を適切に除去することができる。

（３）上記（１）及び（２）のようにパルスノイズが印加された場合に選択的にリセット動作を行う本構成によると、パルスノイズが印加されても、ＤＣオフセット電圧を適切に除去することができる。従って、パルスノイズに対する耐性を向上することができる。

（４）周期の長いパルスノイズが印加された場合には、そのパルスノイズによる影響が大きいことから、最大値及び最小値がリセットされ、その時点からの新たなサンプリングによる最大値及び最小値に基づいて、オフセット補正を適切に行うことができる。

（５）周期の短いパルスノイズが印加された場合には、そのパルスノイズによる影響が小さいことから、最大値及び最小値はリセットされない。この場合、たとえ周期が短くともパルスノイズが印加される度にリセットを繰り返す構成とは異なり、復調信号の信号レベルの変化を待つことなく、最大値と最小値との間に差分が形成されていることを条件に、オフセット補正を行うことができる。従って、周期の短いパルスノイズが印加された場合において、オフセット補正の追従性が高められ、そうしたパルスノイズに対する耐性を向上することができる。

（６）パルスノイズが印加されると、ベースバンド信号の信号強度が急激に変化するため、そうした現象の有無がリセット制御回路１７によって監視されつつ、パルスノイズの有無が適切に判定される。従って、その判定結果を踏まえつつ、オフセット補正を適切に行うことができる。

（７）パルスノイズ有りと判定されてからの経過時間が基準値に達するまでの期間内において、現在の信号強度が変化前の信号強度と比較され、これにより、ノイズ印加前の信号強度に戻ったか否かが検証される。従って、その検証結果を踏まえつつ、リセット動作を行うか否かを適切に決定することができる。

（８）１ビット分のデータによる区間に満たない短い周期のパルスノイズが印加された場合には、リセットがかからないため、その時点での最大値及び最小値に基づいて、オフセット補正を適切に行うことができる。従って、この場合、ノイズ印加後の最初の１ビットについても、変調前のデータを正しく認識することができる。

（９）変調前のデータが短いコードの組み合わせによる場合程、リセット後において復調信号の信号レベルがより早く変化するため、ＤＣオフセット電圧を除去できるようになる開始のタイミングがいち早く訪れる。従って、この場合、オフセット補正の追従性を高めることができる。

尚、上記実施の形態は、次のように変更して具体化することも可能である。
・上記実施の形態では、ＦＳＫ変調方式によるデジタル変調のなされた信号を復調するデジタルチューナに具体化されていたが、ＡＳＫ（Amplitude Shift Keying）変調方式或いはＰＳＫ（Phase Shift Keying）変調方式によるデジタル変調のなされた信号を復調するデジタルチューナに具体化されてもよい。

・上記実施の形態では、車両用の電子キーシステムに適用されるデジタルチューナに具体化されていたが、本デジタルチューナは、車両用或いは建物用を問わず、種々の通信システムに適用されてもよい。

１…デジタルチューナ、２…電子キー、２ａ…メモリ、１０…受信アンテナ、１１…中間周波数変換部、１２…アナログ／デジタル変換器、１３…第１のローパスフィルタ、１４…ＦＳＫ復調器（復調手段）、１５…第２のローパスフィルタ、１６…ＤＣオフセット補正回路（補正手段）、１７…リセット制御回路（リセット制御手段）、１８…サーチアイ回路。

Claims (5)

1. デジタル変調された信号を復調するデジタルチューナであって、復調前の信号であるベースバンド信号を復調する復調手段と、前記復調手段による復調後の信号である復調信号からＤＣオフセット電圧を除去するオフセット補正を行う補正手段とを備え、前記補正手段は、所定時間内において、複数回に亘り前記復調信号の信号レベルのサンプリングを行い、その最大値と最小値との平均値を算出しつつ、その平均値と正規の中心値との差分である前記ＤＣオフセット電圧を前記復調信号から差し引くことで当該ＤＣオフセット電圧を除去するデジタルチューナにおいて、
   前記ベースバンド信号の信号強度を監視しつつ、その信号強度の変化に基づきパルスノイズの有無を判定するとともに、パルスノイズ有りと判定したことを契機に、その時点から遡って前記所定時間内の最大値及び最小値をリセットするか否かを決定するリセット制御手段をさらに備える
   ことを特徴とするデジタルチューナ。
2. 前記リセット制御手段は、パルスノイズ有りと判定したとき、そのパルスノイズの印加されている期間が基準値を超えたことを条件に、その時点から遡って前記所定時間内の最大値及び最小値をリセットする
   請求項１に記載のデジタルチューナ。
3. 前記リセット制御手段は、前記ベースバンド信号の信号強度を監視しつつ、直前の信号強度に対する変化量が閾値を超えたことを条件に、パルスノイズ有りと判定する
   請求項１又は２に記載のデジタルチューナ。
4. 前記リセット制御手段は、前記ベースバンド信号の信号強度を監視しつつ、直前の信号強度に対する変化量が前記閾値を超えたとき、当該直前の信号強度を変化前の信号強度としてレジスタに保存するとともに、その時点からの経過時間をカウンタによりカウントし、
   さらに、前記リセット制御手段は、前記経過時間が前記基準値に達するまでの期間内におけるベースバンド信号の信号強度を現在の信号強度として前記変化前の信号強度と比較し、当該現在の信号強度が前記変化前の信号強度に戻らないまま前記経過時間が前記基準値に達したことを条件に、その時点から遡って前記所定時間内の最大値及び最小値をリセットする
   請求項３に記載のデジタルチューナ。
5. 前記基準値は、１ビット分のデータによる区間として規定されている
   請求項２〜４のいずれか一項に記載のデジタルチューナ。