JP2012074501A - 光半導体素子、発光ダイオード、およびそれらの製造方法 - Google Patents
光半導体素子、発光ダイオード、およびそれらの製造方法 Download PDFInfo
- Publication number
- JP2012074501A JP2012074501A JP2010217583A JP2010217583A JP2012074501A JP 2012074501 A JP2012074501 A JP 2012074501A JP 2010217583 A JP2010217583 A JP 2010217583A JP 2010217583 A JP2010217583 A JP 2010217583A JP 2012074501 A JP2012074501 A JP 2012074501A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor element
- layer
- buffer layer
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 230000003287 optical effect Effects 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 33
- 239000010949 copper Substances 0.000 claims description 25
- 238000007747 plating Methods 0.000 claims description 21
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910003294 NiMo Inorganic materials 0.000 claims description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 229910052594 sapphire Inorganic materials 0.000 description 15
- 239000010980 sapphire Substances 0.000 description 15
- 230000005496 eutectics Effects 0.000 description 10
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005282 brightening Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- ACVYVLVWPXVTIT-UHFFFAOYSA-M phosphinate Chemical compound [O-][PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-M 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- DOBRDRYODQBAMW-UHFFFAOYSA-N copper(i) cyanide Chemical compound [Cu+].N#[C-] DOBRDRYODQBAMW-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- CVHZOJJKTDOEJC-UHFFFAOYSA-N saccharin Chemical compound C1=CC=C2C(=O)NS(=O)(=O)C2=C1 CVHZOJJKTDOEJC-UHFFFAOYSA-N 0.000 description 1
- 229940081974 saccharin Drugs 0.000 description 1
- 235000019204 saccharin Nutrition 0.000 description 1
- 239000000901 saccharin and its Na,K and Ca salt Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】
信頼性の高い光半導体素子を提供する。
【解決手段】
金属支持体と、前記金属支持体上に配置される非晶質の緩衝層と、前記緩衝層上に配置され、該緩衝層と同じ元素で構成された結晶質の密着層と、前記密着層上方に配置され、ｐｎ接合を有する光半導体積層と、を含む。
【選択図】 図１
信頼性の高い光半導体素子を提供する。
【解決手段】
金属支持体と、前記金属支持体上に配置される非晶質の緩衝層と、前記緩衝層上に配置され、該緩衝層と同じ元素で構成された結晶質の密着層と、前記密着層上方に配置され、ｐｎ接合を有する光半導体積層と、を含む。
【選択図】 図１
Description
本発明は、光半導体素子、発光ダイオードおよびそれらの製造方法に関する。
一般的な発光ダイオード（ＬＥＤ）は、成長基板上に配置されたｐｎ接合を有する積層半導体膜を含み、挿入実装型や表面実装型などのパッケージ形態で提供される。ＬＥＤは、近年の技術進歩により高効率、高出力化が実現されている。ＬＥＤの高出力化は発熱量の増加を伴うため、放熱対策も同時に実現される必要がある。
特許文献１（特開２００７−２９９９３５号）には、比較的熱伝導性の低いサファイア等の成長基板に半導体膜を成長させた後、成長基板を剥離し、これに替えて比較的熱伝導性の高い銅等の金属体で半導体膜を支持する光半導体装置（ＬＥＤ）の製造方法が開示されている。
図４は、特許文献１における光半導体装置の製造方法を示す製造工程フロー図である。特許文献１には、サファイア基板上にＭＯＣＶＤ法（有機金属気相成長法）等を用いて窒化物系半導体膜を形成し（工程４ａ）、その半導体膜上に銅等の金属支持体を形成し（工程４ｂ）、成長基板を除去して半導体膜を露出させ（工程４ｃ）、露出された半導体膜上に電極を形成し、分割してチップ化する（工程４ｄ）ことにより、放熱性の高い光半導体素子が得られる、と記載されている。さらに、その光半導体素子は、一対のステムの一方に銀ペースト等の導電性接着剤で固定され（工程４ｅ）、一対のステムの他方と金等のボンディングワイヤで接続され（工程４ｆ）、光透過性樹脂で封止され（工程４ｇ）、光半導体装置（ＬＥＤ）を構成する。
ＬＥＤは、一般的に、プリント配線基板等に、その他受動ないし能動部品とともに無鉛はんだ等ではんだ実装され（工程４ｈ）、一般照明や車両用灯具、ディスプレイ用バックライト等を含む発光モジュールとして利用される。
工程４ｅ（ダイボンディング工程）において、光半導体素子は、導電性接着剤でステム上に固定される。このとき、導電性接着剤には、熱伝導性の高い材料を用いることが好ましい。例えば、ＡｕＳｎはんだを用い、ＡｕＳｎはんだを加熱・共晶して（ＡｕＳｎ共晶体）、光半導体素子を固定することが好ましい。ＡｕＳｎはんだの共晶温度（ＡｕＳｎ共晶体の再溶融温度）は、そのＡｕ組成比と正の相関を有し、例えば、Ａｕ組成比２０ｗｔ％程度で約２１０℃、Ａｕ組成比８０ｗｔ％程度で約３１０℃となる。一方、工程４ｈ（ＬＥＤ実装工程）において、プリント配線基板等への実装に一般的に用いられる無鉛はんだの共晶温度は、約２５０℃である。
工程４ｅ（ダイボンディング工程）において、低Ａｕ組成比、例えばＡｕ組成比２０ｗｔ％のＡｕＳｎはんだで光半導体素子を固定した場合、工程４ｈ（ＬＥＤ実装工程）におけるはんだ付けの加熱で、ＡｕＳｎ共晶体が再溶融し、光半導体素子が位置ズレ、ないし剥離してしまう可能性がある。したがって、ＡｕＳｎはんだの共晶温度は、ＬＥＤがはんだ実装される温度よりも十分に高いこと、つまり、ＡｕＳｎはんだのＡｕ組成比は、ＬＥＤがはんだ実装される温度に対応するＡｕ組成比よりも十分に高いことが望ましい。
一方、工程４ｅ（ダイボンディング工程）において、高Ａｕ組成比、例えばＡｕ組成比８０ｗｔ％のＡｕＳｎはんだで光半導体素子を固定する場合、ＡｕＳｎはんだを共晶する温度では、半導体膜と金属支持体の熱膨張率差が顕著となり、それらの界面に過剰なストレスがかかるようになる。一般的に、半導体膜（窒化物系半導体など）を異種結晶からなる成長基板（サファイアなど）に成長させる場合、半導体膜には少なからず結晶格子の不整合に伴う欠陥が発生する。半導体膜に金属支持体との熱膨張率差に起因する界面ストレスがかけられると、この欠陥を起点として半導体膜が割れてしまう可能性がある。
本発明の目的は、信頼性の高い光半導体素子を提供することにある。
本発明の一観点によれば、
金属支持体と、
前記金属支持体上に配置される非晶質の緩衝層と、
前記緩衝層上に配置され、該緩衝層と同じ元素で構成された結晶質の密着層と、
前記密着層上方に配置され、ｐｎ接合を有する光半導体積層と、
を含む光半導体素子、が提供される。
金属支持体と、
前記金属支持体上に配置される非晶質の緩衝層と、
前記緩衝層上に配置され、該緩衝層と同じ元素で構成された結晶質の密着層と、
前記密着層上方に配置され、ｐｎ接合を有する光半導体積層と、
を含む光半導体素子、が提供される。
また、本発明の他の観点によれば、
工程ａ）成長用基板上に、ｐｎ接合を有する半導体積層膜を成長させる工程と、
工程ｂ）前記半導体積層膜上に、メッキ処理法により、結晶質の密着層と、前記密着層と同じ元素で構成される非晶質の緩衝層と、を形成する工程と、
工程ｃ）前記密着層および前記緩衝層の上方に、メッキ処理法により、金属支持体を形成する工程と、
工程ｄ）前記成長用基板を前記半導体積層膜から除去する工程と、
を含む光半導体素子の製造方法、が提供される。
工程ａ）成長用基板上に、ｐｎ接合を有する半導体積層膜を成長させる工程と、
工程ｂ）前記半導体積層膜上に、メッキ処理法により、結晶質の密着層と、前記密着層と同じ元素で構成される非晶質の緩衝層と、を形成する工程と、
工程ｃ）前記密着層および前記緩衝層の上方に、メッキ処理法により、金属支持体を形成する工程と、
工程ｄ）前記成長用基板を前記半導体積層膜から除去する工程と、
を含む光半導体素子の製造方法、が提供される。
信頼性の高い光半導体素子が実現される。
図１Ａは、本発明者らが提供する光半導体素子の構成例を示す断面図である。本発明者らが提供する光半導体素子４０は、電極を兼ねた金属支持体３０の上方に、非晶質の緩衝層３３および結晶質の密着層３２、ｐｎ接合を有する積層半導体層２０、および電極パッド３４を含む構成である。結晶質の密着層３２および非晶質の緩衝層３３は、半導体層２０と金属支持体３０の密着性を担保するとともに、それらの熱膨張率差に起因する界面ストレスを緩和する機能を果たす。
金属支持体３０には、一般的に、放熱性の高いＣｕ（銅）が用いられる。金属支持体にＣｕが用いられた場合、半導体層２０にＣｕ原子が拡散し、発光素子としての性能を劣化させる可能性がある。したがって、密着層３２および緩衝層３３はＣｕ原子の拡散を抑制する機能を兼ねていることが好ましい。Ｎｉ（ニッケル）はＣｕの拡散を抑制する性質を有する。このため、密着層３２および緩衝層３３は、比較的厚い膜厚でＮｉ化合物により構成されることが好ましい。比較的厚い膜厚、例えば１μｍ以上の膜厚の密着層３２および緩衝層３３の形成には、電解または無電解メッキ処理法を用いることができる。メッキ処理法により密着層３２および緩衝層３３を形成する場合、メッキ浴の異種物質汚染を防止するため、密着層３２および緩衝層３３は同じ元素で構成された結晶体および非晶体であることがより好ましい。Ｎｉ化合物であるＮｉＰ（ニッケル・リン），ＮｉＢ（ニッケル・ボロン），ＮｉＷ（ニッケル・タングステン），ＮｉＭｏ（ニッケル・モリブデン）などは、メッキ処理条件を変えることによりそれらの組成比を変化させて、結晶質と非晶質を作り分けることが可能である。また、強度担保のため比較的厚い膜厚が必要なＣｕ支持体３０は、電解メッキ処理法にて作製することが可能である。このとき、対向電極には一般的に含リン銅が用いられる。対向電極に含リン銅を用いると、少なからずメッキ浴中にＰが混入する可能性がある。密着層３２および緩衝層３３をＮｉＢ，ＮｉＷまたはＮｉＭｏで形成した場合、寄生的にＰとＢ，ＷないしＭｏが化合物を形成し、放熱性等に悪影響を及ぼす可能性がある。したがって、密着層３２および緩衝層３３にはＰを含むＮｉ化合物、つまりＮｉＰを用いることが最適であると考えられる。
図１Ｂおよび１Ｃは、本発明者らが提供する光半導体素子を含む光半導体装置（ＬＥＤ）の構成例を示す断面図である。光半導体素子４０は、例えば図１Ｂに示すような挿入実装型ＬＥＤ１００ａとしてパッケージされる。ＬＥＤ１００ａは、光半導体素子４０と、一対のステム５０と、ボンディングワイヤ７０と、それらを封止するための透光性樹脂８０から構成される。光半導体素子４０は、それを構成する金属支持体３０を下面にして、一対のステム５０の一方５０ａ（基台）に、ＡｕＳｎはんだ等の導電性接着剤６０で固定される。光半導体素子４０の電極パッド３４と一対のステム５０の他方５０ｂが、ボンディングワイヤ７０で電気的に接続される。そして、光半導体素子４０、一対のステム５０の上部およびボンディングワイヤ７０は、透光性樹脂８０により封止され、挿入実装型ＬＥＤ１００ａを構成する。透光性樹脂８０により封止されない一対のステム５０の下部は、挿入実装型ＬＥＤ１００ａのリードフレームとして機能することになる。
なお、光半導体素子４０は、図１Ｃに示すような表面実装型ＬＥＤ１００ｂとしてパッケージしてもよい。ＬＥＤ１００ｂは、光半導体素子４０と、ガラスエポキシ等からなるセラミック基板５１と、ボンディングワイヤ７０と、それらを封止するための透光性樹脂８０から構成される。セラミック基板５１には、銅等からなるフィルドビア５２，５３が形成され、ビア５２，５３の上面には金等からなる電極バッド５２ａ（基台），５３ａが配置される。光半導体素子４０は、金属支持体３０を下面にして電極バッド５２ａにＡｕＳｎはんだ等の導電性接着剤６０で固定される。光半導体素子４０の電極パッド３４は、電極パッド５３ａとボンディングワイヤ７０で電気的に接続される。そして、光半導体素子４０、セラミック基板５１上面、電極パッド５２ａ，５３ａとボンディングワイヤ７０は、透光性樹脂８０により封止され、表面実装型ＬＥＤ１００ｂを構成する。ビア５２，５３の下面に配置され、電極パッド５２ａ，５３ａと導通している電極バッド５２ｂ、５３ｂは、表面実装型ＬＥＤ１００ｂを発光モジュールとしてはんだ実装する際のはんだ接合面となる。
図２は、本発明者らが提供するＬＥＤの製造方法を示す製造工程フロー図である。本発明者らが提供するＬＥＤの光半導体素子４０は、成長基板１０上に積層半導体層２０を成長させ（工程２ａ）、メッキ処理により半導体層２０上にＮｉＰ等からなる結晶質の密着層３２および非晶質の緩衝層３３（工程２ｂ）、さらにメッキ処理によりＣｕ等からなる金属支持体３０を形成した後（工程２ｃ）、成長基板１０を除去して半導体層２０を露出させ（工程２ｄ）、露出された半導体層２０上に電極パッド３４を形成してウエハ状の光半導体素子を完成させ、そのウエハ状の光半導体素子を分割して（工程２ｅ）作製される。さらに、本発明者らが提供するＬＥＤ１００は、光半導体素子４０の金属支持体３０を下面にして基台５０ａ（ステムないしフィルドビア）上にＡｕＳｎはんだ等で固定し（工程２ｆ）、光半導体素子４０の電極パッド３４を端子電極５０ｂ（ステムないしフィルドビア）にボンディングワイヤ７０で接続し（工程２ｇ）、それらを光透過性樹脂８０で封止して（工程２ｈ）作製される。
図３Ａ〜３Ｈは、実施例における各製造工程ステップの断面図である。以下、図２および図３Ａ〜３Ｈを参照しつつ詳細に説明する。
・半導体層形成工程（図２工程２ａ、図３Ａ）
成長基板を用意する。本実施例では、ＭＯＣＶＤ法により窒化物系半導体のＡｌｘＩｎｙＧａｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ＝１）からなる半導体膜を形成することができるＣ面サファイア基板１０を用いた。半導体層２０を構成する各層は、ＭＯＣＶＤ法によりウルツ鉱型結晶構造のＣ軸方向に沿ってサファイア基板１０上に積層される。なお、成長基板は、Ｓｉ（シリコン）やＳｉＣ（炭化シリコン）などを用いても構わない。
成長基板を用意する。本実施例では、ＭＯＣＶＤ法により窒化物系半導体のＡｌｘＩｎｙＧａｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ＝１）からなる半導体膜を形成することができるＣ面サファイア基板１０を用いた。半導体層２０を構成する各層は、ＭＯＣＶＤ法によりウルツ鉱型結晶構造のＣ軸方向に沿ってサファイア基板１０上に積層される。なお、成長基板は、Ｓｉ（シリコン）やＳｉＣ（炭化シリコン）などを用いても構わない。
はじめに、サファイア基板１０のサーマルクリーニングを行う。具体的には、サファイア基板１０をＭＯＣＶＤ装置に搬入し、約１０００℃の水素雰囲気中で１０分程度の加熱処理を行う。続いて、雰囲気温度を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量１０．４μｍｏｌ／ｍｉｎ）およびＮＨ３（流量３．３ＬＭ）を約３分間供給してＧａＮ層からなる低温バッファ層（図示せず）を形成する。その後、雰囲気温度を１０００℃まで昇温し、約３０秒間保持することで低温バッファ層を結晶化させる。
続いて、雰囲気温度を１０００℃に保持したままＴＭＧ（流量４５μｍｏｌ／ｍｉｎ）およびＮＨ３（流量４．４ＬＭ）を約２０分間供給し、膜厚１μｍ程度の下地ＧａＮ層（図示せず）を形成する。次に、雰囲気温度１０００℃にてＴＭＧ（流量４５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）およびドーパントガスとしてＳｉＨ４（流量２．７×１０−９μｍｏｌ／ｍｉｎ）を約１２０分間供給し、膜厚７μｍ程度のｎ型ＧａＮ層２１を形成する。
続いて、ｎ型ＧａＮ層２１の上に活性層２２を形成する。本実施例では、活性層２２には、ＩｎＧａＮ／ＧａＮからなる多重量子井戸構造を適用した。すなわち、ＩｎＧａＮ／ＧａＮを１周期として５周期成長を行う。具体的には、雰囲気温度７００℃にてＴＭＧ（流量３．６μｍｏｌ／ｍｉｎ）、ＴＭＩ（トリメチルインジウム）（流量１０μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を約３３秒間供給し、膜厚約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量３．６μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を約３２０秒間供給して膜厚約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層２２が形成される。
次に、雰囲気温度を８７０℃まで昇温し、ＴＭＧ（流量８．１μｍｏｌ／ｍｉｎ）、ＴＭＡ（トリメチルアルミニウム）（流量７．５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）およびドーパントとしてＣＰ２Ｍｇ（ｂｉｓ−ｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ Ｍｇ，流量２．９×１０−７μｍｏｌ／ｍｉｎ）を約５分間供給し、膜厚約４０ｎｍのｐ型ＡｌＧａＮクラッド層（図示せず）を形成する。続いて、雰囲気温度を保持したまま、ＴＭＧ（流量１８μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）およびドーパントとしてＣＰ２Ｍｇ（流量２．９×１０−７μｍｏｌ／ｍｉｎ）を約７分間供給し、膜厚約１５０ｎｍのｐ型ＧａＮ層２３を形成する。
本実施例では、ｐ型ＧａＮ層２３上に電極層３１を形成した。電極層３１は、ｐ型ＧａＮ層２３と金属支持体３０とのオーミック特性を向上させるとともに、半導体層２０からの発光を反射して光取り出し効率を向上させる役割を担う。電極層３１は、電子ビーム蒸着法により、ｐ型ＧａＮ層２３側からＰｔ（１０Å）／Ａｇ（１５００Å）／Ｔｉ（１０００Å）／Ｐｔ（２０００Å）／Ａｕ（２０００Å）を積層して形成した。
・密着層および応力緩衝層形成工程（図２工程２ｂ、図３Ｂ）
次に、電極層３１上に密着層３２および緩衝層３３を形成する。本実施例では、結晶質の密着層３２および非晶質の緩衝層３３としてＮｉＰを用いることとした。ＮｉＰは、Ｐ組成比が０％より大きく３％未満であれば結晶質となり、Ｐ組成比が８％より大きく１３％未満であれば非晶質となる特性を有する。ＮｉＰからなる密着層および緩衝層は、無電解メッキ処理法で形成することができる。無電解メッキ処理法により、半導体を含む導体上にＮｉＰを成長させることが可能である。具体的には、まず、電極層３１の表面を、汎用の中性洗剤等を用いて脱脂洗浄し、希硫酸などの酸を用いて電極層３１上の自然酸化膜を除去する。次に、Ｎｉ源である硫酸ニッケルもしくは塩化ニッケル溶液に、Ｐ源である次亜リン酸塩等を加えた第１のメッキ浴中に、サファイア基板２０上に電極層３１等を堆積させた積層構造体を浸漬し、電極層３１上に、膜厚０．０５μｍ程度の結晶質ＮｉＰ膜を成長させて密着層３２を形成する。つづき、第１のメッキ浴と同じ元素から構成され、第１のメッキ浴よりも次亜リン酸塩の濃度が高い第２のメッキ浴中に、サファイア基板２０上に密着層３２等を堆積させた積層構造体を浸漬し、密着層３２上に、膜厚５０μｍ程度の非晶質ＮｉＰ膜を成長させて緩衝層３３を形成する。密着層の膜厚は０．００１〜１０μｍ程度が好ましく、緩衝層の膜厚は密着層の膜厚よりも厚く、かつ０．０１〜５０μｍ程度が好ましい。膜厚は、メッキ浴への浸漬時間を変えることにより制御が可能である。なお、ニッケル合金のメッキ処理を行う場合、メッキ浴には一般的に、光沢剤としてサッカリンやホルマリンが添加される。また、上記においては無電解メッキ処理法を用いたが、電解メッキ処理法を用いてもかまわない。さらに、密着層および緩衝層は、ＮｉＢ，ＮｉＷまたはＮｉＭｏでもかまわない。ただし、例えば、密着層および緩衝層をＮｉＷで構成する場合には、ＷがＣｕと反応しやすいため熱伝導率の低いＣｕＷを形成してしまう可能性がある。そのため、光半導体素子全体の放熱性が低減してしまう可能性がある。その他、熱伝導性やＣｕ支持体との密着性、製造工程における信頼性および効率性等を勘案すると、密着層および緩衝層はＮｉＰが最も好ましいと考えられる。
次に、電極層３１上に密着層３２および緩衝層３３を形成する。本実施例では、結晶質の密着層３２および非晶質の緩衝層３３としてＮｉＰを用いることとした。ＮｉＰは、Ｐ組成比が０％より大きく３％未満であれば結晶質となり、Ｐ組成比が８％より大きく１３％未満であれば非晶質となる特性を有する。ＮｉＰからなる密着層および緩衝層は、無電解メッキ処理法で形成することができる。無電解メッキ処理法により、半導体を含む導体上にＮｉＰを成長させることが可能である。具体的には、まず、電極層３１の表面を、汎用の中性洗剤等を用いて脱脂洗浄し、希硫酸などの酸を用いて電極層３１上の自然酸化膜を除去する。次に、Ｎｉ源である硫酸ニッケルもしくは塩化ニッケル溶液に、Ｐ源である次亜リン酸塩等を加えた第１のメッキ浴中に、サファイア基板２０上に電極層３１等を堆積させた積層構造体を浸漬し、電極層３１上に、膜厚０．０５μｍ程度の結晶質ＮｉＰ膜を成長させて密着層３２を形成する。つづき、第１のメッキ浴と同じ元素から構成され、第１のメッキ浴よりも次亜リン酸塩の濃度が高い第２のメッキ浴中に、サファイア基板２０上に密着層３２等を堆積させた積層構造体を浸漬し、密着層３２上に、膜厚５０μｍ程度の非晶質ＮｉＰ膜を成長させて緩衝層３３を形成する。密着層の膜厚は０．００１〜１０μｍ程度が好ましく、緩衝層の膜厚は密着層の膜厚よりも厚く、かつ０．０１〜５０μｍ程度が好ましい。膜厚は、メッキ浴への浸漬時間を変えることにより制御が可能である。なお、ニッケル合金のメッキ処理を行う場合、メッキ浴には一般的に、光沢剤としてサッカリンやホルマリンが添加される。また、上記においては無電解メッキ処理法を用いたが、電解メッキ処理法を用いてもかまわない。さらに、密着層および緩衝層は、ＮｉＢ，ＮｉＷまたはＮｉＭｏでもかまわない。ただし、例えば、密着層および緩衝層をＮｉＷで構成する場合には、ＷがＣｕと反応しやすいため熱伝導率の低いＣｕＷを形成してしまう可能性がある。そのため、光半導体素子全体の放熱性が低減してしまう可能性がある。その他、熱伝導性やＣｕ支持体との密着性、製造工程における信頼性および効率性等を勘案すると、密着層および緩衝層はＮｉＰが最も好ましいと考えられる。
・金属支持体形成工程（図２工程２ｃ、図３Ｃ）
次に、緩衝層３３上に金属支持体３０を形成する。金属支持体３０は、半導体層２０を支持するとともに、半導体層２０の発熱を効率的に放熱する役割を担う。本実施例では、金属支持体として比較的熱伝導率の高い銅を用いることとした。銅膜からなる金属支持体３０は、電解メッキ処理法で形成することができる。電解メッキ処理法により、半導体を含む導体上に銅を成長させることが可能である。具体的には、シアン化銅もしくは硫酸銅ベースのメッキ浴中にサファイア基板１０上に密着層３２および緩衝層３３等を堆積させた積層構造体を浸漬し、対向電極に含リン銅を用いて、緩衝層３３上に膜厚１５０μｍ程度の銅膜を成長させて金属支持体３０を形成する。電流密度は３〜８Ａ／ｄｍ２で実施することが好ましく、４〜６Ａ／ｄｍ２で実施することが銅膜の平坦性向上のためにはより好ましい。また、メッキ浴には有機物ベースの平滑剤・光沢剤を添加してもよい。金属支持体の膜厚は、支持体としての強度担保のため５０μｍ以上が好ましく、後工程における半導体素子分割の観点から２００μｍ以下が好ましい。つづき、本実施例では、酸化防止膜としてＮｉ２μｍ、Ａｕ０．３μｍを銅膜表面に成膜した。
次に、緩衝層３３上に金属支持体３０を形成する。金属支持体３０は、半導体層２０を支持するとともに、半導体層２０の発熱を効率的に放熱する役割を担う。本実施例では、金属支持体として比較的熱伝導率の高い銅を用いることとした。銅膜からなる金属支持体３０は、電解メッキ処理法で形成することができる。電解メッキ処理法により、半導体を含む導体上に銅を成長させることが可能である。具体的には、シアン化銅もしくは硫酸銅ベースのメッキ浴中にサファイア基板１０上に密着層３２および緩衝層３３等を堆積させた積層構造体を浸漬し、対向電極に含リン銅を用いて、緩衝層３３上に膜厚１５０μｍ程度の銅膜を成長させて金属支持体３０を形成する。電流密度は３〜８Ａ／ｄｍ２で実施することが好ましく、４〜６Ａ／ｄｍ２で実施することが銅膜の平坦性向上のためにはより好ましい。また、メッキ浴には有機物ベースの平滑剤・光沢剤を添加してもよい。金属支持体の膜厚は、支持体としての強度担保のため５０μｍ以上が好ましく、後工程における半導体素子分割の観点から２００μｍ以下が好ましい。つづき、本実施例では、酸化防止膜としてＮｉ２μｍ、Ａｕ０．３μｍを銅膜表面に成膜した。
・成長基板除去工程（図２工程２ｄ、図３Ｄ）
次に、サファイア基板１０を半導体層２０から剥離する。サファイア基板１０の剥離には、研削・研磨、エッチング（反応性イオンエッチング：ＲＩＥ）およびＬＬＯ（レーザリフトオフ）等の公知の手法を用いることができる。本実施例では、エキシマレーザ（波長２２６ｎｍ）によるＬＬＯ法を用いることとした。ＬＬＯ法においては、照射されたレーザがサファイア基板１０上に形成されているＧａＮ層を金属ＧａとＮ２ガスに分解する。このため、ｎ型ＧａＮ層２１又は下地ＧａＮ層内で上記分解が起り、サファイア基板１０を剥離した面には、ｎ型ＧａＮ層２１又は下地ＧａＮ層が表出する。なお、成長基板にＳｉやＳｉＣを用いた場合には、化学的溶解により成長基板を除去することも可能である。
次に、サファイア基板１０を半導体層２０から剥離する。サファイア基板１０の剥離には、研削・研磨、エッチング（反応性イオンエッチング：ＲＩＥ）およびＬＬＯ（レーザリフトオフ）等の公知の手法を用いることができる。本実施例では、エキシマレーザ（波長２２６ｎｍ）によるＬＬＯ法を用いることとした。ＬＬＯ法においては、照射されたレーザがサファイア基板１０上に形成されているＧａＮ層を金属ＧａとＮ２ガスに分解する。このため、ｎ型ＧａＮ層２１又は下地ＧａＮ層内で上記分解が起り、サファイア基板１０を剥離した面には、ｎ型ＧａＮ層２１又は下地ＧａＮ層が表出する。なお、成長基板にＳｉやＳｉＣを用いた場合には、化学的溶解により成長基板を除去することも可能である。
・チップ化工程（図２工程２ｅ、図３Ｅ）
次に、サファイア基板１０を剥離することによって表出したｎ型ＧａＮ層２１の表面に例えばリフトオフ加工により電極パッド３４を形成する。具体的にはｎ型ＧａＮ層２１上に目的とする電極パターンとは逆パターンのレジストマスクを形成し、その上に金属膜を電子ビーム蒸着法により堆積させる。その後、不用部分の金属、レジストマスクを共に除去し、所望のパターンを有する電極パッド３４を形成する。本実施例では、電極パッド３４として、ｎ型ＧａＮ層２１側からＴｉ（１０Å）／Ｐｔ（１０００Å）／Ａｕ（１５０００Å）の積層電極を用いることとした。尚、ｎ型ＧａＮ層２１の表面のほぼ全域にＩＴＯ（酸化インジウムスズ）からなる透光性導電膜を形成した後、このＩＴＯ膜上に電極パッドを形成してもよい。
次に、サファイア基板１０を剥離することによって表出したｎ型ＧａＮ層２１の表面に例えばリフトオフ加工により電極パッド３４を形成する。具体的にはｎ型ＧａＮ層２１上に目的とする電極パターンとは逆パターンのレジストマスクを形成し、その上に金属膜を電子ビーム蒸着法により堆積させる。その後、不用部分の金属、レジストマスクを共に除去し、所望のパターンを有する電極パッド３４を形成する。本実施例では、電極パッド３４として、ｎ型ＧａＮ層２１側からＴｉ（１０Å）／Ｐｔ（１０００Å）／Ａｕ（１５０００Å）の積層電極を用いることとした。尚、ｎ型ＧａＮ層２１の表面のほぼ全域にＩＴＯ（酸化インジウムスズ）からなる透光性導電膜を形成した後、このＩＴＯ膜上に電極パッドを形成してもよい。
以上、各工程を経ることによりウエハ状態の半導体素子が完成する。
次に、ウエハ状態の半導体素子をレーザスクライブ法等により切断することで、半導体素子を個片化する。個片化工程に先立って、素子分割ラインに沿って半導体層２０を除去し金属支持体３０を露出させたストリートを形成する。ストリート３５は、半導体層２０に形成された金属支持体３０に達する複数の溝であり、半導体層２０を複数の矩形領域に区画する。ストリート３５は、一般的なドライエッチングないしウエットエッチング、またはそれら両方を組み合わせた方法によって形成することが可能である。具体的には、ＲＩＥにより半導体層２０表面から金属支持体３０に達しない深さの溝を形成し、ＫＯＨやＮａＯＨ等のアルカリ溶液に浸漬するウエットエッチングにより上記の溝をさらにエッチングして金属支持体３０を露出させる方法を用いることができる。
次に、ストリート３５に沿って露出した金属支持体３０をレーザスクライブ法により切断することで、半導体素子を分割しチップ化する。レーザスクライブ法では、高出力のレーザビームを金属支持体３０に照射することにより、金属支持体３０を局所的に蒸発させて分割溝３６を形成する。本実施例ではＹＡＧレーザを使用し、レーザ出力２Ｗ、発振周波数５０ｋＨｚ、走査速度５０ｍｍ／秒とした。かかる条件で格子状に形成されたストリート３５に沿ってレーザを走査することにより、金属支持体３０には分割溝３６が形成され、矩形状の半導体素子に分割される。
以上の各工程を経ることによりチップ状態の半導体素子が完成する。
・ダイボンディング工程〜樹脂封止工程（図２工程２ｆ〜２ｈ、図３Ｆ〜図３Ｈ）
次に、チップ状態の光半導体素子をパッケージ化し、挿入実装型ＬＥＤを完成させる。チップ化された光半導体素子４０を一対のステム５０の一方５０ａにＡｕＳｎはんだ６０を介して固定する。具体的には、Ａｕ組成比が約８０ｗｔ％のＡｕＳｎはんだ６０を光半導体素子４０の金属支持体３０、および／またはステム５０ａの表面に塗布し、電気炉で３１５℃９０秒間（昇温速度１０５℃／秒、降温速度１０．５℃／秒）加熱して、共晶を行った。ＡｕＳｎはんだの共晶温度は、後工程のＬＥＤ実装時におけるはんだ付け温度（約２５０℃）よりも十分に高いことが望ましく、Ａｕ組成比は８０ｗｔ％以上１００ｗｔ％未満が望ましい。
次に、チップ状態の光半導体素子をパッケージ化し、挿入実装型ＬＥＤを完成させる。チップ化された光半導体素子４０を一対のステム５０の一方５０ａにＡｕＳｎはんだ６０を介して固定する。具体的には、Ａｕ組成比が約８０ｗｔ％のＡｕＳｎはんだ６０を光半導体素子４０の金属支持体３０、および／またはステム５０ａの表面に塗布し、電気炉で３１５℃９０秒間（昇温速度１０５℃／秒、降温速度１０．５℃／秒）加熱して、共晶を行った。ＡｕＳｎはんだの共晶温度は、後工程のＬＥＤ実装時におけるはんだ付け温度（約２５０℃）よりも十分に高いことが望ましく、Ａｕ組成比は８０ｗｔ％以上１００ｗｔ％未満が望ましい。
最後に、光半導体素子４０の電極パッド３４をボンディングワイヤ７０、例えばＡｕからなるボンディングワイヤで一対のステム５０の他方５０ｂと接続し、光半導体素子４０、ステム５０の一部、およびボンディングワイヤ７０を覆って透光性樹脂８０で封止する。具体的には、容器状の型にエポキシ樹脂の前駆体を充填し、Ａｕワイヤ７０、光半導体素子が付いたステム５０を差し込み、電気炉でエポキシ樹脂を熱硬化（１５０℃３５分間）させることにより封止する。封止に用いる樹脂はエポキシ樹脂の他にも公知のアクリル樹脂、シリコーン樹脂等を用いることができる。
以上のように、半導体層と金属支持体との間に密着層および緩衝層を形成することにより、熱膨張率差に起因するそれらの間の界面ストレスを抑制し、信頼性の高い光半導体素子を得ることが可能になる。さらに、このような光半導体素子を用いれば、基台に固定しパッケージ化する際、熱伝導率が高い高Ａｕ組成比のＡｕＳｎはんだを用いることが可能となり、放熱性に優れたＬＥＤを構成することが可能となる。
以上、実施例を通して本発明を説明したが、本発明はこれらに制限されるものではない。前述のように、チップ状態の光半導体素子は、表面実装型ＬＥＤとしてパッケージしても構わない。また、半導体層は、窒化物系ではなくヒ化物系半導体でも構わないし、ｐｎ接合を有する構造であれば多重量子井戸構造ではなく、ダブルヘテロ構造等でも構わない。その他にも、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 成長基板、
２０ 半導体積層、
３０ 金属支持体、
３２ 密着層、
３３ 緩衝層、
４０ 光半導体素子、
６０ はんだ、
７０ ボンディングワイヤ、
８０ 透光性樹脂、
１００ 発光ダイオード。
２０ 半導体積層、
３０ 金属支持体、
３２ 密着層、
３３ 緩衝層、
４０ 光半導体素子、
６０ はんだ、
７０ ボンディングワイヤ、
８０ 透光性樹脂、
１００ 発光ダイオード。
Claims (8)
- 金属支持体と、
前記金属支持体上に配置される非晶質の緩衝層と、
前記緩衝層上に配置され、該緩衝層と同じ元素で構成された結晶質の密着層と、
前記密着層上方に配置され、ｐｎ接合を有する光半導体積層と、
を含む光半導体素子。 - 前記緩衝層および前記密着層は、ＮｉＰ、ＮｉＢ、ＮｉＷ、またはＮｉＭｏにより構成される請求項１記載の光半導体素子。
- 前記緩衝層および前記密着層はＮｉＰにより構成され、前記金属支持体はＣｕにより構成され、前記光半導体積層は窒化物系半導体により構成される請求項２記載の光半導体素子。
- 前記緩衝層の膜厚は前記密着層の膜厚よりも厚い請求項１〜３いずれか１項記載の光半導体素子。
- 請求項１〜４いずれか１項記載の光半導体素子と、前記光半導体素子を固定する基台と、前記基台上の前記光半導体素子を封止する透光性樹脂体と、を具備する発光ダイオードであって、
前記光半導体素子は、前記基台上に、Ａｕ組成比８０ｗｔ％以上１００ｗｔ％未満のＡｕＳｎはんだで固定される発光ダイオード。 - 工程ａ）成長用基板上に、ｐｎ接合を有する半導体積層膜を成長させる工程と、
工程ｂ）前記半導体積層膜上に、メッキ処理法により、結晶質の密着層と、前記密着層と同じ元素で構成される非晶質の緩衝層と、を形成する工程と、
工程ｃ）前記密着層および前記緩衝層の上方に、メッキ処理法により、金属支持体を形成する工程と、
工程ｄ）前記成長用基板を前記半導体積層膜から除去する工程と、
を含む光半導体素子の製造方法。 - 前記工程ｂ）において、前記密着層および前記緩衝層はＮｉＰを含み、前記緩衝層を形成するためのメッキ浴は、前記密着層を形成するためのメッキ浴よりもＰの濃度が高い請求項６記載の光半導体素子の製造方法。
- 前記工程ｃ）において、前記金属支持体はＣｕを含み、メッキ処理に用いる対向電極は含リン銅を含む請求項７記載の光半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010217583A JP5735245B2 (ja) | 2010-09-28 | 2010-09-28 | 光半導体素子、発光ダイオード、およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010217583A JP5735245B2 (ja) | 2010-09-28 | 2010-09-28 | 光半導体素子、発光ダイオード、およびそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012074501A true JP2012074501A (ja) | 2012-04-12 |
| JP5735245B2 JP5735245B2 (ja) | 2015-06-17 |
Family
ID=46170380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010217583A Expired - Fee Related JP5735245B2 (ja) | 2010-09-28 | 2010-09-28 | 光半導体素子、発光ダイオード、およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5735245B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017524261A (ja) * | 2014-08-08 | 2017-08-24 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | Ｌｅｄ用担体 |
| JP2018056457A (ja) * | 2016-09-30 | 2018-04-05 | 日亜化学工業株式会社 | 発光装置、発光装置用パッケージ及び発光装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002062117A1 (fr) * | 2001-01-31 | 2002-08-08 | The Furukawa Electric Co., Ltd. | Procede d'assemblage de pieces electroniques |
| JP2007299935A (ja) * | 2006-04-28 | 2007-11-15 | Showa Denko Kk | 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ |
| JP2007536725A (ja) * | 2004-04-28 | 2007-12-13 | バーティクル，インク | 縦構造半導体装置 |
| JP2010529680A (ja) * | 2007-06-05 | 2010-08-26 | セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド | 半導体ウェハアセンブリの処理方法 |
-
2010
- 2010-09-28 JP JP2010217583A patent/JP5735245B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002062117A1 (fr) * | 2001-01-31 | 2002-08-08 | The Furukawa Electric Co., Ltd. | Procede d'assemblage de pieces electroniques |
| JP2007536725A (ja) * | 2004-04-28 | 2007-12-13 | バーティクル，インク | 縦構造半導体装置 |
| JP2007299935A (ja) * | 2006-04-28 | 2007-11-15 | Showa Denko Kk | 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ |
| JP2010529680A (ja) * | 2007-06-05 | 2010-08-26 | セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド | 半導体ウェハアセンブリの処理方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017524261A (ja) * | 2014-08-08 | 2017-08-24 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | Ｌｅｄ用担体 |
| JP2019083328A (ja) * | 2014-08-08 | 2019-05-30 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ | Ｌｅｄ用担体 |
| JP2018056457A (ja) * | 2016-09-30 | 2018-04-05 | 日亜化学工業株式会社 | 発光装置、発光装置用パッケージ及び発光装置の製造方法 |
| JP7011142B2 (ja) | 2016-09-30 | 2022-01-26 | 日亜化学工業株式会社 | 発光装置、発光装置用パッケージ及び発光装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5735245B2 (ja) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102086365B1 (ko) | 반도체 발광소자 | |
| KR100652133B1 (ko) | 플립칩 구조의 발광 소자 | |
| US7125734B2 (en) | Increased light extraction from a nitride LED | |
| KR100887470B1 (ko) | 저온 성장 버퍼층을 형성하는 방법, 발광 소자, 발광소자를 제조하는 방법 및 발광 장치 | |
| JP5191866B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子 | |
| JP2010056458A (ja) | 発光素子の製造方法 | |
| KR20130029455A (ko) | ＧａＮ계 반도체 디바이스의 제조방법 | |
| TW201128823A (en) | Light-emitting device (LED) package component and method for forming the same | |
| JP2004088083A (ja) | 半導体発光素子、その製造方法及びその実装方法 | |
| JP2010219310A (ja) | 光デバイスおよび光デバイス構造 | |
| KR20120045529A (ko) | 발광소자의 제조방법 | |
| KR100774196B1 (ko) | 수직형 발광 소자 제조방법 | |
| JP5735245B2 (ja) | 光半導体素子、発光ダイオード、およびそれらの製造方法 | |
| JP2012518916A (ja) | 発光素子の製造方法 | |
| KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| JP2010287681A (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP4904150B2 (ja) | 発光素子の製造方法 | |
| JP5612873B2 (ja) | 光半導体素子および光半導体装置 | |
| KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 | |
| KR100813197B1 (ko) | 발광 모듈 및 이를 포함하는 발광 패키지 | |
| KR20090106294A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| KR20090114870A (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR20070081482A (ko) | 가장자리 엔형 오믹접촉 전극 구조를 갖는 차세대 피사이드다운 구조의 수직형 발광소자 | |
| JP5207944B2 (ja) | 半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5735245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |