KR20120045529A - 발광소자의 제조방법 - Google Patents

발광소자의 제조방법 Download PDF

Info

Publication number
KR20120045529A
KR20120045529A KR1020100107135A KR20100107135A KR20120045529A KR 20120045529 A KR20120045529 A KR 20120045529A KR 1020100107135 A KR1020100107135 A KR 1020100107135A KR 20100107135 A KR20100107135 A KR 20100107135A KR 20120045529 A KR20120045529 A KR 20120045529A
Authority
KR
South Korea
Prior art keywords
layer
substrate
bonding
separating
semiconductor layer
Prior art date
Application number
KR1020100107135A
Other languages
English (en)
Other versions
KR101702943B1 (ko
Inventor
문지형
정환희
최광기
이상열
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100107135A priority Critical patent/KR101702943B1/ko
Priority to US13/280,600 priority patent/US8741671B2/en
Publication of KR20120045529A publication Critical patent/KR20120045529A/ko
Application granted granted Critical
Publication of KR101702943B1 publication Critical patent/KR101702943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자의 제조방법에 관한 것이다. 실시예에 따른 발광소자의제조방법은, 제1 기판상에 제1 도전성 반도체층 중 제1 층을 형성하는 단계와, 제1 층위에 결합층을 형성하고; 제2 기판을 형성하는 단계와, 제1 기판을 분리하는 단계와, 제1 기판을 분리하여 드러난 제1 층 상에 제3 기판을 형성하는 단계와, 제2 기판 및 결합층을 분리하는 단계와, 제2 기판을 분리하여 드러난 제1 층 상에 활성층 및 제2 도전성 반도체층을 형성하는 단계를 포함한다. 이에 의해, 상대적으로 저렴한 기판을 이용하며, 질화갈륨 반도체층 중 갈륨층 상에 반도체층을 형성하여 발광효율을 상승시킬 수 있다.

Description

발광소자의 제조방법{Fabrication method of light emitting device}
실시예는 발광효율을 향상시킬 수 있는 발광소자의 제조방법에 관한 것이다.
LED(Light Emitting Diode:발광 소자)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용영역이 넓어지고 있는 추세이다.
한편, 일반적으로 반도체 공정에 의하여 기판위에 반도체가 성장되는데, 이 기판의 구조가 성장 가능한 반도체의 종류 및 구조를 결정한다. 상용화된 기판은 사파이어(Al2O3)나 SiC기판이며, 사파이어기판은 격자 부정합이 크고, 전기 부도체이며, 열전도율이 낮은 단점이 있다. 격자 부정합이 커서, 질화갈륨(GaN)과의 접합시 변위(dislocation)가 질화갈륨(GaN) 박막 내부로 전파되어 소자특성을 저하시키게 된다.
따라서, 실시예는 반도체층간의 결합력을 향상시킬 수 있는 발광소자의 제조방법을 제공할 수 있다.
실시예에 따른 발광 소자의 제조방법은, 제1 기판상에 제1 도전성 반도체층 중 제1 층을 형성하는 단계와, 제1 층위에 결합층을 형성하고; 제2 기판을 형성하는 단계와, 제1 기판을 분리하는 단계와, 제1 기판을 분리하여 드러난 제1 층 상에 제3 기판을 형성하는 단계와, 제2 기판 및 결합층을 분리하는 단계와, 제2 기판을 분리하여 드러난 제1 층 상에 활성층 및 제2 도전성 반도체층을 형성하는 단계를 포함한다.
실시예에 따르면, 사파이어 기판을 분리함으로써 사파이어 기판을 재활용할 수 있는 장점이 있다.
또한, 반도체 층 성장온도에서 변형이 없으며, 저렴한 기판을 사용할 수 있게되어 원가를 절감할 수 있다.
또한, 사파이어 기판을 분리하기 위한 지지기판을 다시 분리하여 발광소자를 형성함에 따라, 기판 위 반도체층의 윗면이 평평한 Ga-face이 되어 n형 혹은 p형 반도체층의 성장이 가능하다.
도 1 내지 도 7은 실시예에 따른 발광소자의 제조방법을 도시한 도이다.
실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 도는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성요소의 일부가 "내부(inner)"라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들. 성분들. 영역들. 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안된다는 것을 이해할 것이다.
도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장, 생략되거나 또는 개략적으로 도시되었다. 또한 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
이하에서는, 실시예를 첨부된 도 1 내지 도 7을 참조하여 보다 상세하게 설명한다.
도 1 내지 도 7은 실시예에 따른 발광소자의 제조방법을 도시한 도이다.
도 1을 참조하면, 제1 기판(110) 상에 제1 도전성 반도체층(120) 중 제1 층(122)을 형성한다.
제1 기판(110)은 사파이어(Al2O3) 기판, GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도시하지는 않았으나, 제1 기판(110) 상에는 제1 기판(110)과 제1 층(122)간의 격자 부정합을 완화하고 반도체층들이 용이하게 성장될 수 있도록 버퍼층(미도시)을 형성할 수 있다.
버퍼층(미도시)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하며, 버퍼층(미도시)으로 이용되는 접착력이 우수한 금속 물질로는 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나이며, 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
버퍼층(미도시)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InxGa1-xN/GaN 적층 구조, AlxInyGa1 -x- yN/InxGa1 - xN/GaN의 적층 구조 등의 구조로 형성될 수 있다.
이러한 기판(110) 또는 버퍼층(미도시) 위에는 언도프드(un-doped) 반도체층(미도시)이 형성될 수 있다.
예컨대, 1500℃의 성장온도에서 버퍼층(미도시) 상에 NH3와 트리메탈 갈륨(TMGa)을 공급하여, 소정 두께로 도펀트를 포함하지 않은 언도프드 반도체층이 형성된다.
제1 기판(110)상에 버퍼층(미도시) 및 언도프드 반도체층이 모두 형성될 수 있고, 또는 어느 하나의 층만 형성되거나 두 층이 모두 분리되는 구조로 형성될 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
제1 기판(110)은 사파이어(Al2O3)와 같은 반도체층과는 다른 이종기판 또는 GaN과 같은 동종기판일 수 있으며, ZnO, Si, GaP, InP, GaAs로 이루어진 군에서 선택될 수 있다. 또한, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판일 수 있으나 이에 한정되는 것은 아니다.
도시하지는 않았으나, 제1 기판(110) 상에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 상기 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 상기 버퍼층은 상기 기판과의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
한편, 제1 기판(110)은 사파이어(Al2O3)로 구성될 수 있다. 사파이어는 융점이 2050℃정도로 매우 높아 질화갈륨(GaN)과 같이 고온 증착해야 하는 박막의 기판으로 적합하고, 산이나 알칼리에 쉽게 부식되지 않으므로, 각종 습식 식각(wet etching)에도 잘 견디며, 가격이 상대적으로 저렴하다. 하지만, 질화갈륨(GaN)과의 격자 부정합이 매우 커서 사파이어를 기판으로 하여 질화갈륨(GaN)박막을 성장시키면 계면에서 격자불일치로 변위가 발생하여 소자특성이 감소한다. 가격이 GaN이나, SiC기판보다는 상대적으로 저렴하나, 질화갈륨(GaN)과의 결합시 격자 상수의 차이문제가 없다면, 더 저렴한 기판을 사용함이 바람직하고, 또한 사파이어 기판을 재활용할 수 있는 것이 바람직하다. 수직형 발광소자의 경우, 사파이어 기판을 재활용할 수 있다.
제1 기판(110)위로 제1 도전성 반도체층(120) 중 제1 층(122)이 위치한다. 제1 층(122)은 예를 들어, n형 반도체층으로 구현될 수 있으며, n형 반도체층은 GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, NH3, TMGa, Si와 같은 n형 도펀트를 포함한 사일렌(SiH4) 가스를 공급하여 형성할 수 있으며, 다층막으로 형성할 수 있고, 클래드층이 더 포함될 수 있다.
제1 층(122)은 예를 들어, n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있고, Si, Ge, C, 및 Sn 등의 n형 도펀트(dopant)가 도핑될 수 있다. 실시예에 따른 제1 기판(110)의 분리과정은 후술한다.
이어서, 도 2를 참조하면 제1 층(122)상에 결합층(132)을 형성하고, 결합층(132) 위에 제2 기판(130)을 형성한다.
결합층(132)은 단일층 혹은 복수의 층으로 구성이 가능하며, 결합층(132)의 기능은 제2 기판(130)과 제1 도전성 반도체층(120)을 결합하는 접착제의 기능을 할 수 있고, 또한 질화갈륨(GaN)의 손상을 방지할 수 있다. 또한, 이후 공정에서 제2 기판(130)은 분리되어야 하므로, 분리가 용이한 물질로 구성됨이 바람직하다.
일 예로, SiO2, AuSn, ITO 중 적어도 하나로 구성된 결합층(132)을 형성할 수 있으며, 이산화규소(SiO2 )의 경우 질화갈륨(GaN)의 보호기능을 하며, 분리가 용이한 물질이고, 금-주석(AuSn)의 경우는 접착용으로 사용하며, ITO는 후술할 LLO(Laser Lift Off)를 이용하여 질화갈륨(GaN)과의 분리가 용이하다. 다만 이는 일예일뿐, 결합층(132)은 GaN, InGaN, ZnO, InN, In2O3, SnO2, Si3N4 , BeMgO, MgZnO 등을 포함한 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정, 또는 비정질 상의 물질로 구성되는 것도 가능하고, Si 단결정, 다결정, 또는 비정질 상의 물질도 가능하다.
또한, 결합층(132)위에 언도프드(un-doped) 반도체층을 추가로 형성할 수 있다.
제2 기판(130)은 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판일 수 있다. 바람직하게는 유리 혹은 Si기판일 수 있다.
한편, 제2 기판(130)은 임시적으로 질화갈륨(GaN)의 지지대 역할을 하고, 이후에 분리되어 재생이 가능하다. 제1 층(122)과의 결합방법은, Au-Sn접합(eutectic bonding), 금속결합(metallic bonding), SOG접합(SOG bonding), 용융접합(Fusion Bondong), 폴리머접합(Polymer Bonding), 양극접합(Anodic Bonding) 및 확산결합(diffusion bonding) 중 적어도 하나의 방법일 수 있다. 이 경우, 결합층(132)없이도 제1 층(122)과 제2 기판(130)이 결합할 수도 있다.
다이본딩을 위한 접착제는 열전달 특성이 우수한 은(Ag)이 함유된 에폭시 타입이 가장 일반적으로 사용되고 있으며, 에폭시의 낮은 열전도도를 은 분말을 혼합함으로 보완하고 있다. 한편, 은이 함유된 에폭시 접착제의 성능을 향상시키기 위한 방법으로 Carbon Nano Tube(CNT)나 Carbon Nano Fiber(CNF)등을 첨가하기도 하나 에폭시 타입의 접착제는 고분자가 주성분이므로 첨가제를 넣더라도 열전도도가 증가되는 것에는 한계가 존재하게 된다. 따라서 고분자 접착제 대신에 금속과 금속접합에 사용되는 고온 솔더 소재인 Au-Sn 솔더를 사용하여 열저항을 감소시키고 있다. Au-Sn 솔더를 사용하는 경우를 Sn-Au접합(Eutectic bonding)이라고 한다.
한편, 확산접합(Diffusion Bonding)은, 열과 압력에 의하여 미소한 간격을 갖는 접합부가 최소변형을 일으키면서 확산율속과정으로 서로 접촉하는 표면이 합체되는 접합방법을 말한다. 미시적으로 보면 고체상태에서 두 원자를 인력권 내에 접근시켜 금속결합 시킴으로써 접합하는 방법이다. 산화를 방지하고 확산을 촉진하기 위하여 주로 진공분위기, 불활성가스 분위기에서 접합한다.
최근에 저융점 삽입금속을 사용한 액상확산접합(liquid diffusion bonding)이 개발되었으며, 이 접합법과 구분하기 위하여 확산접합을 고상확산접합(solid diffusion bonding)이라고도 한다.
　고상확산접합법은 직접접합하는 방법과 삽입금속을 사용하는 방법으로 구분한다. 삽입금속은 이종접합금속(재료)간의 접합에서 접합층에 금속간 화합물이 생성되어 접합강도의 저하하는 경우, 고융점금속의 접합시 소성변형이 어려울 경우, 산화성이 강한 금속을 접합하는 경우에 사용된다. 삽입금속으로는 포일, 도금층, 증착층 등을 사용한다.
이어서 도 3과 같이 제1 기판(110)을 분리할 수 있다. 제1 기판(110)을 분리하는 공정은 레이저 빔(laser beam)을 제1 기판(110)의 면에 조사(irradiation)하는 레이저 리프트 오프 방법, 기계-화학적 연마(chemo-mechanical polishing) 방법, 전기-화학적 식각방법 및 습식식각 용액을 이용한 습식 식각방법 중 적어도 하나를 포함할 수 있다.
제1 기판(110)의 분리과정은 레이저를 이용하여 수행된다. 일 예로 레이저 리프트 오프(Laser Lift-Off:LLO)과정은, 사파이어 기판을 통해 사파이어 기판과 발광 구조물 사이의 계면에 248nm의 파장을 갖는 KrF 엑시머 레이저 빔 또는 193nm의 파장을 갖는 ArF 엑시머 레이저 빔을 조사한다.
이러한 파장의 빛은 사파이어 기판에 의해서는 흡수되지 않지만, 질화갈륨(GaN)계열 반도체층에는 흡수되기 때문에, 사파이어 기판을 통과한 레이저 빔은 GaN계열 반도체층에 흡수되어 질화갈륨(GaN)계열 반도체층을 급속히 가열 한다. 가열된 질화갈륨(GaN) 계열 반도체층은 융해된 후, 고압 및 고온의 표면 플라즈마(Surface Plasma)를 발생시키기 시작한다. 플라즈마 발생 현상은 사파이어 기판과 질화갈륨(GaN)계열 반도체층 사이의 계면에서만 국한되어 나타난다.
이 후, 질화갈륨(GaN)계열 반도체층이 융해되어 발생한 플라즈마는, 그 주변으로 급속히 팽창하게 되어, 사파이어 기판과 질화갈륨(GaN)계열 반도체층에 대하여 서로 반대방향으로 물리적 힘을 가하는 작용을 하게 된다. 이러한 과정을 통해 기판과 질화갈륨(GaN)계열의 반도체층이 분리된다.
이어서 도 4와 같이, 제1 기판(110)이 분리됨에 따라 드러난 제1 층(122)상에 요철(122)을 형성할 수 있다.
요철(122)을 형성하는 방법의 일 예로 제1 기판(110)이 분리되어 드러난 제1 층(122)의 일면에 폴리머 계열의 마스크 층을 형성한 후, 열처리함으로써 마스크 패턴을 형성한다. 폴리머 계열의 마스크층은 폴리머 분말에 분산제가 첨가된 용액을 스핀 코팅을 통해 분산하여 형성할 수 있다. 이 때, 폴리머 분말로는 폴리 에틸렌 등이 사용될 수 있다.
마스크층을 열처리할 경우, 분산제가 휘발되고 남은 폴리머 분말이 응집되어 나노크기의 도트형태의 마스크 패턴이 형성될 수 있다. 폴리머 분말의 크기에 따라 형성되는 마스크 패턴의 크기가 결정되며, 폴리머 분말을 이용함으로써 제1 층(122)위에 균일하게 분산된 마스크 패턴을 형성할 수 있다.
마스크 패턴의 크기 및 배열 간격은 이후 요철 구조(122)를 형성할 때 요철 구조의 형상, 배열 간격, 및 크기를 결정할 수 있다. 즉, 마스크 패턴의 크기가 작아질수록 레이저를 흡수하는 영역의 면적이 감소하므로, 요철의 밀도가 증가할 수 있다.
마스크 패턴이 형성된 제1 층(122)의 표면은 N-face이며, N-face면에 레이저 빔이 조사되면 질소 극성이 다른 원소의 극성, 예컨대 3족원소의 극성으로 변환되어 식각이 어려운 면을 형성할 수 있다. 질소 극성이 갈륨극성으로 변환되면, 갈륨 극성을 갖는 영역은 식각이 되지 않는다.
마스크 패턴을 제거하고, 갈륨 극성을 갖는 영역을 제외한 영역을 식각할 수 있다.
즉, 식각영역과 식각저지영역을 구분하여, HF, KOH 및 H2PO4등의 용액을 이용하여 화학적 식각공정을 통해 선택적으로 식각할 수 있다. 식각방법은 이에 한정하지 않으며, 식각에 따른 요철구조(122)의 형상은 피라미드 형상, 반구형상, 등 다양한 형상을 포함한다.
요철구조(122)를 형성하기 위한 식각깊이는 식각액의 몰 농도, 식각 온도 및 식각 시간등에 의해 조절이 가능하다.
이어서 도 5를 참조하면, 요철구조(122)가 형성된 제1 층(122)의 일면에 제3 기판(140)을 형성할 수 있다. 제3 기판(140)은 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2 , SiO2 , 유리 등의 단결정, 다결정, 또는 비정질 기판일 수 있다. 바람직하게는 유리 혹은 Si기판일 수 있다.
다만, 제3 기판(140)은 이후 제2 기판(130)을 분리한 후, 활성층 및 반도체층을 성장시켜야 하므로, 질화물 반도체층을 성장시키는 데에 필요한 온도인 800도 내지 1200도에서 변형이 없어야 한다.
즉, 제3 기판(140)은 반도체층을 성장시킬 때, 성장온도환경에서 변형되지 않고, 사파이어 (Al2O3)기판에 비하여 저렴한 기판을 사용할 수 있다. 이로써, 격자상수 차이를 고려하지 않고, 고온에서 변형이 없는 물질로 구성된 기판을 사용할 수 있다.
제3 기판(140)과 결합되는 제1 도전성 반도체층(120)이 GaN계열의 반도체칠경우 일면은 N-face이며, 요철 구조는 형성되어 있을 수도 있고, 없을 수도 있다. 또한, 제1 도전성 반도체층(120)과 제3 기판(140) 사이에는 접촉층(미도시)이 더 형성될 수 있다.
접촉층(미도시)을 통하여 제3 기판(140)과 제1 층(122)이 결합하며, 결합하는 방법은 Au-Sn접합(eutectic bonding), 금속결합(metallic bonding), SOG접합(SOG bonding), 용융접합(Fusion Bondong), 폴리머접합(Polymer Bonding), 양극접합(Anodic Bonding) 및 확산결합(diffusion bonding) 중 적어도 하나의 방법일 수 있다.
이어서 도 6과 같이 제2 기판(130)을 분리할 수 있다. 제2 기판(130)을 분리하는 방법은, 레이저 리프트 오프(laser lift-off), 화학-기계 연마(chemo-mechanical polishing), 또는 습식 에칭(wet-etching)일 수 있다.
제2 기판(130)이 분리된 제1 층(122) 상에 활성층(150) 및 제2 도전성 반도체층(160)을 형성할 수 있다. 또한 제1 층(122)상에 제1 전도성 반도체층 중 제2 층(124)을 더 형성할 수 있다. 제2 기판(130)이 분리되어 드러난 제1 층(122)의 상부면은 Ga-face으로, 제2 층(124)과의 결합이 용이할 수 있다. 제2 층(124)은 제1 층(122)과 구성성분은 동일하므로, 설명을 생략한다.
활성층(150)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(150)의 성장을 위한 공정 조건은, 예컨대, 780℃의 성장 온도에서 질소를 캐리어(carrier) 가스로 사용하여 NH3, TMGa, 및 트리메틸인듐(TMIn)을 공급하여, InGaN로 이루어진 활성층(150)을 120Å 내지 1200Å의 두께로 성장시킬 수 있다. 이때, 활성층(150)은 InGaN의 각 원소성분의 몰 비율에 차이를 두어 성장시킨 적층 구성일 수 있다.
또한, 활성층(150)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자선(Quantum wire) 구조, 및 양자점(Quantum dot) 구조 중 하나로 형성될 수 있다. 다만, 본 실시예에서는 다중 양자 우물 구조를 기준으로 설명하며, 이에 한정하지는 않는다.
다중우물구조(MQW)에서는, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다.
상기 활성층(150)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(150)상부에는, 제2 도전성 반도체층(160)이 위치한다.
제2 도전성 반도체층(160)은 p형 GaN층으로 구성될 수 있으며, 외부에서 인가되는 구동 전류에 의해 정공을 활성층(150)에 공급하여 활성층(150)에서 정공과 전자가 결합하도록 할 수 있다. 제2 도전성 반도체층(160)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 도전성 반도체층(160)표면의 일부영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철을 형성해 줄 수 있다. 요철을 형성하는 방법은 상술한 바와 동일하므로, 설명을 생략하기로 한다.
한편, 제2 도전성 반도체층(160) 위에 제2 도전성 반도체층(160)과 반대의 극성을 갖는 반도체층을 형성할 수 있다. 즉 제2 도전성 반도체층(160)이 p형 반도체층일 경우 n형 반도체층을 더 형성할 수 있다. 또한 제1 도전성 반도체층(120)이 p형 반도체층이고, 제2 도전성 반도체층(160)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 제1실시예에 따른 발광소자는 n-p 접합, p-n 접합, n-p-n 접합 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
또한, 제2 기판(130)이 분리된 제1 층(122)상의 일면은 평평한 Ga-face이므로, 제1 층(122)위에 추가의 제2 층(124)을 더 형성할 수 있다. 추가로 형성된 제2 층(124) 위에 활성층(150) 및 제2 반도체층(160)을 성장시킬 수 있다.
기존에 형성된 제1 도전성 반도체층(120) 중 제1 층(122)위로 제1 도전성 반도체층(120) 중 제2 층(124), 활성층(150) 및 제2 도전성 반도체층(160)을 성장시킬 수 있다.
한편, 상술한 제1 반도체층(120), 활성층(150) 및 제2 반도체층(160)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지 않는다.
실시 예에 따른 발광 소자는 패키지 내에 실장될 수 있으며, 발광 소자가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
110 : 제1 기판 120 : 제1 도전성 반도체층
122 : 제1 층 124 : 제2 층
126 : 요철 130 : 제2 기판
132 : 결합층 140 : 제3 기판
150 : 활성층 160 : 제2 도전성 반도체층

Claims (13)

  1. 제1 기판상에 제1 도전성 반도체층 중 제1 층을 형성하는 단계;
    상기 제1 층위에 결합층을 형성하고; 제2 기판을 형성하는 단계;
    상기 제1 기판을 분리하는 단계;
    상기 제1 기판을 분리하여 드러난 제1 층 상에 제3 기판을 형성하는 단계;
    상기 제2 기판 및 상기 결합층을 분리하는 단계;및
    상기 제2 기판을 분리하여 드러난 제1 층 상에 활성층 및 제2 도전성 반도체층을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  2. 제 1항에 있어서,
    상기 제2 기판을 분리하여 드러난 제1 층 상에 제1 도전성 반도체층 중 제2 층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  3. 제 1항에 있어서,
    상기 제1 기판은 사파이어 기판인 발광소자의 제조방법.
  4. 제 1항에 있어서,
    상기 제2 및 제3 기판은, 유리, 규소(Si) 중 적어도 하나인 발광소자의 제조방법.
  5. 제 1항에 있어서,
    상기 결합층은,
    이산화규소(SiO2), 금-주석(AuSn), ITO(Indium-Tin Oxide) 중 적어도 하나인 발광소자의 제조방법.
  6. 제 1항에 있어서,
    상기 제1 기판, 상기 제2 기판 및 상기 결합층을 분리하는 방법은,
    레이저 리프트 오프 방법, 기계-화학적 연마(chemo-mechanical polishing) 방법, 전기-화학적 식각방법 및 습식식각 용액을 이용한 습식 식각방법 중 적어도 하나인 발광소자의 제조 방법.
  7. 제 1항에 있어서,
    상기 제2 기판은 상기 결합층과 Au-Sn접합(eutectic bonding), 금속결합(metallic bonding), SOG접합(SOG bonding), 용융접합(Fusion Bondong), 폴리머접합(Polymer Bonding), 양극접합(Anodic Bonding) 및 확산결합(diffusion bonding) 중 적어도 하나의 방법으로 결합되는 발광소자의 제조방법.
  8. 제 1항에 있어서,
    상기 제3 기판은 상기 제1 층과 Au-Sn접합(eutectic bonding), 금속결합(metallic bonding), SOG접합(SOG bonding), 용융접합(Fusion Bondong), 폴리머접합(Polymer Bonding), 양극접합(Anodic Bonding) 및 확산결합(diffusion bonding) 중 적어도 하나의 방법으로 결합되는 발광소자의 제조방법.
  9. 제 1항에 있어서,
    상기 제2 기판을 분리하여 드러난 제1 층의 일면은 Ga-face인 발광소자의 제조방법.
  10. 제 1항에 있어서,
    상기 제1 기판을 분리하여 드러난 제1 층 위에 요철을 형성하는 단계;를 더 포함하는 발광소자의 제조방법.
  11. 제 1항에 있어서,
    상기 결합층 위에 언도프드(un-doped) 반도체층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  12. 제 1항에 있어서,
    상기 제1 기판을 분리하여 드러난 제1 층 상에 접착층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  13. 유리 또는 규소 중 적어도 하나를 포함하는 기판;
    상기 기판위에 배치되며, 상부면이 Ga-face으로 이루어지고, 하부면에 요철이 형성된 제1 층 및 상기 제1 층 위에 배치되는 제2 층을 포함하는 제1 도전성 반도체층;
    상기 제2 층 위에 배치되는 활성층;및
    상기 활성층 위에 배치되는 제2 도전성 반도체층;을 포함하는 발광소자.
KR1020100107135A 2010-10-29 2010-10-29 발광소자의 제조방법 KR101702943B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100107135A KR101702943B1 (ko) 2010-10-29 2010-10-29 발광소자의 제조방법
US13/280,600 US8741671B2 (en) 2010-10-29 2011-10-25 Method for manufacturing light emitting device having an active layer formed over a Ga-face

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107135A KR101702943B1 (ko) 2010-10-29 2010-10-29 발광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20120045529A true KR20120045529A (ko) 2012-05-09
KR101702943B1 KR101702943B1 (ko) 2017-02-22

Family

ID=45997203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107135A KR101702943B1 (ko) 2010-10-29 2010-10-29 발광소자의 제조방법

Country Status (2)

Country Link
US (1) US8741671B2 (ko)
KR (1) KR101702943B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012658A1 (ko) * 2013-07-26 2015-01-29 코닝정밀소재 주식회사 디스플레이 패널용 초 박판 유리 핸들링 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269696B2 (en) * 2012-04-25 2016-02-23 Epistar Corporation Light-emitting device
KR101890751B1 (ko) 2012-09-05 2018-08-22 삼성전자주식회사 질화물 반도체 디바이스 및 그 제조 방법
KR101878754B1 (ko) 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법
WO2014061144A1 (ja) * 2012-10-18 2014-04-24 株式会社 旭 複合金属材の製造方法、金型の製造方法、金属製品の製造方法及び複合金属材
US20140308801A1 (en) * 2013-04-12 2014-10-16 The Board Of Trustees Of The Leland Stanford Junior University Anything on Glass
JP2015023164A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体発光素子、半導体ウェーハ及び半導体発光素子の製造方法
CN106783528B (zh) * 2015-11-25 2019-10-25 映瑞光电科技(上海)有限公司 蓝宝石衬底回收再使用的方法
CN112420888B (zh) * 2021-01-21 2021-04-23 华灿光电（浙江）有限公司 紫外发光二极管外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274975A1 (en) * 2004-06-11 2005-12-15 Hitachi Cable, Ltd. III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
KR20090014215A (ko) * 2006-05-23 2009-02-06 알프스 덴키 가부시키가이샤 반도체 발광소자의 제조방법
US20090174014A1 (en) * 2006-05-17 2009-07-09 Mike Kunze Micromechanical Actuators Comprising Semiconductors on a Group III Nitride Basis

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4035971B2 (ja) * 2001-09-03 2008-01-23 豊田合成株式会社 半導体結晶の製造方法
KR101079757B1 (ko) * 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274975A1 (en) * 2004-06-11 2005-12-15 Hitachi Cable, Ltd. III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US7253499B2 (en) * 2004-06-11 2007-08-07 Hitachi Cable, Ltd. III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US20090174014A1 (en) * 2006-05-17 2009-07-09 Mike Kunze Micromechanical Actuators Comprising Semiconductors on a Group III Nitride Basis
KR20090014215A (ko) * 2006-05-23 2009-02-06 알프스 덴키 가부시키가이샤 반도체 발광소자의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012658A1 (ko) * 2013-07-26 2015-01-29 코닝정밀소재 주식회사 디스플레이 패널용 초 박판 유리 핸들링 방법
CN105431393A (zh) * 2013-07-26 2016-03-23 康宁精密素材株式会社 处理用于显示面板的超薄玻璃的方法
US9963382B2 (en) 2013-07-26 2018-05-08 Corning Precision Materials Co., Ltd. Method for handling ultra-thin glass for display panel
CN105431393B (zh) * 2013-07-26 2019-08-23 康宁精密素材株式会社 处理用于显示面板的超薄玻璃的方法

Also Published As

Publication number Publication date
US20120107979A1 (en) 2012-05-03
US8741671B2 (en) 2014-06-03
KR101702943B1 (ko) 2017-02-22

Similar Documents

Publication Publication Date Title
KR101702943B1 (ko) 발광소자의 제조방법
US9224910B2 (en) Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR100962899B1 (ko) 반도체 발광소자 및 그 제조방법
US20120267641A1 (en) Epitaxial wafer for light emitting diode, light emitting diode chip and methods for manufacturing the same
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR20090100230A (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
TW200807752A (en) III group nitride semiconductor light emitting element, process for producing III group nitride semiconductor light emitting element, and lamp
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101039982B1 (ko) 발광 소자 및 그 제조방법
KR101125449B1 (ko) 반도체 발광소자 및 그 제조방법
JP2009289983A (ja) 窒化物半導体発光ダイオード
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2009123836A (ja) 窒化物半導体発光素子
KR20070081482A (ko) 가장자리 엔형 오믹접촉 전극 구조를 갖는 차세대 피사이드다운 구조의 수직형 발광소자
Justice et al. Group III-nitride based electronic and optoelectronic integrated circuits for smart lighting applications
KR101700792B1 (ko) 발광 소자
KR20120037709A (ko) 발광 소자
KR101745996B1 (ko) 발광소자
CN110707194B (zh) Iii族氮化物半导体发光二极管及其制造方法
KR101045949B1 (ko) 질화물 반도체 발광소자 및 이의 제조 방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 4