JP2012065511A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】ＤＣ／ＤＣコンバータを起動する際に、出力側ブリッジ回路がソフトスイッチング動作を行うことができないので、スイッチング損失やノイズ等が増加する。
【解決手段】ＤＣ／ＤＣコンバータを起動する際に、２次側ブリッジ回路５０内のＩＧＢＴ５１−１〜５１−４のソフトスイッチング動作を行わずに、１次側ブリッジ回路２０内のＩＧＢＴ２１−１〜２１−４のみのソフトスイッチング動作を行う。２次側の各ＩＧＢＴ５１−１〜５１−４には、これらと並列に還流用のダイオード５２−１〜５２−４がそれぞれ接続されているので、これらのダイオード５２−１〜５２−４の電流のみを用いて出力側の負荷ＺＬに出力電流を供給し、出力電圧Ｖｏｕｔの確立を行う。そのため、２次側ＩＧＢＴ５１−１〜５１−４がソフトスイッチング動作をできない領域に入ることなく、ＤＣ／ＤＣコンバータの起動を行うことができる。
【選択図】図１

Description

本発明は、入出力を反転して双方向等に使用できる絶縁型ＤＣ／ＤＣコンバータに係り、特に、その起動技術に関するものである。

従来、絶縁型ＤＣ／ＤＣコンバータは、例えば、下記の特許文献１に記載されているように、変圧器（以下「トランス」という。）を用いて入力側と出力側とを絶縁し、入力される直流（ＤＣ）電圧を所定レベルのＤＣ電圧に変換して出力するものである。

このＤＣ／ＤＣコンバータは、２重アクティブ・ブリッジ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式になっており、１次巻線及び２次巻線を有するトランスと、その１次巻線側に接続され、共振機能付きのスイッチング素子により構成される高圧側である入力側ブリッジ回路と、その２次巻線側に接続され、共振機能付きのスイッチング素子により構成される低圧側である出力側ブリッジ回路と、その入力側ブリッジ回路及び出力側ブリッジ回路のスイッチング素子を制御して定電圧動作を行わせる制御回路とを備えている。

例えば、高圧のＤＣ電圧が入力されると、このＤＣ入力電圧が、入力側ブリッジ回路内のスイッチング素子によりスイッチングされてＡＣ（交流）電圧に変換される。変換されたＡＣ電圧は、トランスの１次巻線と２次巻線の巻数比に比例した低圧レベルのＡＣ電圧に変換される。変換されたＡＣ電圧は、出力側ブリッジ回路内のスイッチング素子によりスイッチングされ、低圧のＤＣ電圧に変換されて一定のＤＣ出力電圧が出力される。

入力側ブリッジ回路及び出力側ブリッジ回路において、リアクトルの連続する電流により、スイッチング素子に並列に接続されたコンデンサへの充放電動作を行う。この時、コンデンサへの充電にかかる時間により電圧が一定の傾斜を持ち、電圧がゼロとなった状態でスイッチング（即ち、ソフトスイッチング）を行うことにより、スイッチング素子で生じるスイッチング損失やストレスを抑制でき、更に、スイッチングにより生じる高調波やＥＭＩ（不要電磁波）ノイズ等も低減できる。ソフトスイッチングにおいて、電圧がゼロの状態で行うスイッチングをゼロ・ボルト・スイッチング（以下「ＺＶＳ」という。）、電流がゼロの状態で行うスイッチングをゼロ・電流・スイッチング（以下「ＺＣＳ」という。）と称されている。

米国特許第５，０２７，２６４号明細書

ＩＥＥＥ ＴＲＡＮＳＡＣＴ１０ＮＳ ＯＮ ＩＮＤＵＳＴＲＹ ＡＰＰＬＩＣＡＴＩＯＮＳ，２７［１］（１９９１−１／２）（米）Ｒｉｋ Ｗ．Ａ．Ａ．ＤｅＤｏｎｃｋｅｒ ｅｔｃ"Ａ Ｔｈｒｅｅ−Ｐｈａｓｅ Ｓｏｆｔ−Ｓｗｉｔｃｈｅｄ Ｈｉｇｈ−Ｐｏｗｅｒ−，Ｄｅｎｓｉｔｙ ｄｃ／ｄｃ Ｃｏｎｖｅｒｔｅｒ ｆｏｒ Ｈｉｇｈ−Ｐｏｗｅｒ ＡｐｐＩｉｃａｔｉｏｎｓ"Ｐ．６３−７３

しかしながら、特許文献１に記載された従来のＤＣ／ＤＣコンバータでは、図２に示すような課題があった。

図２は、特許文献１に記載された従来のＤＣ／ＤＣコンバータにおけるソフトスイッチング範囲を示す図である。

ソフトスイッチング範囲ついては、特許文献１の発明者（Ｒｉｋ Ｗ．Ａ．Ａ．ＤｅＤｏｎｃｋｅｒ ｅｔｃ）により計算が行われ、前記非特許文献１に開示されている。

図２において、横軸はＤＣ入力電圧Ｖｉｎ／ＤＣ出力電圧Ｖｏｕｔの電圧比ｄ、縦軸はトランスの１次側のＡＣ電圧と２次側のＡＣ電圧との位相差φ［ｄｅｇ］である。ＤＣ／ＤＣコンバータにおける起動直後の動作点１は、電圧比ｄが０である。電圧比ｄ＝０、位相差φ＝９０°の点と電圧比ｄ＝１、位相差φ＝０°の点とを結ぶ直線２の下側の領域２ａは、出力側ソフトスイッチング不可領域である。電圧比ｄ＝１、位相差φ＝０°の点と電圧比ｄ＝３、位相差φ＝６０°の点とを結ぶ曲線３の下側の領域３ａは、入力側ソフトスイッチング不可領域である。右横方向の矢印は、起動中の動作点４の移動方向を示している。

図２に示すように、特許文献１に記載された従来のＤＣ／ＤＣコンバータでは、入力側ブリッジ回路及び出力側ブリッジ回路において、制御回路の制御により、ソフトスイッチング動作が可能である。しかし、入力側ブリッジ回路と出力側ブリッジ回路との間の位相差φ（即ち、制御回路からの出力指令値）と入出力電圧の電圧比ｄにより、ソフトスイッチング動作が行われない動作範囲（即ち、出力側ソフトスイッチング不可領域２ａ及び入力側ソフトスイッチング不可領域３ａ）が存在する。

ＤＣ／ＤＣコンバータを起動する際、高圧側である入力側ブリッジ回路と低圧側である出力側ブリッジ回路との双方でスイッチング動作を行う。特に、低圧側である出力側ブリッジ回路では、ソフトスイッチング動作範囲（＝直線２の上側の領域）が狭いので、ＤＣ／ＤＣコンバータを起動する時、制御回路の制御によって出力電圧Ｖｏｕｔを目標値まで起動する過程において、必ず出力側ブリッジ回路内のスイッチング素子がソフトスイッチングできない出力側ソフトスイッチング不可領域２ａを通過する。そのため、出力電圧Ｖｏｕｔが目標値（ソフトスイッチング可能領域を目標にした場合）に達するまでの出力電圧上昇中の期間において、出力側ブリッジ回路内のスイッチング素子がソフトスイッチング動作を行うことができない。これにより、ノイズ等が増加するという課題があった。

本発明の内の第１の発明のＤＣ／ＤＣコンバータは、１次巻線及び２次巻線を有するトランスと、共振機能付きの第１のブリッジ回路と、共振機能付きの第２のブリッジ回路と、第１の制御手段と、を有することを特徴とする。

前記共振機能付きの第１のブリッジ回路は、第１の制御信号によってオン／オフ動作する第１のスイッチング素子と、前記第１のスイッチング素子に対して逆並列に接続された還流用の第１の還流手段と、を複数有し、前記第１のスイッチング素子のオン／オフ動作により、ＤＣの入力電圧をＡＣ電圧に変換して前記１次巻線側へ供給する回路である。前記共振機能付きの第２のブリッジ回路は、第２の制御信号によってオン／オフ動作する第２のスイッチング素子と、前記第２のスイッチング素子に対して逆並列に接続された第２の還流手段と、を複数有し、前記第２の還流手段により、前記２次巻線側から供給されるＡＣ電圧を整流してＤＣの出力電圧を出力する回路である。

前記第１の制御手段は、前記第１及び第２のブリッジ回路における起動時の前記出力電圧と起動目標電圧とを比較し、前記出力電圧が前記起動目標電圧に達して前記出力電圧が確立したか否かを判定して確立無し又は確立有りの判定結果を求め、前記判定結果が確立無しの場合には、前記第１の制御信号を生成して前記第１のスイッチング素子のスイッチング動作を制御し、前記判定結果が確立有りの場合には、前記第１及び第２の制御信号を生成して前記第１及び第２のスイッチング素子の前記スイッチング動作を制御して前記起動を完了させるものである。

第２の発明のＤＣ／ＤＣコンバータは、前記第１の発明のＤＣ／ＤＣコンバータに対して、更に、第２の制御手段を有することを特徴とする。

前記第２の制御手段は、前記起動の完了後に、前記出力電圧と制御目標電圧とを比較し、フィードバック制御演算を行って、前記出力電圧が前記制御目標電圧に一致するような前記第１及び第２の制御信号を生成し、前記第１及び第２のスイッチング素子の前記スイッチング動作を制御して定電圧動作を行わせるものである。

本発明の内の第１及び第２の発明のＤＣ／ＤＣコンバータによれば、ＤＣ／ＤＣコンバータを起動する際に、第２のブリッジ回路内の第２のスイッチング素子のソフトスイッチング動作を行わずに、第１のブリッジ回路内の第１のスイッチング素子のみのソフトスイッチング動作を行う。第２のブリッジ回路内の各第２のスイッチング素子にはこれらと並列に第２の還流手段がそれぞれ接続されているので、この第２の還流手段の電流のみを用いて出力側に電流を供給し、出力電圧の確立を行っている。そのため、第２のスイッチング素子がソフトスイッチング動作をできない領域に入ることなく、ＤＣ／ＤＣコンバータの起動を行うことができる。従って、起動時においてノイズ等の発生を抑制することができる。

更に、第１のブリッジ回路と第２のブリッジ回路とが同一の構成になっているので、入出力関係を逆にすれば、双方向の使用が可能である。これにより、本発明の利用範囲が広がり、便利である。

図１は本発明の実施例１における単相用の絶縁型ＤＣ／ＤＣコンバータを示す回路図である。 図２は従来の絶縁型ＤＣ／ＤＣコンバータにおけるソフトスイッチング範囲を示す図である。 図３は図１のＤＣ／ＤＣコンバータの動作を示すフローチャートである。 図４は本発明の実施例１の起動方法におけるシミュレーション結果を示す全体図である。 図５は図４中の起動後１０ｍｓｅｃ時の拡大図である。 図６は比較例の起動方法におけるシミュレーション結果を示す全体図である。 図７は図６中の起動後２５ｍｓｅｃ時の拡大図である。 図８は本発明の実施例２における３相用の絶縁型ＤＣ／ＤＣコンバータを示す回路図である。 図９は本発明の実施例２の起動方法におけるシミュレーション結果を示す全体図である。 図１０は図９中の起動後５ｍｓｅｃ時の拡大図である。 図１１は比較例の起動方法におけるシミュレーション結果を示す全体図である。 図１２は図１１中の起動後２５ｍｓｅｃ時の拡大図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図１は、本発明の実施例１における単相用の絶縁型ＤＣ／ＤＣコンバータを示す回路図である。

この単相用の絶縁型ＤＣ／ＤＣコンバータは、入出力を反転して双方向に使用できるコンバータであり、ＤＣの入力電圧Ｖｉｎを平滑するコンデンサ１０を有している。コンデンサ１０の両端電極には、共振機能付きの第１のブリッジ回路（例えば、１次側ブリッジ回路）２０が接続されている。１次側ブリッジ回路２０の出力側ノードＮ１，Ｎ２には、共振用のインダクタ３０を介して、入出力間絶縁用のトランス４０の１次巻線４１が接続されている。トランス４０の２次巻線４２には、共振機能付きの第２のブリッジ回路（例えば、２次側ブリッジ回路）５０の入力側ノードＮ１１，Ｎ１２が接続されている。２次側ブリッジ回路５０の出力側には、平滑用のコンデンサ６０を介して、負荷ＺＬが接続される。更に、１次側ブリッジ回路２０及び２次側ブリッジ回路５０のスイッチングを制御するための４つの第１の制御信号Ｇ１，Ｇ２，Ｇ３，Ｇ４及び４つの第２の制御信号Ｇ１１，Ｇ１２，Ｇ１３，Ｇ１４を出力する制御回路７０が設けられている。

１次側ブリッジ回路２０は、４つの第１の制御信号Ｇ１〜Ｇ４によってそれぞれオン／オフ動作する４個の第１のスイッチング素子（例えば、絶縁ゲートバイポーラトランジスタ、以下「ＩＧＢＴ」という。）２１−１，２１−２，２１−３，２１−４がブリッジ形に接続されている。各ＩＧＢＴ２１−１〜２１−４は、ＭＯＳ型電界効果トランジスタ（以下「ＭＯＳＦＥＴ」という。）の欠点である高耐圧に伴って大きくなるオン抵抗による発熱と、バイポーラトランジスタの遅いスイッチング速度という欠点とを解消するために、ＭＯＳＦＥＴをゲート部に組み込んだバイポーラトランジスタであり、ゲート・エミッタ間電圧Ｖｇｅで駆動され、ゲートに入力される各制御信号Ｇ１〜Ｇ４によってオン／オフ動作する。

ＩＧＢＴ２１−１のコレクタ・エミッタと、出力側ノードＮ１と、ＩＧＢＴ２１−２のコレクタ・エミッタとが、直列に接続されて第１の直列回路が構成されている。更に、ＩＧＢＴ２１−３のコレクタ・エミッタと、出力側ノードＮ２と、ＩＧＢＴ２１−４のコレクタ・エミッタとが、直列に接続されて第２の直列回路が構成されている。これらの第１の直列回路及び第２の直列回路は、コンデンサ１０に対して並列に接続されている。各ＩＧＢＴ２１−１〜２１−４のコレクタ・エミッタ間には、第１の還流手段である例えば第１のダイオード２２−１，２２−２，２２−３，２２−４がそれぞれ逆並列に接続され、更に、共振用の第１の容量素子である例えば第１のコンデンサ２３−１，２３−２，２３−３，２３−４がそれぞれ並列に接続されている。なお、各コンデンサ２３−１〜２３−４は、各ＩＧＢＴ２１−１〜２１−４の寄生容量により構成してもよい。

１次側ブリッジ回路２０の出力側ノードＮ１，Ｎ２間には、インダクタ３０及びトランス４０の１次巻線４１が直列に接続されている。インダクタ３０は、各コンデンサ２３−１〜２３−４と共にＬＣ共振回路を構成するものであるが、このインダクタ３０を省略して、１次巻線４１のインダクタンスと各コンデンサ２３−１〜２３−４とでＬＣ共振回路を構成してもよい。

前記１次側ブリッジ回路２０は、ＩＧＢＴ２１−１〜２１−４のオン／オフ動作により、ＤＣの入力電圧ＶｉｎをＡＣ電圧に変換して１次巻線４１側へ供給し、又は、第１のダイオード２２−１〜２２−４により、１次巻線４１側から供給されるＡＣ電圧を整流してＤＣ電圧を出力する機能を有している。

２次巻線４２の両端電極には、２次側ブリッジ回路５０の入力側ノードＮ１１，Ｎ１２が接続されている。２次側ブリッジ回路５０は、１次側ブリッジ回路２０と同一の構成であり、４つの第２の制御信号Ｇ１１，Ｇ１２，Ｇ１３，Ｇ１４によってそれぞれオン／オフ動作する４個の第２のスイッチング素子（例えば、ＩＧＢＴ）５１−１，５１−２，５１−３，５１−４がブリッジ形に接続されている。各ＩＧＢＴ５１−１〜５１−４は、ゲート・エミッタ間電圧Ｖｇｅで駆動され、ゲートに入力される各第２の制御信号Ｇ１１〜Ｇ１４によってオン／オフ動作する。

ＩＧＢＴ５１−１のコレクタ・エミッタと、入力側ノードＮ１１と、ＩＧＢＴ５１−２のコレクタ・エミッタとが、直列に接続されて第１の直列回路が構成されている。同様に、ＩＧＢＴ５１−３のコレクタ・エミッタと、入力側ノードＮ１２と、ＩＧＢＴ５１−４のコレクタ・エミッタとが、直列に接続されて第２の直列回路が構成されている。これらの第１の直列回路と第２の直列回路とは、並列に接続されている。各ＩＧＢＴ５１−１〜５１−４のコレクタ・エミッタ間には、第２の還流手段である例えば第２のダイオード５２−１，５２−２，５２−３，５２−４がそれぞれ逆並列に接続され、更に、共振用の第２の容量素子である例えば第２のコンデンサ５３−１，５３−２，５３−３，５３−４がそれぞれ並列に接続されている。各コンデンサ５３−１〜５３−４は、２次巻線４２のインダクタンスと共にＬＣ共振回路を構成するものであるが、これらの各コンデンサ５３−１〜５３−４を、各ＩＧＢＴ５１−１〜５１−４の寄生容量により構成してもよい。

２次側ブリッジ回路５０から出力されるＤＣ電圧は、平滑用のコンデンサ６０により平滑されてＤＣの出力電圧Ｖｏｕｔとなり、この出力電圧Ｖｏｕｔが負荷ＺＬに供給される構成になっている。

前記２次側ブリッジ回路５０は、第２のダイオード５２−１〜５２−４により、２次巻線４２側から供給されるＡＣ電圧を整流してＤＣ電圧を出力し、又は、ＩＧＢＴ５１−１〜５１−４のオン／オフ動作により、ＤＣの入力電圧をＡＣ電圧に変換して２次巻線４２側へ供給する機能を有している。

制御回路７０は、起動時における１次側ブリッジ回路２０及び２次側ブリッジ回路５０のスイッチングを制御する第１の制御手段８０と、起動完了後の定電圧動作時における１次側ブリッジ回路２０及び２次側ブリッジ回路５０のスイッチングを制御する第２の制御手段９０とにより構成されている。

第１の制御手段８０は、１次側ブリッジ回路２０及び第２次側ブリッジ回路５０における起動時の出力電圧Ｖｏｕｔと起動目標電圧Ｖｒｅｆ１とを比較し、出力電圧Ｖｏｕｔが起動目標電圧Ｖｒｅｆ１に達して出力電圧Ｖｏｕｔが確立したか否かを判定して確立無し又は確立有りの判定結果を求め、この判定結果が確立無しの場合には、第１の制御信号Ｇ１〜Ｇ４を生成して１次側ＩＧＢＴ２１−１〜２１−４のスイッチング動作を制御し、前記判定結果が確立有りの場合には、第１の制御信号Ｇ１〜Ｇ４及び第２の制御信号Ｇ１１〜Ｇ１４を生成して１次側ＩＧＢＴ２１−１〜２１−４及び２次側ＩＧＢＴ５１−１〜５１−４のスイッチング動作を制御して起動を完了させる機能を有している。

この第１の制御手段８０は、第１の比較手段８１を有している。第１の比較手段８１は、起動時の出力電圧Ｖｏｕｔと起動目標電圧Ｖｒｅｆ１とを比較して、出力電圧Ｖｏｕｔと起動目標電圧Ｖｒｅｆ１との第１の電圧差Ｓ８１を求めるものであり、この出力側に、判定手段としての出力電圧確立判定手段８２が設けられている。出力電圧確立判定手段８２は、第１の電圧差Ｓ８１に基づき、出力電圧Ｖｏｕｔが起動目標電圧Ｖｒｅｆ１に達して出力電圧Ｖｏｕｔが確立したか否かを判定して判定結果Ｓ８２を求めるものであり、この出力側に、第１の制御駆動手段が設けられている。第１の制御駆動手段は、判定結果Ｓ８２が確立無しの場合には、第１の制御信号Ｇ１〜Ｇ４を生成して１次側ＩＧＢＴ２１−１〜２１−４のスイッチング動作を制御し、判定結果Ｓ８２が確立有りの場合には、第１の制御信号Ｇ１〜Ｇ４及び第２の制御信号Ｇ１１〜Ｇ１４を生成して１次側ＩＧＢＴ２１−１〜２１−４及び２次側ＩＧＢＴ５１−１〜５１−４のスイッチング動作を制御して起動を完了させるものである。

前記第１の制御駆動手段は、例えば、２次側スイッチング開始手段８３、制御信号演算手段１００、１次側ドライバ１０１、及び２次側ドライバ１０２により構成されている。

２次側スイッチング開始手段８３は、出力電圧確立判定手段８２から出力される判定結果Ｓ８２が確立有りの場合に、２次側スイッチング開始信号Ｓ８３を制御信号演算手段１００へ出力するものである。制御信号演算手段１００は、起動時において、２次側スイッチング開始信号Ｓ８３を入力しない場合は（即ち、２次側スイッチング開始信号Ｓ８３を入力するまでは）、１次側ＩＧＢＴ２１−１〜２１−４をソフトスイッチングさせるためのタイミング、オン／オフ時間等を演算して第１の演算結果Ｓ１００−１を１次側ドライバ１０１へ出力し、２次側スイッチング開始信号Ｓ８３を入力した場合は、第１の演算結果Ｓ１００−１を１次側ドライバ１０１へ出力すると共に、２次側ＩＧＢＴ５１−１〜５１−４をソフトスイッチングさせるためのタイミング、オン／オフ時間等を演算して第２の演算結果Ｓ１００−２を２次側ドライバ１０２へ出力し、更に、起動完了後において、演算結果Ｓ９２に基づき、１次側ＩＧＢＴ２１−１〜２１−４及び２次側ＩＧＢＴ５１−１〜５１−４をソフトスイッチングさせるためのタイミング、オン／オフ時間等を演算して第１の演算結果Ｓ１００−１及び第２の演算結果Ｓ１００−２を１次側ドライバ１０１及び２次側ドライバ１０２へそれぞれ出力するものである。

１次側ドライバ１０１は、第１の演算結果Ｓ１００−１に基づき、１次側ＩＧＢＴ２１−１〜２１−４をソフトスイッチングさせるための第１の制御信号Ｇ１〜Ｇ４を出力するものである。２次側ドライバ１０２は、第２の演算結果Ｓ１００−２に基づき、２次側ＩＧＢＴ５１−１〜５１−４をソフトスイッチングさせるための第２の制御信号Ｇ１１〜Ｇ１４を出力するものである。

第２の制御手段９０は、起動完了後に、出力電圧Ｖｏｕｔと制御目標電圧Ｖｒｅｆ２とを比較し、フィードバック制御演算を行って、出力電圧Ｖｏｕｔが制御目標電圧Ｖｒｅｆ２に一致するような第１の制御信号Ｇ１〜Ｇ４及び第２の制御信号Ｇ１１〜Ｇ１４を生成し、１次側ＩＧＢＴ２１−１〜２１−４及び２次側ＩＧＢＴ５１−１〜５１−４のスイッチング動作を制御して定電圧動作を行わせる機能を有している。

この第２の制御手段９０は、第２の比較手段９１を有している。第２の比較手段９１は、起動完了後に、出力電圧Ｖｏｕｔと制御目標電圧Ｖｒｅｆ２とを比較して、出力電圧Ｖｏｕｔと制御目標電圧Ｖｒｅｆ２との第２の電圧差Ｓ９１を求めるものであり、この出力側に、制御演算手段（例えば、比例・積分制御演算手段、以下「ＰＩ制御演算手段」という。）９２が設けられている。ＰＩ制御演算手段９２は、第２の電圧差Ｓ９１をゼロにするようなフィードバック制御演算としてのＰＩ制御演算を行って演算結果Ｓ９２を出力するものであり、この出力側に、第２の制御駆動手段が設けられている。第２の制御駆動手段は、演算結果Ｓ９２に基づき、出力電圧Ｖｏｕｔが制御目標電圧Ｖｒｅｆ２に一致するような第１の制御信号Ｇ１〜Ｇ４及び第２の制御信号Ｇ１１〜Ｇ１４を生成し、１次側ＩＧＢＴ２１−１〜２１−４及び２次側ＩＧＢＴ５１−１〜５１−４のスイッチング動作を制御して定電圧動作を行わせるものである。

前記第２の制御駆動手段は、例えば、制御信号演算手段１００、１次側ドライバ１０１及び２次側ドライバ１０２により構成されている。

このような制御回路７０を構成する第１、第２の比較手段８１，９１、出力電圧確立判定手段８２、２次側スイッチング開始手段８３、ＰＩ制御演算手段９２、及び制御信号演算手段１００は、例えば、中央処理装置（ＣＰＵ）を用いたプログラム制御可能なデジタルシグナルプロセッサ（ＤＳＰ）等のプロセッサ、あるいは、個別回路により構成されている。更に、１次側ドライバ１０１及び２次側ドライバ１０２は、トランジスタ等を用いた駆動回路により構成されている。

（実施例１の動作）
図３（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータの動作を示すフローチャートであり、同図（ａ）は起動時の動作、及び同図（ｂ）は起動完了後の定電圧動作をそれぞれ示すフローチャートである。

以下、起動時の動作（１）と、起動完了後の定電圧動作（２）とを説明する。

（１） 起動時の動作
図４は本発明の実施例１の起動方法におけるシミュレーション結果を示す全体図、及び図５は図４中の起動後１０ｍｓｅｃ時の拡大図である。図４及び図５において、横軸は起動後の時間［ｍｓｅｃ］、縦軸は出力電圧Ｖｏｕｔ［Ｖ］、制御信号Ｇ１，Ｇ１１の電圧［Ｖ］、及びＩＧＢＴ２１−１，５１−１のコレクタ電流［Ａ］である。

図３（ａ）のフローチャートにおいて、図１のＤＣ／ＤＣコンバータの起動が開始されると、ステップＳＰ１において、第１の比較手段８１は、出力電圧Ｖｏｕｔ（＝０Ｖ）と起動目標電圧Ｖｒｅｆ１（＝３４０Ｖ）とを比較して、出力電圧Ｖｏｕｔ（＝０Ｖ）と起動目標電圧Ｖｒｅｆ１との第１の電圧差Ｓ８１（＝Ｖｒｅｆ１）を算出し、ステップＳＰ２へ進む。ステップＳＰ２において、制御信号演算手段１００は、第１の電圧差Ｓ８１に基づき、１次側ＩＧＢＴ２１−１〜２１−４のオン／オフ時間等を演算して第１の演算結果Ｓ１００−１を１次側ドライバ１０１へ出力し、ステップＳＰ３へ進む。

ステップＳＰ３において、１次側ドライバ１０１は、第１の演算結果Ｓ１００−１に基づき、第１の制御信号Ｇ１〜Ｇ４を出力する。これにより、１次側スイッチングが開始され、１次側のＩＧＢＴ２１−１，２１−４とＩＧＢＴ２１−２，２１−３とが交互にオン／オフしてソフトスイッチング動作が行われる。この時、図４及び図５に示すように、２次側ドライバ１０２から制御信号Ｇ１１〜Ｇ１４が出力されていないので（Ｇ１１〜Ｇ１４＝０Ｖ）、２次側ＩＧＢＴ５１−１〜５１−４はオフ状態のままである。

図５に示すように、制御信号Ｇ１，Ｇ４が“Ｈ”レベル（＝１Ｖ）、制御信号Ｇ２，Ｇ３が“Ｌ”レベル（＝０Ｖ）になると、ＤＣ入力電圧Ｖｉｎがコンデンサ１０で平滑され、このコンデンサ１０の＋電極→１次側ＩＧＢＴ２１−１のコレクタ・エミッタ→出力側ノードＮ１→インダクタ３０→トランス４０の１次巻線４１→出力側ノードＮ２→１次側ＩＧＢＴ２１−４のコレクタ・エミッタ→コンデンサ１０の−電極へ、コレクタ電流［Ａ］が流れる。トランス４０の１次巻線４１に電流が流れると、それが２次側に誘導され、この２次巻線４２の一方の電極→入力側ノードＮ１１→ダイオード５２−１→コンデンサ６０→ダイオード５２−４→入力側ノードＮ１２→２次巻線４２の他方の電極へ、コレクタ電流が流れる。これにより、負荷ＺＬへＤＣ出力電流及び出力電圧Ｖｏｕｔが供給される。

図５に示すように、制御信号Ｇ１，Ｇ４が“Ｌ”レベル（＝０Ｖ）、制御信号Ｇ２，Ｇ３が“Ｈ”レベル（＝１Ｖ）になると、コンデンサ１０の＋電極→１次側ＩＧＢＴ２１−３のコレクタ・エミッタ→出力側ノードＮ２→トランス４０の１次巻線４１→インダクタ３０→出力側ノードＮ１→１次側ＩＧＢＴ２１−２のコレクタ・エミッタ→コンデンサ１０の−電極へ、コレクタ電流［Ａ］が流れる。トランス４０の１次巻線４１に電流が流れると、それが２次側に誘導され、この２次巻線４２の他方の電極→入力側ノードＮ１２→２次側ダイオード５２−３→コンデンサ６０→ダイオード５２−２→入力側ノードＮ１１→２次巻線４２の一方の電極へ、コレクタ電流が流れる。これにより、負荷ＺＬへＤＣ出力電流及び出力電圧Ｖｏｕｔが供給される。

１次側のＩＧＢＴ２１−１，２１−４とＩＧＢＴ２１−２，２１−３とのオン／オフ動作の際、各コンデンサ２３−１〜２３−４とインダクタ３０とにより形成されるＬＣ共振回路により、ＺＶＳのソフトスイッチング動作が行われ、図４に示すように、ＤＣ出力電圧Ｖｏｕｔが０Ｖから起動目標電圧Ｖｒｅｆ１（＝３４０Ｖ）へ上昇して行く。

図３（ａ）のステップＳＰ４において、図１の出力電圧確立判定手段８２は、第１の電圧差Ｓ８１に基づき、出力電圧Ｖｏｕｔが起動目標電圧Ｖｒｅｆ１に達して出力電圧Ｖｏｕｔが確立したか否かを判定し、判定結果Ｓ８２が確立無しの場合には（Ｎｏ）、確立するまで待ち、判定結果Ｓ８２が確立有りの場合には（Ｙｅｓ）、ステップＳＰ５へ進む。

ステップＳＰ５において、２次側スイッチング開始手段８３は、確立有りの判定結果Ｓ８２を入力すると、２次側スイッチング開始信号Ｓ８３を制御信号演算手段１００へ出力する。制御信号演算手段１００は、２次側スイッチング開始信号Ｓ８３を入力すると、２次側ＩＧＢＴ５１−１〜５１−４をソフトスイッチングさせるためのタイミング、オン／オフ時間等を演算して第２の演算結果Ｓ１００−２を２次側ドライバ１０２へ出力する。２次側ドライバ１０２は、第２の演算結果Ｓ１００−２に基づき、第２の制御信号Ｇ１１〜Ｇ１４を出力する。これにより、２次側スイッチングが開始され、２次側のＩＧＢＴ５１−１，５１−４とＩＧＢＴ５１−２，５１−３とが交互にオン／オフしてソフトスイッチング動作が行われ、起動が完了する。

（２） 起動完了後の定電圧動作
図３（ｂ）のフローチャートにおいて、図１のＤＣ／ＤＣコンバータの起動完了後、定電圧動作が開始されると、ステップＳＰ１１において、第２の比較手段９１は、出力電圧Ｖｏｕｔと制御目標電圧Ｖｒｅｆ２とを比較して、出力電圧Ｖｏｕｔと制御目標電圧Ｖｒｅｆ２との第２の電圧差Ｓ９１を算出し、ステップＳＰ１２へ進む。ステップＳＰ１２において、ＰＩ制御演算手段９２は、第２の電圧差Ｓ９１に基づき、この第２の電圧差Ｓ９１をゼロにするようなＰＩ制御演算を行って演算結果Ｓ９２を制御信号演算手段１００へ出力し、ステップＳＰ１３へ進む。

ステップＳＰ１３において、制御信号演算手段１００は、演算結果Ｓ９２に基づき、１次側ＩＧＢＴ２１−１〜２１−４と２次側ＩＧＢＴ５１−１〜５１−４とをソフトスイッチングさせるためのタイミング、オン／オフ時間等を演算し、第１の演算結果Ｓ１００−１を１次側ドライバ１０１へ出力すると共に、第２の演算結果Ｓ１００−２を２次側ドライバ１０２へ出力し、ステップＳＰ１４へ進む。

ステップＳＰ１４において、１次側ドライバ１０１は、第１の演算結果Ｓ１００−１に基づき、第１の制御信号Ｇ１〜Ｇ４を１次側ＩＧＢＴ２１−１〜２１−４のゲートへそれぞれ出力する。更に、２次側ドライバ１０２は、第２の演算結果Ｓ１００−２に基づき、第２の制御信号Ｇ１１〜Ｇ１４を２次側ＩＧＢＴ５１−１〜５１−４のゲートへそれぞれ出力する。これにより、１次側及び２次側スイッチングが行われ、１次側ＩＧＢＴ２１−１〜２１−４及び２次側ＩＧＢＴ５１−１〜がオン／オフしてソフトスイッチング動作が行われ、出力電圧Ｖｏｕｔが制御目標電圧Ｖｒｅｆ２に一致するような定電圧動作が行われる。

即ち、起動時と同様に、ＤＣ入力電圧Ｖｉｎがコンデンサ１０で平滑され、１次側のＩＧＢＴ２１−２，２１−４とＩＧＢＴ２１−３，２１−４とが交互にオン／オフ動作してＡＣ電圧に変換される。この際、各コンデンサ２３−１〜２３−４とインダクタ３０とにより、ＬＣ共振回路が構成され、１次側ＩＧＢＴ２１−１〜２１−４においてＺＶＳのソフトスイッチングが行われる。変換されたＡＣ電圧は、トランス４０にて電圧レベルが変更され、２次巻線４２から出力される。各２次側ＩＧＢＴ５１−１〜５１−４は、各１次側ＩＧＢＴ２１−１〜２１−４と同様に、各制御信号Ｇ１１〜Ｇ１４の“Ｈ”レベルによりオン状態、“Ｌ”レベルによりオフ状態となる。

例えば、制御信号Ｇ１１，Ｇ１４の“Ｈ”レベルによりＩＧＢＴ５１−１，５１−４がオン状態になると共に、制御信号Ｇ１２，Ｇ１３の“Ｌ”レベルによりＩＧＢＴ５１−２，５１−３がオフ状態になると、２次巻線４２の一方の電極→入力側ノードＮ１２→ＩＧＢＴ５１−４のコレクタ・エミッタ→コンデンサ６０→ＩＧＢＴ５１−１のコレクタ・エミッタ→入力側ノードＮ１１→２次巻線４２の他方の電極へ、コレクタ電流が流れる。又、制御信号Ｇ１１，Ｇ１４の“Ｌ”レベルによりＩＧＢＴ５１−１，５１−４がオフ状態になると共に、制御信号Ｇ１２，Ｇ１３の“Ｈ”レベルによりＩＧＢＴ５１−２，５１−３がオン状態になると、２次巻線４２の他方の電極→入力側ノードＮ１１→ＩＧＢＴ５１−２のコレクタ・エミッタ→コンデンサ６０→ＩＧＢＴ５１−３のコレクタ・エミッタ→入力側ノードＮ１２→２次巻線４２の一方の電極へ、コレクタ電流が流れる。この際、２次巻線４２のインダクタンスと各コンデンサ５３−１〜５３−４とにより、ＬＣ共振回路が構成され、２次側ＩＧＢＴ５１−１〜５１−４においてＺＶＳのソフトスイッチングが行われる。

このような２次側ＩＧＢＴ５１−１〜５１−４のスイッチング動作により、２次巻線４２から出力されたＡＣ電圧がＤＣ電圧に整流された後、コンデンサ６０により平滑されて、制御目標電圧Ｖｒｅｆ２に追従した一定のＤＣ出力電圧Ｖｏｕｔが出力される。

（実施例１の効果）
本実施例１のＤＣ／ＤＣコンバータによれば、次の（ａ）、（ｂ）のような効果がある。

（ａ） 図６は比較例の起動方法におけるシミュレーション結果を示す全体図、及び図７は図６中の起動後２５ｍｓｅｃ時の拡大図である。

図６及び図７の比較例では、図１のＤＣ／ＤＣコンバータにおける起動時において、１次側ＩＧＢＴ２１−１〜２１−４と２次側ＩＧＢＴ５１−１〜５１−４との双方でソフトスイッチング動作を行った場合のシミュレーション結果が示されている。この図６及び図７において、横軸は起動後の時間［ｓｅｃ、又はｍｓｅｃ］、縦軸は出力電圧Ｖｏｕｔ［Ｖ］、制御信号Ｇ１，Ｇ１１の電圧［Ｖ］、及びＩＧＢＴ２１−１，５１−１のコレクタ電流［Ａ］である。

図７に示すように、２次側ＩＧＢＴ５１−１のコレクタ電流には、ソフトスイッチング失敗によるサージ電流ｉｓが発生している。図示しないが、他の２次側ＩＧＢＴ５１−２〜５１−４のコレクタ電流にも、ソフトスイッチング失敗によるサージ電流ｉｓが発生する。

これに対し、本実施例１では、図４及び図５に示すように、ＤＣ／ＤＣコンバータを起動する際に、２次側ＩＧＢＴ５１−１〜５１−４のソフトスイッチング動作を行わずに、１次側ＩＧＢＴ２１−１〜２１−４のみのソフトスイッチング動作を行う。各２次側ＩＧＢＴ５１−１〜５１−４にはこれらと並列に還流手段である例えばダイオード５２−１〜５２−４がそれぞれ接続されているので、これらのダイオード５２−１〜５２−４の電流のみを用いて出力側の負荷ＺＬへ出力電流を供給し、出力電圧Ｖｏｕｔの確立を行っている。そのため、２次側ＩＧＢＴ５１−１〜５１−４がソフトスイッチング動作をできない領域に入ることなく、ＤＣ／ＤＣコンバータの起動を行うことができる。従って、起動時においてスイッチング損失やノイズ等の発生を抑制することができる。

（ｂ） 図１のＤＣ／ＤＣコンバータによれば、１次側のコンデンサ１０及びブリッジ回路２０と２次側のコンデンサ６０及びブリッジ回路５０とが同一の回路構成になっているので、例えば、入出力関係を逆にして、入力電圧Ｖｉｎ側に負荷Ｚを接続し、出力電圧Ｖｏｕｔ側から入力電圧Ｖｉｎを入力すれば、双方向の使用が可能である。これにより、本実施例１のＤＣ／ＤＣコンバータにおける利用範囲が広がり、便利である。

（実施例２の構成）
図８は、本発明の実施例２における３相用の絶縁型ＤＣ／ＤＣコンバータを示す回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２の３相用の絶縁型ＤＣ／ＤＣコンバータは、入出力を反転して双方向に使用できるコンバータであり、実施例１における単相用の１次側ブリッジ回路２０、インダクタ３０、トランス４０、及び２次側ブリッジ回路５０に代えて、３相用の１次側ブリッジ回路２０Ａ、インダクタ３０−１〜３０−３、トランス４０Ａ、及び２次側ブリッジ回路５０Ａが設けられている。更に、実施例１の単相用の制御回路７０に代えて、３相用の制御回路７０Ａが設けられている。

本実施例２の１次側ブリッジ回路５０Ａは、６個のＩＧＢＴ２１−１，２１−２，２１−３，２１−４，２１−５，２１−６を有し、これらがブリッジ形に接続されている。即ち、ＩＧＢＴ２１−１のコレクタ・エミッタ、出力側ノードＮ１、及びＩＧＢＴ２１−２のコレクタ・エミッタが直列に接続されて第１の直列回路が構成されている。同様に、ＩＧＢＴ２１−３のコレクタ・エミッタ、出力側ノードＮ２、及びＩＧＢＴ２１−４のコレクタ・エミッタが直列に接続されて第２の直列回路が構成され、更に、ＧＢＴ２１−５のコレクタ・エミッタ、出力側ノードＮ３、及びＩＧＢＴ２１−６のコレクタ・エミッタが直列に接続されて第３の直列回路が構成されている。これらの第１、第２及び第３の直列回路は、コンデンサ１０に対して並列に接続されている。

各ＩＧＢＴ２１−１〜２１−６のコレクタ・エミッタ間には、第１の還流手段である例えば第１のダイオード２２−１，２２−２，２２−３，２２−４，２２−５，２２−６がそれぞれ逆並列に接続されると共に、共振用の第１の容量素子である例えば第１のコンデンサ２３−１，２３−２，２３−３，２３−４，２３−５，２３−６がそれぞれ並列に接続されている。

各出力側ノードＮ１，Ｎ２，Ｎ３には、インダクタ３０−１，３０−２，３０−３の一方の電極がそれぞれ接続されている。

各インダクタ３０−１〜３０−３の他方の電極には、トランス４０Ａの１次巻線４１−１，４１−２，４１−３の一方の電極がそれぞれ接続されている。各１次巻線４１−１〜４１−３の他方の電極は、共通に接続されている。トランス４０Ａの２次巻線４２−１，４２−２，４２−３の一方の電極には、２次側ブリッジ回路５０Ａ内の入力側ノードＮ１１，Ｎ１２，Ｎ１３がそれぞれ接続されている。各２次巻線４２−１〜４２−３の他方の電極は、共通に接続されている。

２次側ブリッジ回路５０Ａは、６個のＩＧＢＴ５１−１，５１−２，５１−３，５１−４，５１−５，５１−６を有し、これらがブリッジ形に接続されている。即ち、ＩＧＢＴ５１−１のコレクタ・エミッタ、入力側ノードＮ１１、及びＩＧＢＴ５１−２のコレクタ・エミッタが直列に接続されて第１の直列回路が構成されている。同様に、ＩＧＢＴ５１−３のコレクタ・エミッタ、入力側ノードＮ１２、及びＩＧＢＴ５１−４のコレクタ・エミッタが直列に接続されて第２の直列回路が構成され、更に、ＧＢＴ５１−５のコレクタ・エミッタ、入力側ノードＮ１３、及びＩＧＢＴ５１−６のコレクタ・エミッタが直列に接続されて第３の直列回路が構成されている。これらの第１、第２及び第３の直列回路は、並列に接続されている。

各ＩＧＢＴ５１−１〜５１−６のコレクタ・エミッタ間には、第２の還流手段である例えば第２のダイオード５２−１，５２−２，５２−３，５２−４，５２−５，５２−６がそれぞれ逆並列に接続されると共に、共振用の第２の容量素子である例えば第２のコンデンサ５３−１，５３−２，５３−３，５３−４，５４−５，５３−６がそれぞれ並列に接続されている。この２次側ブリッジ回路５０Ａには、コンデンサ６０が並列に接続されている。

制御回路７０Ａは、１次側ブリッジ回路２０Ａ及び第２次側ブリッジ回路５０Ａにおける起動時の出力電圧Ｖｏｕｔと起動目標電圧Ｖｒｅｆ１とを比較し、出力電圧Ｖｏｕｔが起動目標電圧Ｖｒｅｆ１に達して出力電圧Ｖｏｕｔが確立したか否かを判定して確立無し又は確立有りの判定結果を求め、この判定結果が確立無しの場合には、第１の制御信号Ｇ１〜Ｇ６を生成して１次側ＩＧＢＴ２１−１〜２１−６のスイッチング動作を制御し、前記判定結果が確立有りの場合には、第１の制御信号Ｇ１〜Ｇ６及び第２の制御信号Ｇ１１〜Ｇ１６を生成して１次側ＩＧＢＴ２１−１〜２１−６及び２次側ＩＧＢＴ５１−１〜５１−６のスイッチング動作を制御して起動を完了させる機能を有している。更に、制御回路７０Ａは、起動完了後に、出力電圧Ｖｏｕｔと制御目標電圧Ｖｒｅｆ２とを比較し、フィードバック制御演算（例えば、ＰＩ制御演算）を行って、出力電圧Ｖｏｕｔが制御目標電圧Ｖｒｅｆ２に一致するような第１の制御信号Ｇ１〜Ｇ６及び第２の制御信号Ｇ１１〜Ｇ１６を生成し、１次側ＩＧＢＴ２１−１〜２１−６及び２次側ＩＧＢＴ５１−１〜５１−６のスイッチング動作を制御して定電圧動作を行わせる機能も有している。

本実施例２の３相用の制御回路７０Ａは、実施例１の単相用の制御回路７０に対して相数が異なるだけで、ほぼ同様の構成になっている。

（実施例２の動作）
本実施例２におけるＤＣ／ＤＣコンバータの起動時の動作（１）と、起動完了後の定電圧動作（２）とを説明する。

（１） 起動時の動作
図９は本発明の実施例２の起動方法におけるシミュレーション結果を示す全体図、及び図１０は図９中の起動後５ｍｓｅｃ時の拡大図である。図９において、横軸は起動後の時間［ｍｓｅｃ］、縦軸は出力電圧Ｖｏｕｔ［Ｖ］、ＩＧＢＴ２１−１，５１−１のコレクタ・エミッタ間電圧Ｖｃｅ［Ｖ］、及びＩＧＢＴ２１−１，５１−１のコレクタ電流［Ａ］である。図１０において、横軸は起動後の時間［ｍｓｅｃ］、縦軸は制御信号Ｇ１，Ｇ１１の電圧［Ｖ］、及びＩＧＢＴ２１−１，５１−１のコレクタ電流［Ａ］である。

図８のＤＣ／ＤＣコンバータの起動が開始されると、制御回路７０Ａは、出力電圧Ｖｏｕｔ（＝０Ｖ）と起動目標電圧Ｖｒｅｆ１（＝３４０Ｖ）とを比較して、出力電圧Ｖｏｕｔ（＝０Ｖ）と起動目標電圧Ｖｒｅｆ１との第１の電圧差（＝Ｖｒｅｆ１）を算出し、この第１の電圧差に基づき、１次側ＩＧＢＴ２１−１〜２１−６をソフトスイッチングさせるためのタイミング、オン／オフ時間等を演算して第１の演算結果を求め、この第１の演算結果に基づき、第１の制御信号Ｇ１〜Ｇ６を出力する。これにより、１次側スイッチングが開始され、１次側ＩＧＢＴ２１−１〜２１−６がオン／オフしてソフトスイッチング動作が行われる。この時、図１０に示すように、制御回路７０Ａから制御信号Ｇ１１〜Ｇ１６が出力されていないので（Ｇ１１〜Ｇ１６＝０Ｖ）、２次側ＩＧＢＴ５１−１〜５１−６はオフ状態のままである。

図１０に示すように、制御信号Ｇ１，Ｇ４が“Ｈ”レベル（＝１Ｖ）、制御信号Ｇ２，Ｇ３，Ｇ５，Ｇ６が“Ｌ”レベル（＝０Ｖ）になると、ＤＣ入力電圧Ｖｉｎがコンデンサ１０で平滑され、このコンデンサ１０の＋電極→１次側ＩＧＢＴ２１−１のコレクタ・エミッタ→出力側ノードＮ１→インダクタ３０−１→トランス４０Ａの１次巻線４１−１，４１−２→インダクタ３０−２→出力側ノードＮ２→１次側ＩＧＢＴ２１−４のコレクタ・エミッタ→コンデンサ１０の−電極へ、コレクタ電流［Ａ］が流れる。トランス４０の１次巻線４１−１，４１−２に電流が流れると、２次巻線４２−１，４２−２に励磁電流が誘起され、この２次巻線４２−１の一方の電極→入力側ノードＮ１１→ダイオード５２−１→コンデンサ６０→ダイオード５２−４→入力側ノードＮ１２→２次巻線４２−２→２次巻線４２−１の他方の電極へ、コレクタ電流が流れる。これにより、負荷ＺＬへＤＣ出力電流及び出力電圧Ｖｏｕｔが供給される。

図１０に示すように、制御信号Ｇ１，Ｇ４，Ｇ５，Ｇ６が“Ｌ”レベル（＝０Ｖ）、制御信号Ｇ２，Ｇ３が“Ｈ”レベル（＝１Ｖ）になると、コンデンサ１０の＋電極→１次側ＩＧＢＴ２１−３のコレクタ・エミッタ→出力側ノードＮ２→インダクタ３０−２→トランス４０Ａの１次巻線４１−２，４１−１→インダクタ３０−１→出力側ノードＮ１→１次側ＩＧＢＴ２１−２のコレクタ・エミッタ→コンデンサ１０の−電極へ、コレクタ電流［Ａ］が流れる。トランス４０の１次巻線４１−２，４１−１に電流が流れると、２次巻線４２−２，４２−１に励磁電流が誘起され、この２次巻線４２−２の一方の電極→入力側ノードＮ１２→ダイオード５２−３→コンデンサ６０→ダイオード５２−２→入力側ノードＮ１１→２次巻線４２−１→２次巻線４２−２の他方の電極へ、コレクタ電流が流れる。これにより、負荷ＺＬへＤＣ出力電流及び出力電圧Ｖｏｕｔが供給される。

１次側ＩＧＢＴ２１−１〜２１−６のオン／オフ動作の際、各コンデンサ２３−１〜２３−６と各インダクタ３０−１〜３０−３とにより形成されるＬＣ共振回路により、ＺＶＳのソフトスイッチング動作が行われ、図９に示すように、ＤＣ出力電圧Ｖｏｕｔが０Ｖから起動目標電圧Ｖｒｅｆ１（＝３４０Ｖ）へ上昇して行く。

制御回路７０Ａは、前記第１の電圧差に基づき、出力電圧Ｖｏｕｔが起動目標電圧Ｖｒｅｆ１に達して出力電圧Ｖｏｕｔが確立したか否かを判定し、判定結果が確立無しの場合には、確立するまで待ち、判定結果が確立有りの場合には、２次側ＩＧＢＴ５１−１〜５１−６をソフトスイッチングさせるためのタイミング、オン／オフ時間等を演算し、第２の制御信号Ｇ１１〜Ｇ１６を出力する。これにより、図９に示すように、例えば、起動後１５ｍｓｅｃ時に２次側スイッチングが開始され、２次側ＩＧＢＴ５１−１〜５１−６がオン／オフしてソフトスイッチング動作が行われ、起動が完了する。

（２） 起動完了後の定電圧動作
図８のＤＣ／ＤＣコンバータの起動完了後、定電圧動作が開始されると、制御回路７０Ａは、出力電圧Ｖｏｕｔと制御目標電圧Ｖｒｅｆ２との第２の電圧差を算出し、この第２の電圧差をゼロにするようなＰＩ制御演算を行い、１次側ＩＧＢＴ２１−１〜２１−６と２次側ＩＧＢＴ５１−１〜５１−６のオン／オフ時間等を演算し、第１の制御信号Ｇ１〜Ｇ６を１次側ＩＧＢＴ２１−１〜２１−６のゲートへそれぞれ出力すると共に、第２の制御信号Ｇ１１〜Ｇ１６を２次側ＩＧＢＴ５１−１〜５１−６へそれぞれ出力する。これにより、１次側及び２次側スイッチングが行われ、１次側ＩＧＢＴ２１−１〜２１−６及び２次側ＩＧＢＴ５１−１〜５１−６がオン／オフしてソフトスイッチング動作が行われ、出力電圧Ｖｏｕｔが制御目標電圧Ｖｒｅｆ２に一致するような定電圧動作が行われる。

（実施例２の効果）
本実施例２のＤＣ／ＤＣコンバータによれば、次の（ａ）、（ｂ）のような効果がある。

（ａ） 図１１は比較例の起動方法におけるシミュレーション結果を示す全体図、及び図１２は図１１中の起動後２５ｍｓｅｃ時の拡大図である。

図１１及び図１２の比較例では、図８のＤＣ／ＤＣコンバータにおける起動時において、１次側ＩＧＢＴ２１−１〜２１−６と２次側ＩＧＢＴ５１−１〜５１−６との双方でソフトスイッチング動作を行った場合のシミュレーション結果が示されている。図１１において、横軸は起動後の時間［ｍｓｅｃ］、縦軸は出力電圧Ｖｏｕｔ［Ｖ］、ＩＧＢＴ２１−１，５１−１のコレクタ・エミッタ間電圧Ｖｃｅ［Ｖ］、及びＩＧＢＴ２１−１，５１−１のコレクタ電流［Ａ］である。図１２において、横軸は起動後の時間［ｍｓｅｃ］、縦軸は制御信号Ｇ１，Ｇ１１の電圧［Ｖ］、及びＩＧＢＴ２１−１，５１−１のコレクタ電流［Ａ］である。

図１２に示すように、２次側ＩＧＢＴ５１−１のコレクタ電流には、ソフトスイッチング失敗によるサージ電流ｉｓが発生している。図示しないが、他の２次側ＩＧＢＴ５１−２〜５１−６のコレクタ電流にも、ソフトスイッチング失敗によるサージ電流ｉｓが発生する。

これに対し、本実施例２では、図１０に示すように、ＤＣ／ＤＣコンバータを起動する際に、２次側ＩＧＢＴ５１−１〜５１−６のソフトスイッチング動作を行わずに、１次側ＩＧＢＴ２１−１〜２１−６のみのソフトスイッチング動作を行う。各２次側ＩＧＢＴ５１−１〜５１−６にはこれらと並列に還流手段である例えばダイオード５２−１〜５２−６がそれぞれ接続されているので、これらのダイオード５２−１〜５２−６の電流のみを用いて出力側の負荷ＺＬに出力電流を供給し、出力電圧Ｖｏｕｔの確立を行っている。そのため、実施例１と同様に、２次側ＩＧＢＴ５１−１〜５１−６がソフトスイッチング動作をできない領域に入ることなく、ＤＣ／ＤＣコンバータの起動を行うことができる。従って、起動時においてスイッチング損失やノイズ等の発生を抑制することができる。

（ｂ） 図８のＤＣ／ＤＣコンバータによれば、１次側のコンデンサ１０及びブリッジ回路２０Ａと２次側のコンデンサ６０及びブリッジ回路５０Ａとが同一の回路構成になっているので、実施例１と同様に、例えば、入出力関係を逆にして、入力電圧Ｖｉｎ側に負荷ＺＬを接続し、出力電圧Ｖｏｕｔ側から入力電圧Ｖｉｎを入力すれば、双方向の使用が可能である。これにより、本実施例２のＤＣ／ＤＣコンバータにおける利用範囲が広がり、便利である。

（変形例）
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ｉ）、（ｉｉ）のようなものがある。

（ｉ） １次側ブリッジ回路２０，２０Ａ及び２次側ブリッジ回路５０，５０Ａ中のＩＧＢＴ２１−１〜２１−６，５１−１〜５１−６は、電界効果トランジスタ（以下「ＦＥＴ」という。）等の他のスイッチング素子を使用してもよく、これにより、実施例１、２とほぼ同様の作用効果を奏することができる。なお、ＦＥＴを使用する場合、共振用のコンデンサ２３−１〜２３−６，５３−１〜５３−６に代えて、そのＦＥＴの寄生容量を使用してもよい。又、還流用のダイオード２２−１〜２２−６，５２−１〜５２−６に代えて、そのＦＥＴの寄生ダイオードを使用してもよい。

（ｉｉ） 制御回路７０，７０Ａは、図１以外の回路構成に変更してもよい。

１０，６０ コンデンサ
２０，２０Ａ １次側ブリッジ回路
２１−１〜２１−６，５１−１〜５１−６ ＩＧＢＴ
２２−１〜２２−６，５２−１〜５２−６ ダイオード
２３−１〜２３−６，５３−１〜５３−６ コンデンサ
３０，３０−１〜３０−３ インダクタ
４０，４０Ａ トランス
４１，４１−１〜４１−３ １次巻線
４２，４２−１〜４２−３ ２次巻線
５０，５０Ａ ２次側ブリッジ回路
７０，７０Ａ 制御回路
８１，９１ 第１、第２の比較手段
８２ 出力電圧確立手段
８３ ２次側スイッチング開始手段
９２ ＰＩ制御演算手段
１００ 制御信号演算手段
１０１，１０２ １次側、２次側ドライバ

Claims (6)

1. １次巻線及び２次巻線を有する変圧器と、
   第１の制御信号によってオン／オフ動作する第１のスイッチング素子と、前記第１のスイッチング素子に対して逆並列に接続された第１の還流手段と、を複数有し、前記第１のスイッチング素子のオン／オフ動作により、直流の入力電圧を交流電圧に変換して前記１次巻線側へ供給する共振機能付きの第１のブリッジ回路と、
   第２の制御信号によってオン／オフ動作する第２のスイッチング素子と、前記第２のスイッチング素子に対して逆並列に接続された第２の還流手段と、を複数有し、前記第２の還流手段により、前記２次巻線側から供給される交流電圧を整流して直流の出力電圧を出力する共振機能付きの第２のブリッジ回路と、
   前記第１及び第２のブリッジ回路における起動時の前記出力電圧と起動目標電圧とを比較し、前記出力電圧が前記起動目標電圧に達して前記出力電圧が確立したか否かを判定して確立無し又は確立有りの判定結果を求め、前記判定結果が確立無しの場合には、前記第１の制御信号を生成して前記第１のスイッチング素子のスイッチング動作を制御し、前記判定結果が確立有りの場合には、前記第１及び第２の制御信号を生成して前記第１及び第２のスイッチング素子の前記スイッチング動作を制御して前記起動を完了させる第１の制御手段と、
   を有することを特徴とするＤＣ／ＤＣコンバータ。
2. 前記第１のブリッジ回路は、
   前記第１のスイッチング素子と、前記第１の還流手段と、前記第１のスイッチング素子に対して並列に接続された共振用の第１の容量素子と、を複数有し、
   前記第２のブリッジ回路は、
   前記第２のスイッチング素子と、前記第２の還流手段と、前記第２のスイッチング素子に対して並列に接続された共振用の第２の容量素子と、を複数有することを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
3. 前記第１の制御手段は、
   前記起動時の前記出力電圧と前記起動目標電圧とを比較して、前記出力電圧と前記起動目標電圧との第１の電圧差を求める第１の比較手段と、
   前記第１の電圧差に基づき、前記出力電圧が前記起動目標電圧に達して前記出力電圧が確立したか否かを判定して前記判定結果を求める判定手段と、
   前記判定結果が確立無しの場合には、前記第１の制御信号を生成して前記第１のスイッチング素子の前記スイッチング動作を制御し、前記判定結果が確立有りの場合には、前記第１及び第２の制御信号を生成して前記第１及び第２のスイッチング素子の前記スイッチング動作を制御して前記起動を完了させる第１の制御駆動手段と、
   を有することを特徴とする請求項１又は２記載のＤＣ／ＤＣコンバータ。
4. 請求項１〜３のいずれか１項に記載のＤＣ／ＤＣコンバータは、更に、
   前記起動の完了後に、前記出力電圧と制御目標電圧とを比較し、フィードバック制御演算を行って、前記出力電圧が前記制御目標電圧に一致するような前記第１及び第２の制御信号を生成し、前記第１及び第２のスイッチング素子の前記スイッチング動作を制御して定電圧動作を行わせる第２の制御手段を有することを特徴とするＤＣ／ＤＣコンバータ。
5. 前記第２の制御手段は、
   前記起動の完了後に、前記出力電圧と前記制御目標電圧とを比較して、前記出力電圧と前記制御目標電圧との第２の電圧差を求める第２の比較手段と、
   前記第２の電圧差に基づき、前記フィードバック制御演算を行ってフィードバック制御演算結果を出力する制御演算手段と、
   前記フィードバック制御演算結果に基づき、前記出力電圧が前記制御目標電圧に一致するような前記第１及び第２の制御信号を生成し、前記第１及び第２のスイッチング素子の前記スイッチング動作を制御して前記定電圧動作を行わせる第２の制御駆動手段と、
   を有することを特徴とする請求項４記載のＤＣ／ＤＣコンバータ。
6. 前記フィードバック制御演算は、比例・積分制御演算であることを特徴とする請求項１〜５のいずれか１項に記載のＤＣ／ＤＣコンバータ。

Images