JP6238298B2 - スイッチング電源の制御装置 - Google Patents
スイッチング電源の制御装置 Download PDFInfo
- Publication number
- JP6238298B2 JP6238298B2 JP2014139684A JP2014139684A JP6238298B2 JP 6238298 B2 JP6238298 B2 JP 6238298B2 JP 2014139684 A JP2014139684 A JP 2014139684A JP 2014139684 A JP2014139684 A JP 2014139684A JP 6238298 B2 JP6238298 B2 JP 6238298B2
- Authority
- JP
- Japan
- Prior art keywords
- primary
- sampling
- switching
- power
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
このスイッチング電源は、一方向のDC/DCコンバータであり、ACの電力Piを入力する一対の入力端子1a,1bを有している。一対の入力端子1a,1b間には、整流回路2の入力側が接続されている。整流回路2は、例えば、4つの整流用ダイオードがブリッジ接続された回路であり、この出力側に、平滑用コンデンサ3が接続されている。コンデンサ3には、高周波用の第1のトランス4とMOS形電界効果トランジスタ(metal-oxide-semiconductor field-effect transistor、以下「MOSFET」という。)等のスイッチング素子5とを有する直列回路が、並列に接続されている。トランス4は、1次巻線及び2次巻線を有し、この2次巻線の両電極間に、整流用ダイオード6及び平滑用コンデンサ7が直列に接続されている。コンデンサ7の両電極間には、一対の出力端子8a,8bが接続されている。一対の出力端子8a,8bから出力されるDCの電力Poは、負荷9へ供給される。
図3は、図2中の駆動パルスS11におけるデューティ変化と計測値S10のサンプリングタイミングtとの関係を示す波形図である。
そして、前記スイッチング電源は、1次巻線及び2次巻線を有するトランスと、前記トランスに対して直列に接続されたインダクタと、1次側の前記駆動パルスによってオン/オフ動作する1次側の前記スイッチング素子を複数有し、前記1次側のスイッチング素子のオン/オフ動作により、入力される1次側の前記DC電力を1次側のAC電力に変換して前記1次巻線側へ供給する1次側ブリッジ回路と、2次側の前記駆動パルスによってオン/オフ動作する2次側の前記スイッチング素子を複数有し、前記2次側のスイッチング素子のオン/オフ動作により、前記2次巻線側から供給される2次側のAC電力を整流して前記所望の2次側のDC電力を出力する2次側ブリッジ回路と、を有している。
前記計測手段は、前記1次側ブリッジ回路に入力される前記1次側のDC電力における電圧及び電流を計測して1次側の前記計測値を出力すると共に、前記2次側ブリッジ回路から出力される前記2次側のDC電力における電圧及び電流を計測して2次側の前記計測値を出力する。前記サンプリング手段は、前記一定期間ずらした前記第1のタイミングを順次設定するタイミング設定部と、設定された前記第1のタイミング毎に、前記1次側の計測値及び前記2次側の計測値をサンプリングして1次側の前記サンプリング値及び2次側の前記サンプリング値を出力するアナログ/デジタル変換部と、を有している。
更に、前記駆動パルス供給手段は、前記1次側のサンプリング値及び前記2次側のサンプリング値に基づき、前記1次側のDC電力と前記2次側のDC電力との間の電力変換損失を算出する損失算出部と、算出された前記電力変換損失に基づき、前記PWM制御によって1次側の前記デューティの制御指令と2次側の前記デューティの制御指令とを生成して出力するデューティ制御部と、前記1次側のデューティの制御指令に基づいて前記1次側のデューティの1次側の前記駆動パルスを生成し、この生成した前記1次側の駆動パルスを、前記第2のタイミングで、前記1次側のスイッチング素子へ供給する1次側パルス生成部と、前記2次側のデューティの制御指令に基づいて前記2次側のデューティの2次側の前記駆動パルスを生成し、この生成した前記2次側の駆動パルスを、前記第2のタイミングで、前記2次側のスイッチング素子へ供給する2次側パルス生成部と、を有することを特徴とする。
図1は、本発明の実施例1におけるスイッチング電源を示す概略の構成図である。
図1のスイッチング電源において、例えば、制御装置70内にタイミング設定部71aを設けない構成を比較例として、この問題点を説明する。
この図4では、1次側ブリッジ回路30内のスイッチング素子31〜36と、2次側ブリッジ回路60内のスイッチング素子61〜66と、のオン/オフ状態のデューティδ1,δ2の変化の波形が示されている。破線の波形と矢印は、デューティδ1,δ2の変化を示す。
以下、本実施例1におけるスイッチング電源の動作を説明する。
図5は、図1の計測のサンプリングタイミングの例を示す波形図である。
本実施例1のスイッチング電源によれば、次の(a)、(b)のような効果がある。
図6は、本発明の参考例である実施例2のスイッチング電源を示す概略の構成図である。
図6のスイッチング電源において、電圧計測部95により計測された計測電圧eが、制御装置100内のサンプリング部101に入力される。サンプリング部101内のタイミング設定部101aは、パルス生成部103から出力される駆動パルスSpの立ち下がり又は立ち上がりのタイミング信号S103を入力し、このタイミング信号S103を図5中の一定期間Tだけずらしたタイミング設定信号S101aを、A/D変換部101bへ与える。
本実施例2のスイッチング電源によれば、制御装置100内のサンプリング部101により、計測のサンプリングタイミング間に、ある一定期間Tを設け、スイッチング素子92のスイッチングタイミングと非同期としている。これにより、実施例1とほぼ同様に、スイッチング素子92のスイッチングにより発生するノイズの影響を低減することができ、より正確な計測が可能となる。
本発明は、上記実施例1、2に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(1)、(2)のようなものがある。
25,68 1、2次側計測部
25a,68a,95 電圧計測部
25b,68b 電流計測部
70,100 制御装置
71,101 サンプリング部
71a,101a タイミング設定部
71b,101b A/D変換部
72 損失算出部
73,102 デューティ制御部
74,75 1次、2次側パルス生成部
103 パルス生成部
Claims (1)
- パルス幅変調された駆動パルスによりオン/オフ動作するスイッチング素子によって直流電力を断続し、この断続した1周期内における前記スイッチング素子のオン/オフのデューティ比を変えることにより、所望の電力を出力するスイッチング電源内の電圧及び/又は電流を計測して計測値を出力する計測手段と、
順次一定期間ずらした第1のタイミング毎に、前記計測値をサンプリングしてサンプリング値を出力するサンプリング手段と、
前記サンプリング値を入力し、前記サンプリング値が所望の値になるようにパルス幅変調制御によって前記スイッチング素子のデューティを増減させ、この増減した前記デューティの前記駆動パルスを、第2のタイミングで、前記スイッチング素子へ供給する駆動パルス供給手段と、
を有するスイッチング電源の制御装置において、
前記スイッチング電源は、
1次巻線及び2次巻線を有する変圧器と、
前記変圧器に対して直列に接続されたインダクタと、
1次側の前記駆動パルスによってオン/オフ動作する1次側の前記スイッチング素子を複数有し、前記1次側のスイッチング素子のオン/オフ動作により、入力される1次側の前記直流電力を1次側の交流電力に変換して前記1次巻線側へ供給する1次側ブリッジ回路と、
2次側の前記駆動パルスによってオン/オフ動作する2次側の前記スイッチング素子を複数有し、前記2次側のスイッチング素子のオン/オフ動作により、前記2次巻線側から供給される2次側の交流電力を整流して前記所望の2次側の直流電力を出力する2次側ブリッジ回路と、を有し、
前記計測手段は、
前記1次側ブリッジ回路に入力される前記1次側の直流電力における電圧及び電流を計測して1次側の前記計測値を出力すると共に、前記2次側ブリッジ回路から出力される前記2次側の直流電力における電圧及び電流を計測して2次側の前記計測値を出力し、
前記サンプリング手段は、
前記一定期間ずらした前記第1のタイミングを順次設定するタイミング設定部と、
設定された前記第1のタイミング毎に、前記1次側の計測値及び前記2次側の計測値をサンプリングして1次側の前記サンプリング値及び2次側の前記サンプリング値を出力するアナログ/デジタル変換部と、を有し、
前記駆動パルス供給手段は、
前記1次側のサンプリング値及び前記2次側のサンプリング値に基づき、前記1次側の直流電力と前記2次側の直流電力との間の電力変換損失を算出する損失算出部と、
算出された前記電力変換損失に基づき、前記パルス幅変調制御によって1次側の前記デューティの制御指令と2次側の前記デューティの制御指令とを生成して出力するデューティ制御部と、
前記1次側のデューティの制御指令に基づいて前記1次側のデューティの1次側の前記駆動パルスを生成し、この生成した前記1次側の駆動パルスを、前記第2のタイミングで、前記1次側のスイッチング素子へ供給する1次側パルス生成部と、
前記2次側のデューティの制御指令に基づいて前記2次側のデューティの2次側の前記駆動パルスを生成し、この生成した前記2次側の駆動パルスを、前記第2のタイミングで、前記2次側のスイッチング素子へ供給する2次側パルス生成部と、を有することを特徴とするスイッチング電源の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139684A JP6238298B2 (ja) | 2014-07-07 | 2014-07-07 | スイッチング電源の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139684A JP6238298B2 (ja) | 2014-07-07 | 2014-07-07 | スイッチング電源の制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016019328A JP2016019328A (ja) | 2016-02-01 |
JP6238298B2 true JP6238298B2 (ja) | 2017-11-29 |
Family
ID=55234199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014139684A Active JP6238298B2 (ja) | 2014-07-07 | 2014-07-07 | スイッチング電源の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6238298B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176532A (ja) * | 2003-12-12 | 2005-06-30 | Hitachi Ltd | ディジタル式直流電源制御装置及び方法 |
EP2299577B1 (en) * | 2009-09-18 | 2012-08-01 | DET International Holding Limited | Digital slope compensation for current mode control |
JP5631675B2 (ja) * | 2010-09-17 | 2014-11-26 | 新電元工業株式会社 | Dc/dcコンバータ |
JP2013090520A (ja) * | 2011-10-21 | 2013-05-13 | Nippon Soken Inc | Dcdcコンバータ |
JP5726719B2 (ja) * | 2011-12-19 | 2015-06-03 | 株式会社東芝 | 電源回路 |
-
2014
- 2014-07-07 JP JP2014139684A patent/JP6238298B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016019328A (ja) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6307368B2 (ja) | Dc/dcコンバータの制御装置及びその制御方法 | |
US7307857B2 (en) | Non-isolated DC-DC converters with direct primary to load current | |
US10199927B2 (en) | PWM scheme based on space vector modulation for three-phase rectifier converters | |
JP5631675B2 (ja) | Dc/dcコンバータ | |
JP5914989B2 (ja) | スイッチング電源装置 | |
JP6008185B2 (ja) | 3レベル電力変換装置及びその制御方法 | |
JP6343187B2 (ja) | Dc/dcコンバータの制御装置及びその制御方法 | |
EP2814155A1 (en) | LC snubber circuit | |
TWI481181B (zh) | 直流轉交流電力轉換裝置及其方法 | |
JP6526546B2 (ja) | 共振形電源装置 | |
JP2008289228A (ja) | 電力変換装置 | |
TW201308853A (zh) | 電力轉換器之箝位電路 | |
JP2010252450A (ja) | 電力変換装置 | |
JP5849599B2 (ja) | フォワード形直流−直流変換装置 | |
JP2004088814A (ja) | Dc−dcコンバータ | |
JP6388154B2 (ja) | 共振型dc−dcコンバータ | |
CN114301297A (zh) | 一种功率变换器、增大逆向增益范围的方法、装置、介质 | |
JP2013038876A (ja) | Dc−dcコンバータ及びバッテリ充電器 | |
JP6458235B2 (ja) | スイッチング電源装置 | |
JP6238298B2 (ja) | スイッチング電源の制御装置 | |
WO2022179564A1 (zh) | 无桥降压功率因素校正电路 | |
CN115912920A (zh) | 一种双向谐振型直流变换器的控制方法及控制电路 | |
JP2020108246A (ja) | 制御回路、および、dc/dcコンバータ装置 | |
JP5503204B2 (ja) | 直流安定化電源回路 | |
JP3593837B2 (ja) | フライバック形dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171025 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6238298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |