JP2012059826A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】製造工程を簡略化することの可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１１上に、ダミーゲート電極及びダミーコンタクトプラグの側面を覆う層間絶縁膜１６を形成後、ダミーゲート電極、ダミーコンタクトプラグを選択的に除去して、ゲート電極形成用溝１７及びコンタクト孔１８を同時に形成し、次いで、ゲート電極形成用溝１７内、コンタクト孔１８内、及び層間絶縁膜１６の上面を覆う高誘電率絶縁膜４２を成膜し、次いで、斜めイオン注入法により、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜４２にイオン注入しないように、高誘電率絶縁膜４２を介して、半導体基板に不純物拡散領域１５を形成し、次いで、イオン注入された高誘電率絶縁膜４２を選択的に除去することで、ゲート電極形成用溝の下部にゲート絶縁膜を形成し、かつコンタクト孔から不純物拡散領域１５の上面を露出させる。
【選択図】図７

Description

本発明は、半導体装置の製造方法に関する。

近年、電子デバイスの性能向上のために、多結晶シリコンゲート／シリコン絶縁膜（シリコン酸化膜やシリコン窒化膜）／シリコン基板という構造のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタに替えて、金属ゲート／高誘電率膜／シリコン基板といった新材料を用いたＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの採用が有望視されている（例えば、特許文献１参照。）。

このようなトランジスタ構造では、シリコンを用いた場合と比較して、チャネル長（ゲートの幅）を短くしても、ゲート電極の抵抗を低く抑えることが可能となる。
一方、近年の半導体装置の高集積化が進展してきているが、２ｎｍ以下の厚さのシリコン酸化膜（ＳｉＯ_２膜）をゲート絶縁膜として用いた場合、トンネル現象等によって、ゲートリーク特性が悪化するため、低消費電力の半導体装置を実現することが困難になってきている。

そこで、次世代のゲート絶縁膜として、シリコン酸化膜（ＳｉＯ_２膜）よりも誘電率の高い高誘電率絶縁膜（例えば、ＨｆＯ膜）が注目を集めている（例えば、特許文献２参照。）。
このような高誘電率絶縁膜をゲート絶縁膜として用いることで、シリコン酸化膜（ＳｉＯ_２膜）と比較して実効的なゲート絶縁膜の厚さを薄くしても物理的な絶縁膜の厚さを厚くすることが可能となるため、リーク電流を抑制することができる。
そのため、このような高誘電率絶縁膜を、ＭＩＳトランジスタのゲート絶縁膜に適用することが行なわれている（例えば、特許文献３，４参照。）。

ところで、金属膜よりなるゲート電極、及び高誘電率絶縁膜よりなるゲート絶縁膜を備えたＭＩＳトランジスタを製造する場合、多結晶シリコンに比べて、金属膜の微細加工が難しいことや、熱処理時に高誘電率絶縁膜と半導体基板との界面に酸化膜が成長する等の問題があるため、通常のＭＯＳトランジスタと同様の工程では信頼性の高いトランジスタを形成することはできない。

そこで、ドライエッチングにより金属膜を加工してゲート電極を形成するのではなく、実際に使用するゲート電極とは異なる材料で、ゲート電極の形成領域にゲート電極と同じ構造のパターン（ダミーゲート電極）を形成し、不純物拡散領域を形成した後に、ダミーゲート電極を除去し、次いで、ダミーゲート電極が除去された領域に、ゲート絶縁膜となる高誘電率絶縁膜を形成し、その後、ダミーゲート電極が除去された領域を金属膜で埋め込むことで、ゲート電極を形成する、いわゆる置換ゲートプロセスが提案されている。

ここで、上記置換ゲートプロセスの一例について説明する。
始めに、半導体基板に素子分離領域を形成する。次いで、半導体基板上に絶縁膜（ダミーゲート絶縁膜）を形成し、次いで、該絶縁膜上にダミーゲート電極を形成する。次いで、ダミーゲート電極の側面を囲むサイドウォールを形成する。
次いで、ダミーゲート電極の両側に位置する半導体基板に、一対の不純物拡散領域（ソース／ドレイン領域）を形成する。次いで、半導体基板上に、ダミーゲート電極を覆うように層間絶縁膜を成膜し、その後、層間絶縁膜を研磨することで、ダミーゲート電極の上面を露出させる。

次いで、ダミーゲート電極と、絶縁膜（ダミーゲート絶縁膜）とを順次除去することで、サイドウォール膜の内側に、半導体基板の上面を露出するゲート電極形成用溝を形成する。
次いで、ゲート電極形成用溝の内面、及び層間絶縁膜の上面を覆う高誘電率絶縁膜を成膜し、その後、該高誘電率絶縁膜上に、ゲート電極形成用溝を埋め込む金属膜を成膜する。
次いで、ＣＭＰ法により、層間絶縁膜の上面に形成された金属膜及び高誘電率絶縁膜を除去することで、ゲート電極形成用溝内に、高誘電率絶縁膜よりなるゲート絶縁膜、及び金属膜よりなるゲート電極が形成される（例えば、特許文献３参照。）。

特開２０００−３５３７５６号公報 特開２００４−３５６５７６号公報 特開２００３−３０３９６３号公報 特許第３７２７２９９号公報

ところで、層間絶縁膜には、該層間絶縁膜を貫通し、不純物拡散領域を露出するコンタクト孔に形成されたコンタクトプラグが存在する。
コンタクト孔は、例えば、上記ゲート電極形成用溝を形成する工程と高誘電率絶縁膜を成膜する工程との間に形成する。具体的には、コンタクト孔は、層間絶縁膜上に開口部を有したホトレジストを形成し、次いで、ホトレジストをマスクとするドライエッチングにより、層間絶縁膜をエッチングすることで形成する。なお、コンタクト孔形成後に、該ホトレジストは除去する。

また、コンタクトプラグを形成する直前に、コンタクト孔の底面に高誘電率絶縁膜が存在すると、コンタクトプラグと不純物拡散領域とを電気的に接続することができない。
そこで、コンタクトプラグを形成する前に、層間絶縁膜上に、コンタクト孔を露出する開口部を有したホトレジストを形成し、該ホトレジストをマスクとするエッチングにより、コンタクト孔内（具体的には、コンタクト孔の底面）に形成された高誘電率絶縁膜を除去する必要がある。なお、コンタクト孔内に形成された高誘電率絶縁膜を除去後に、該ホトレジストは除去する。

このように、上記置換ゲートプロセスを用い、かつホトリソグラフィ技術及びドライエッチング技術を用いて、コンタクト孔の形成、及びコンタクト孔内（具体的には、コンタクト孔の底面）に形成された高誘電率絶縁膜の除去を行なった場合、ホトレジストを形成する工程、ドライエッチングする工程、及びホトレジストを除去する工程をそれぞれ２回ずつ行なう必要がある。このため、半導体装置の製造工程が煩雑になってしまうという問題があった。

本発明の一観点によれば、半導体基板上に、絶縁膜と、導電膜とを順次形成し、前記絶縁膜及び前記導電膜をパターニングすることで、パターニングされた前記絶縁膜上に、前記導電膜よりなるダミーゲート電極、及び前記導電膜よりなり、かつ前記ダミーゲート電極の幅よりも大きい幅とされたダミーコンタクトプラグを同時に形成する工程と、前記半導体基板上に、前記ダミーゲート電極の側面、及び前記ダミーコンタクトプラグの側面を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜を形成後に、前記ダミーゲート電極及び前記ダミーコンタクトプラグと、前記パターニングされた絶縁膜と、を順次選択的に除去することで、前記ダミーゲート電極の形成領域に、前記半導体基板の上面を露出するゲート電極形成用溝と、前記ダミーコンタクトプラグの形成領域に、前記半導体基板の上面を露出するコンタクト孔と、を同時に形成する工程と、前記ゲート電極形成用溝の内面、前記コンタクト孔の内面、及び前記層間絶縁膜の上面を覆う高誘電率絶縁膜を成膜する工程と、少なくとも前記ゲート電極形成用溝の底面に形成された前記高誘電率絶縁膜に不純物がイオン注入されないように、斜めイオン注入法により、前記コンタクト孔の底面に形成された前記高誘電率絶縁膜を介して、前記半導体基板に前記不純物をイオン注入することで、不純物拡散領域を形成すると共に、前記不純物がイオン注入された前記高誘電率絶縁膜にダメージを与える工程と、ウエットエッチング法により、前記ダメージを受けた前記高誘電率絶縁膜を選択的に除去することで、前記ゲート電極形成用溝の底面に、前記不純物がイオン注入されていない前記高誘電率絶縁膜よりなるゲート絶縁膜を形成すると共に、前記コンタクト孔から前記不純物拡散領域の上面を露出する工程と、前記ゲート絶縁膜が形成された前記ゲート電極形成用溝、及び前記コンタクト孔を金属膜で埋め込むことで、前記ゲート電極形成用溝内に前記金属膜よりなるゲート電極、及び前記コンタクト孔に前記金属膜よりなるコンタクトプラグを同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。

本発明の半導体装置の製造方法によれば、半導体基板上に、絶縁膜と、導電膜とを順次成膜し、絶縁膜及び導電膜をパターニングすることで、パターニングされた絶縁膜上に、導電膜よりなるダミーゲート電極、及び導電膜よりなり、かつダミーゲート電極の幅よりも大きい幅とされたダミーコンタクトプラグを同時に形成し、次いで、半導体基板上に、ダミーゲート電極の側面、及びダミーコンタクトプラグの側面を覆う層間絶縁膜を形成し、次いで、ダミーゲート電極及びダミーコンタクトプラグと、パターニングされた絶縁膜と、を順次選択的に除去することで、ダミーゲート電極の形成領域に、半導体基板の上面を露出するゲート電極形成用溝と、ダミーコンタクトプラグの形成領域に、半導体基板の上面を露出するコンタクト孔と、を同時に形成することにより、コンタクト孔形成用のホトレジストを形成する工程、該ホトレジストを介したドライエッチングを行なう工程、及び該ホトレジストを除去する工程を行なうことなく、ゲート電極形成用溝と共に、コンタクト孔を形成することが可能となるので、半導体装置の製造工程を簡略化できると共に、コンタクト孔の直径よりも小さい幅とされたゲート電極形成用溝を形成することが可能となる。

このように、ゲート電極形成用溝の幅をコンタクト孔の直径よりも小さく形成することで、斜めイオン注入法により、半導体基板に不純物拡散領域を形成する際、ゲート電極形成用溝の底面に形成された高誘電率絶縁膜に不純物がイオン注入されることを防止（つまり、ダメージを受けることを防止）することが可能となる。

また、ダメージを受けた高誘電率絶縁膜のエッチング速度は、ゲート電極形成用溝の底面に形成されたダメージを受けていない高誘電率絶縁膜（ゲート絶縁膜の母材となる膜）のエッチング速度と比較して速くなるため、ダメージを受けた高誘電率絶縁膜をウエットエッチングにより除去する際、ゲート電極形成用溝の底面に形成された高誘電率絶縁膜（ゲート絶縁膜の母材となる膜）を除去することなく、ダメージを受けた高誘電率絶縁膜を選択的に容易に除去して、ダメージを受けていない高誘電率絶縁膜よりなるゲート絶縁膜を形成することが可能となる。

これにより、ゲート絶縁膜を形成するためのホトレジストを形成する工程、該ホトレジストを介したドライエッチングにより高誘電率絶縁膜をパターニングする工程、及び該ホトレジストを除去する工程を行なう必要がなるため、半導体装置の製造工程を簡略化することができる。

本発明の実施の形態に係る半導体装置の主要部を示す断面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１０）である。

以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。

（実施の形態）
図１は、本発明の実施の形態に係る半導体装置の主要部を示す断面図である。
図１を参照するに、本実施の形態の半導体装置１０は、半導体基板１１と、素子分離領域１２と、一対のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１３（他の不純物拡散領域）と、一対の不純物拡散領域１５と、第１の層間絶縁膜１６と、ゲート電極形成用溝１７と、コンタクト孔１８と、ゲート絶縁膜２１と、ゲート電極２３と、コンタクトプラグ２４と、第１の配線２６と、第２の配線２７と、第２の層間絶縁膜２９と、を有する。

半導体基板１１としては、例えば、シリコン基板（具体的には、例えば、ｐ型のシリコン基板）を用いることができる。以下、半導体基板１１として、ｐ型のシリコン基板（シリコンウェハ）を用いた場合を例に挙げて説明する。
素子分離領域１２は、半導体基板１１に形成された素子分離用溝３２と、素子分離用溝３２を埋め込む絶縁膜３３とにより構成されており、活性領域を区画している。絶縁膜３３としては、例えば、シリコン酸化膜（ＳｉＯ_２膜）を用いることができる。

一対のＬＤＤ領域１３は、ｎ型不純物（例えば、ヒ素（Ａｓ）やリン（Ｐ）等）を含んだ領域であり、ゲート電極２３を挟み込むように配置された不純物拡散領域１５とゲート電極２３との間に位置する半導体基板１１に形成されている。ＬＤＤ領域１３の上面１３ａは、半導体基板１１の上面１１ａに対して面一とされている。ＬＤＤ領域１３は、不純物拡散領域１５と接触している。ＬＤＤ領域１３は、不純物拡散領域１５よりも不純物濃度の低い不純物拡散領域である。

一対の不純物拡散領域１５は、ＬＤＤ領域１３と比較して、高濃度のｎ型不純物（例えば、ヒ素（Ａｓ）やリン（Ｐ）等）を含んだ領域であり、コンタクトプラグ２４の下方に位置する半導体基板１３に形成されている。
一対の不純物拡散領域１５は、その一方の端部がＬＤＤ領域１３と接触しており、他方の端部が素子分離領域１２と接触している。一対の不純物拡散領域１５は、ＬＤＤ領域１３を介して、ゲート電極２３を挟み込むように配置されている。
一対の不純物拡散領域１５は、その深さがＬＤＤ領域１３よりも深くなるように形成されている。また、不純物拡散領域１５の上面１５ａは、半導体基板１１の上面１１ａに対して面一とされている。一対の不純物拡散領域１５は、その一方がソース領域として機能し、他方がドレイン領域として機能する。

第１の層間絶縁膜１６は、素子分離領域１２の上面１２ａ、及びＬＤＤ領域１３の上面１３ａを覆うように設けられている。第１の層間絶縁膜１６の上面１６ａは、平坦な面とされている。第１の層間絶縁膜１６としては、例えば、シリコン酸化膜（ＳｉＯ_２膜）やシリコン窒化膜（ＳｉＮ膜）等を用いることができる。
第１の層間絶縁膜１６としてシリコン窒化膜（ＳｉＮ膜）を用いた場合、第１の層間絶縁膜１６の厚さＭは、例えば、１００〜３００ｎｍとすることができる。なお、本実施の形態では、第１の層間絶縁膜１６としてシリコン窒化膜を用いた場合を例に挙げて、以下の説明を行う。
ゲート電極形成用溝１７は、一対のＬＤＤ領域１３間に位置する第１の層間絶縁膜１６を貫通するように形成されている。これにより、ゲート電極形成用溝１７は、半導体基板１１の上面１１ａを露出している。ゲート電極形成用溝１７の幅Ｗ_１は、例えば、５０〜１００ｎｍとすることができる。

コンタクト孔１８は、不純物拡散領域１５上に位置する第１の層間絶縁膜１６を貫通するように形成されている。これにより、コンタクト孔１８は、不純物拡散領域１５の上面１５ａを露出している。コンタクト孔１８は、例えば、四角柱形状とすることができる。
コンタクト孔１８の開口幅Ｒ_１は、ゲート電極形成用溝１７の幅Ｗ_１よりも大きくなるように構成されている。ゲート電極形成用溝１７の幅Ｗ_１が５０〜１００ｎｍの場合、コンタクト孔１８の開口幅Ｒ_１は、例えば、１００〜３００ｎｍとすることができる。

ゲート絶縁膜２１は、ゲート電極形成用溝１７の側面１７ｂのうち、ゲート電極形成用溝１７の下部１７Ａに対応する面、及びゲート電極形成用溝１７の底面１７ａを覆うように形成されている。
ゲート絶縁膜２１は、一般にゲート絶縁膜に用いられている二酸化ケイ素膜（ＳｉＯ_２膜）の比誘電率３．９よりも高い比誘電率を有した高誘電率絶縁膜をパターニングすることで形成される。

ゲート絶縁膜２１の母材となる高誘電率絶縁膜としては、例えば、ＨｆＯ膜を用いることができる。ＨｆＯ膜は、ＨＦ（フッ化水素）系のエッチング液でエッチング可能な膜である。
ゲート絶縁膜２１の母材としてＨｆＯ膜を用いた場合、ゲート絶縁膜２１の厚さは、例えば、２〜３ｎｍとすることができる。

また、ゲート絶縁膜２１の母材となる高誘電率絶縁膜として、例えば、ハフニウムを含有する酸化物からなる膜、例えば、窒化ハフニウムシリケート、ハフニウムシリケート、ハフニア、及びハフニウムアルミネートから選ばれる少なくとも一種の材料からなる膜を用いてもよい。
さらに、ゲート絶縁膜２１の母材となる高誘電率絶縁膜として、窒化酸化シリコン（ＳｉＯＮ）、窒化ハフニウムシリケート、ハフニウムシリケート、ハフニア、ジルコニウムシリケート、ジルコニア、ハフニウムアルミネート、ランタンオキサイド、アルミナ、セリア、イットリア、ガドリニア等の高誘電率材料、或いはこれらの混合物からなる膜を用いてもよい。

ゲート電極２３は、ゲート電極形成用溝１７の下部１７Ａ（ゲート電極形成用溝１７の底面１７ａ、及びゲート電極形成用溝１７の側面１７ｂの一部で囲まれた部分）を覆うゲート絶縁膜２１を介して、ゲート電極形成用溝１７内に設けられている。
ゲート電極２３の上面２３ａは、第１の層間絶縁膜１６の上面１６ａに対して面一とされている。ゲート電極２３の幅は、ゲート電極形成用溝１７の幅Ｗ_１と等しく、例えば、５０〜１００ｎｍとすることができる。

ゲート電極２３の母材としては、金属膜を用いる。ゲート電極２３の母材となる金属膜としては、例えば、ＴｉＮ膜やＴａＮ膜等を用いることができる。
このように、ゲート電極２３の母材として金属膜を用いることで、ゲート電極をポリシリコン膜で構成した場合と比較して、ゲート電極２３の抵抗値を小さくすることができる。
なお、ゲート電極２３の母材となる金属膜は、コンタクトプラグ２４の母材でもある。

コンタクトプラグ２４は、コンタクト孔１８内に設けられている。コンタクトプラグ２４の上面２４ａは、平坦な面とされており、第１の層間絶縁膜１６の上面１６ａに対して面一とされている。コンタクトプラグ２４の下端は、不純物拡散領域１５の上面１５ａと接触している。これにより、コンタクトプラグ２４は、不純物拡散領域１５と電気的に接続されている。

コンタクトプラグ２４の形状は、例えば、四角柱とすることができる。これにより、コンタクトプラグ２４が円柱の場合と比較して、コンタクトプラグ２４と不純物拡散領域１５との間の接触面積を増加させることができる。
コンタクトプラグ２４の幅は、コンタクト孔１８の開口幅Ｒ_１と等しい。コンタクトプラグ２４の形状が四角柱の場合、コンタクトプラグ２４の幅は、例えば、１００〜３００ｎｍとすることができる。また、コンタクトプラグ２４の母材としては、金属膜（例えば、ＴｉＮ膜やＴａＮ膜等）を用いることができる。

第１の配線２６は、第１の層間絶縁膜１６の上面１６ａに設けられており、ゲート電極２３の上端と接続されている。これにより、第１の配線２６は、ゲート電極２３と電気的に接続されている。
第２の配線２７は、第１の層間絶縁膜１６の上面１６ａに設けられており、コンタクトプラグ２４の上端と接続されている。これにより、第２の配線２７は、コンタクトプラグ２４と電気的に接続されている。上記第１及び第２の配線２７の母材としては、金属膜を用いることができる。

第２の層間絶縁膜２９は、第１及び第２の配線２６，２７を覆うように、第１の層間絶縁膜１６の上面１６ａに設けられている。第２の層間絶縁膜２９としては、例えば、シリコン酸化膜（ＳｉＯ_２膜）を用いることができる。

図２〜図１１は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図である。図２〜図１１において、図１に示す半導体装置１０と同一構成部分には同一符号を付す。
次に、図２〜図１１を参照して、本実施の形態の半導体装置１０の製造方法について説明する。

始めに、図２に示す工程では、半導体基板１１としてｐ型のシリコン基板を準備し、該シリコン基板に素子分離用溝３２を形成する。次いで、素子分離用溝３２を絶縁膜３３となるシリコン酸化膜（ＳｉＯ_２膜））で埋め込むことで、素子分離用溝３２及び絶縁膜３３よりなる素子分離領域１２を形成する。このとき、素子分離領域１２は、その上面１２ａが半導体基板１１の上面１１ａに対して面一となるように形成する。上記素子分離領域１２を形成することで、活性領域が区画される。

次いで、半導体基板１１の上面１１ａ及び素子分離領域１２の上面１２ａを覆う絶縁膜３６と、絶縁膜３６の上面を覆う導電膜３７とを順次形成する。
具体的には、熱酸化法により、半導体基板１１の上面１１ａを覆うシリコン酸化膜（ＳｉＯ_２膜）を形成し、次いで、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、該シリコン酸化膜（ＳｉＯ_２膜）の上面を覆う導電膜３７としてポリシリコン膜を形成する。
なお、本実施の形態では、導電膜３７としてポリシリコン膜を形成する場合を例に挙げて説明したが、導電膜３７は、異方性エッチング（ドライエッチング）により、微細なパターン（例えば、幅が５０〜３００ｎｍのパターン）に加工しやすい膜であればよい。よって、導電膜３７は、異方性エッチング（ドライエッチング）により加工しにくい金属膜以外の膜で、かつ上記条件を満たす膜であればよく、ポリシリコン膜に限定されない。

次いで、導電膜３７上に、導電膜３７の上面のうち、ダミーゲート電極３８及びダミーコンタクトプラグ３９の形成領域に対応する面を覆うように、ホトレジスト（図示せず）を形成する。
次いで、該ホトレジストをマスクとする異方性エッチング（ドライエッチング）により、導電膜３７及び絶縁膜３６をパターニングすることで、パターニングされた絶縁膜３６上に、導電膜３７よりなるダミーゲート電極３８、及び導電膜３７よりなり、かつダミーゲート電極３８の幅Ｗ_２よりも大きい開口幅Ｒ_２とされたダミーコンタクトプラグ３９を同時に形成する。このとき、ダミーコンタクトプラグ３９は、ダミーゲート電極３８を挟み込むように形成する。

また、ダミーコンタクトプラグ３９の形状は、例えば、四角柱にするとよい。これにより、後述する図１０に示す工程で形成されるコンタクトプラグ２４の形状を四角柱にすることが可能となるので、コンタクトプラグ２４の形状が円柱の場合と比較して、コンタクトプラグ２４と不純物拡散領域１５との間の接触面積を増加させることができる。

また、半導体基板１１上に、絶縁膜３６と、導電膜３７とを順次形成し、導電膜３７をパターニングして、ダミーゲート電極３８及びダミーコンタクトプラグ３９を形成するため、ダミーゲート電極３８及びダミーコンタクトプラグ３９の高さは等しくなる。ダミーゲート電極３８及びダミーコンタクトプラグ３９の高さは、例えば、１００〜３００ｎｍとすることができる。
なお、図２では、ダミーゲート電極３８とダミーコンタクトプラグ３９との間に形成される絶縁膜３６を除去した場合を例に挙げて説明しているが、ダミーゲート電極３８とダミーコンタクトプラグ３９との間に形成される絶縁膜３６は、必要に応じて除去するばよい。

次いで、図３に示す工程では、イオン注入法により、ダミーゲート電極３８及びダミーコンタクトプラグ３９をマスクとして、ダミーコンタクトプラグ３９とダミーゲート電極３８との間に位置する半導体基板１１（ｐ型のシリコン基板）の上面１１ａに、低濃度のｎ型不純物（具体的には、ヒ素（Ａｓ）やリン（Ｐ））を選択的に注入することで、半導体基板１１の上面１１ａに対して面一とされた上面１３ａを有する一対のＬＤＤ領域１３（他の不純物拡散領域）を形成し、その後、一対のＬＤＤ領域１３の下側にｐ型不純物であるボロン（Ｂ）等を注入することでＥｘｔｅｎｓｉｏｎ−ｈａｌｏを形成する。

上記ｎ型不純物としてヒ素（Ａｓ）をイオン注入する場合の注入条件としては、エネルギーが２〜５ＫｅＶ、ドーズ量を１〜５Ｅ１５ｉｏｎｓ／ｃｍ^２とすることができる。また、ｐ型不純物としてボロン（Ｂ）をイオン注入する場合の注入条件としては、エネルギーが５〜１０ＫｅＶ、ドーズ量を１〜５Ｅ１３ｉｏｎｓ／ｃｍ^２とすることができる。
これにより、ダミーゲート電極３８の側面３８ｂ側、及びダミーゲート電極３８の側面３８ｃ側に、ＬＤＤ領域１３が形成される。なお、ＬＤＤ領域１３は、図１に示す不純物拡散領域１５に含まれるｎ型不純物の濃度よりも低くなるように形成する。
なお、図２に示す工程の後に、ダミーゲート電極３８の側面３８ｃにサイドウォールを形成し、その後、ＬＤＤ領域１３を形成してもよい。

次いで、図４に示す工程では、ダミーゲート電極３８の側面３８ｂ，３８ｃ、及びダミーコンタクトプラグ３９の側面３９ｂを覆うように第１の層間絶縁膜１６を形成する。
このとき、第１の層間絶縁膜１６は、第１の層間絶縁膜１６の上面１６ａが、ダミーゲート電極３８の上面３８ａ、及びダミーコンタクトプラグ３９の上面３９ａに対して面一になるように形成する。

具体的には、ＣＶＤ法により、ダミーゲート電極３８の上面３８ａ及び側面３８ｂ，３８ｃ、及びダミーコンタクトプラグ３９の上面３９ａ及び側面３９ｂを覆うように、第１の層間絶縁膜１６としてシリコン窒化膜（ＳｉＮ膜）を成膜する。
次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いた研磨により、ダミーゲート電極３８の上面３８ａ、及びダミーコンタクトプラグ３９の上面３９ａよりも上方に形成された不要な第１の層間絶縁膜１６を除去する。この
上記研磨後の第１の層間絶縁膜１６の厚さＭは、例えば、１００〜３００ｎｍとすることができる。

次いで、図５に示す工程では、図４に示すポリシリコン膜よりなるダミーゲート電極３９及びダミーコンタクトプラグ３９を選択的に除去し、次いで、図４に示すパターニングされた絶縁膜３６を選択的に除去することで、ダミーゲート電極３８の形成領域Ａに半導体基板１１の上面１１ａを露出するゲート電極形成用溝１７と、ダミーコンタクトプラグ３９の形成領域Ｂに半導体基板１１の上面１１ａを露出するコンタクト孔１８と、を同時に形成する。
これにより、コンタクト孔１８は、その開口幅Ｒ_１が図２に示すダミーコンタクトプラグ３９の開口幅Ｒ_２と略等しくなる。また、ゲート電極形成用溝１７は、その幅Ｗ_１がコンタクト孔１８の開口幅Ｒ_１よりも小さく、かつダミーゲート電極３８の幅Ｗ_２と略等しくなる。

このように、コンタクト孔１８の開口幅Ｒ_１よりも小さい幅Ｗ_１とされたゲート電極形成用溝１７と共に、コンタクト孔１８を形成することにより、コンタクト孔形成用のホトレジストを形成する工程、該ホトレジストを介したドライエッチングを行なう工程、及び該ホトレジストを除去する工程を行なう必要がなくなるため、半導体装置１０の製造工程を簡略化できる。

なお、図５では、図４に示す絶縁膜３６を除去する場合を例に挙げて説明したが、図４に示す絶縁膜３６は必要に応じて除去すればよい。
絶縁膜３６がシリコン酸化膜（ＳｉＯ_２膜）の場合、絶縁膜３６は、ＨＦ（フッ化水素）系のエッチング液で除去することができる。
また、ダミーゲート電極３８及びダミーコンタクトプラグ３９の母材がポリシリコン膜の場合、ダミーゲート電極３８及びダミーコンタクトプラグ３９は、アンモニア水やフッ硝酸系のエッチング液により除去することができる。

次いで、図６に示す工程では、ゲート電極形成用溝１７の内面（具体的には、ゲート電極形成用溝１７の底面１７ａ及び側面１７ｂ）、コンタクト孔１８の内面（具体的には、コンタクト孔１８の底面１８ａ及び側面１８ｂ）、及び第１の層間絶縁膜１６の上面１６ａを覆う高誘電率絶縁膜４２を成膜する。

具体的には、高誘電率絶縁膜４２として、ＨＦ（フッ化水素）系のエッチング液によりエッチング可能なＨｆＯ膜（例えば、厚さが２〜３ｎｍ）を成膜する。
上記ＨｆＯ膜の成膜方法としては、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いるとよい。
例えば、ＡＬＤ法を用いてＨｆＯ膜を成膜することにより、ゲート電極形成用溝１７の内面、コンタクト孔１８の内面、及び第１の層間絶縁膜１６の上面１６ａに、薄く、かつ均一な厚さとされた高誘電率絶縁膜４２（この場合、ＨｆＯ膜）を成膜することができる。

なお、ゲート電極形成用溝１７及びコンタクト孔１８が形成される第１の層間絶縁膜１６の膜種は、高誘電率絶縁膜４２のエッチング特性（具体的には、どのようなエッチング液でエッチングされるか）に応じて、適宜選択するとよい。
具体的には、高誘電率絶縁膜４２としてＨＦ（フッ化水素）系のエッチング液によりエッチング可能なＨｆＯ膜を用いる場合、第２の層間絶縁膜１４としてシリコン窒化膜（ＳｉＮ膜）を用いるとよい。

このように、高誘電率絶縁膜４２としてＨｆＯ膜を用いる場合、第１の層間絶縁膜１６としてシリコン窒化膜（ＳｉＮ膜）を成膜することで、シリコン窒化膜（ＳｉＮ膜）はＨＦ（フッ化水素）系のエッチング液でほとんどエッチングされないため、後述する図８に示す工程（ダメージを受けた高誘電率絶縁膜４２をウエットエッチングで除去する工程）において、ゲート電極形成用溝１７の幅Ｗ_１、及びコンタクト孔１８の開口幅Ｒ_１が大きくなることを防止できる。

また、例えば、アルカリ系のエッチング液（例えば、ＴＭＡＨ(水酸化テトラメチルアンモニウム)水溶液）でエッチング可能な絶縁膜（例えば、ＡｌＯ膜）を高誘電率絶縁膜４２として成膜する場合、第１の層間絶縁膜１６としてシリコン酸化膜（ＳｉＯ_２膜）を用いることができる。
この場合、シリコン酸化膜（ＳｉＯ_２膜）がアルカリ系のエッチング液でほとんどエッチングされないため、ゲート電極形成用溝１７の幅Ｗ_１、及びコンタクト孔１８の開口幅Ｒ_１が大きくなることを防止できる。

また、本実施の形態では、高誘電率絶縁膜４２として、一般にゲート絶縁膜に用いられている二酸化ケイ素膜（ＳｉＯ_２膜）の比誘電率３．９よりも高い比誘電率を有する絶縁膜を形成すればよく、高誘電率絶縁膜４２となる絶縁膜は、上記説明したＨｆＯ膜及びＡｌＯ膜に限定されない。

次いで、図７に示す工程では、ゲート電極形成用溝１７の下部１７Ａ（ゲート電極形成用溝１７の底面１７ａを含む）に形成された高誘電率絶縁膜４２にｎ型不純物が注入されないように、図７に示す構造体の上面側から、斜めイオン注入法により、コンタクト孔１８の底面１８ａに形成された高誘電率絶縁膜４２を介して、右斜め下方向であるＣ方向、及び左斜め下方向であるＤ方向から半導体基板１１にｎ型不純物をイオン注入する。

これにより、コンタクト孔１８の下方に位置する半導体基板１１に、ＬＤＤ領域１３及び素子分離領域１２と接触し、上面１５ａが半導体基板１１の上面１１ａに対して面一とされ、かつＬＤＤ領域１３よりも高濃度のｎ型不純物を含む不純物拡散領域１５を形成すると共に、高誘電率絶縁膜４２のうち、ｎ型不純物が注入された部分（具体的には、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜４２以外の部分）にダメージを与えて、膜質を脆くする。

なお、先に説明したように、ゲート電極形成用溝１７の幅Ｗ_１がコンタクト孔１８の開口幅Ｒ_１よりも小さくなるように形成されているため、上記斜めイオン注入法により、半導体基板１１にｎ型不純物をイオン注入する際、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜４２にｎ型不純物がイオン注入されることを容易に防止可能となる。つまり、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜４２が、ダメージを受けて、膜質が脆くなることを、容易に防止できる。

ここで、上記斜めイオン注入を行なう際の処理条件について説明する。
ゲート電極形成用溝１７の幅Ｗ_１が５０〜１００ｎｍの範囲内で、コンタクト孔１８の開口幅Ｒ_１が１００〜３００ｎｍの範囲内で、かつゲート電極形成用溝１７の幅Ｗ_１よりも大きい場合、Ｃ方向からイオン注入する際の注入角度α、及びＤ方向からイオン注入する際の注入角度βは、４０〜５０°の範囲内で適宜選択することができる。
また、高誘電率絶縁膜４２にイオン注入するｎ型不純物としては、例えば、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。この場合、イオン注入時のエネルギーを１０〜２０ＫｅＶ程度、ドーズ量を５Ｅ１３ｉｏｎｓ／ｃｍ^２とすることができる。

なお、図７に示す工程では、ゲート電極形成用溝１７の底面１７ａ、及びゲート電極形成用溝１７の側面１７ｂの一部よりなるゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜４２にｎ型不純物を注入しない場合を例に挙げて説明したが、図７に示す工程では、少なくともゲート電極形成用溝１７の底面１７ａに形成された高誘電率絶縁膜４２にｎ型不純物がイオン注入されなければよい。
ただし、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜４２にｎ型不純物を注入しないように上記斜めイオン注入を行なうことで、図７に示す工程、及び後述する図８に示す工程におけるプロセスマージンを十分に確保することが可能となるので、半導体装置１０の歩留まりを向上させることができる。

また、図２に示す工程の後に、ダミーゲート電極３８の側面３８ｃにサイドウォールを形成した場合、図７に示す工程は、コンタクトの注入時に行なう。
また、活性化の熱処理は、上記斜めイオン注入法によりｎ型不純物をイオン注入した直後に行なう。

次いで、図８に示す工程では、ウエットエッチング法により、図７に示す高誘電率絶縁膜４２のうち、ｎ型不純物がイオン注入されてダメージを受けた部分を選択的に除去することでゲート電極形成用溝１７の下部１７Ａに、高誘電率絶縁膜４２よりなるゲート絶縁膜２１を形成すると共に、コンタクト孔１８から不純物拡散領域１５の上面１５ａを露出させる。

具体的には、ＨＦ（フッ化水素）系のエッチング液を用いたウエットエッチングにより、ｎ型不純物がイオン注入されたＨｆＯ膜よりなる高誘電率絶縁膜４２を除去して、ゲート電極形成用溝１７の下部１７Ａに、ＨｆＯ膜よりなる高誘電率絶縁膜４２を残存させることで、ダメージを受けていない高誘電率絶縁膜４２よりなるゲート絶縁膜２１を形成すると共に、コンタクト孔１８から不純物拡散領域１５の上面１５ａを露出させる。

ところで、ダメージを受けた高誘電率絶縁膜４２のエッチングは、ゲート電極形成用溝１７の下部１７Ａに形成されたダメージを受けていない高誘電率絶縁膜４２（図１に示すゲート絶縁膜２１の母材となる膜）のエッチング速度の約５倍の速度で進行する。
そのため、図８に示す工程において、ダメージを受けた高誘電率絶縁膜４２をウエットエッチングにより除去する際、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜（ゲート絶縁膜２１の母材となる膜）を除去することなく、ダメージを受けた高誘電率絶縁膜４２を選択的に容易に除去して、ダメージを受けていない高誘電率絶縁膜４２よりなるゲート絶縁膜２１を形成することが可能となる。

これにより、ゲート絶縁膜２１を形成するためのエッチングマスクとなるホトレジスト（図示せず）を形成する工程、該ホトレジストを介したドライエッチングにより高誘電率絶縁膜４２をパターニングする工程、及び該ホトレジストを除去する工程を行なう必要がなるため、半導体装置１０の製造工程を簡略化することができる。

なお、本実施の形態では、図８に示すように、ウエットエッチング後に、ゲート電極形成用溝１７の下部１７Ａに対応するゲート電極形成用溝１７の側面１７ｂに高誘電率絶縁膜４２を残存させる場合を例に挙げて説明したが、上記ウエットエッチング後において、少なくともゲート電極形成用溝１７の底面１７ａに、ゲート絶縁膜２１となる高誘電率絶縁膜４２が残存すればよい。

次いで、図９に示す工程では、ゲート絶縁膜２１が形成されたゲート電極形成用溝１７、及びコンタクト孔１８を埋め込む金属膜４４を形成する。このとき、第１の層間絶縁膜１６の上面１６ａにも金属膜４４が形成される。金属膜４４は、ゲート電極２３及びコンタクトプラグ２４の母材となる膜である。金属膜４４としては、例えば、ＴｉＮ膜やＴａＮ膜等を用いることができる。

次いで、図１０に示す工程では、ＣＭＰ法を用いた研磨により、第１の層間絶縁膜１６の上面１６ａよりも上方に形成された不要な金属膜４４を研磨除去することで、ゲート電極形成用溝１７内に金属膜４４よりなり、かつゲート電極形成用溝１７の幅Ｗ_１と等しい幅とされたゲート電極２３と、コンタクト孔１８内に金属膜４４よりなり、かつコンタクト孔１８の開口幅Ｒ_１と等しい直径とされたコンタクトプラグ２４と、を同時に形成する。

このように、ゲート電極２３及びコンタクトプラグ２４を同時に形成することにより、ゲート電極２３及びコンタクトプラグ２４を別々の工程で形成した場合と比較して、半導体装置１０の製造工程を簡略化することができる。
なお、第１の層間絶縁膜１６としてシリコン窒化膜を用いることで、金属膜４４を研磨する際のストッパー膜として第１の層間絶縁膜１６を用いることができる。

次いで、図１１に示す工程では、第１の層間絶縁膜１６の上面１６ａに、金属膜４５（他の金属膜）を成膜し、次いで、金属膜４５上にパターニングされたホトレジスト（図示せず）を形成する。
次いで、該ホトレジストをマスクとする異方性エッチング（具体的には、ドライエッチング）により、金属膜４５をパターニングすることで、金属膜４５よりなり、かつゲート電極２３の上端と接続される第１の配線２６と、金属膜４５よりなり、かつコンタクトプラグ２４の上端と接続される第２の配線２７と、を同時に形成する。その後、ホトレジスト（図示せず）を除去することで、本実施の形態の半導体装置１０が製造される。

本実施の形態の半導体装置の製造方法によれば、半導体基板１１上に、絶縁膜３６と、導電膜３７とを順次成膜し、絶縁膜３６及び導電膜３７をパターニングすることで、パターニングされた絶縁膜３６上に、導電膜３７よりなるダミーゲート電極３８、及び導電膜３７よりなり、かつダミーゲート電極３８の幅Ｗ_２よりも大きい開口幅Ｒ_２とされたダミーコンタクトプラグ３９を同時に形成し、次いで、半導体基板１１上に、ダミーゲート電極３８の側面３８ｂ，３８ｃ、及びダミーコンタクトプラグ３９の側面３９ｂを覆う第１の層間絶縁膜１６を形成し、次いで、ダミーゲート電極３８及びダミーコンタクトプラグ３９と、パターニングされた絶縁膜３６とを順次選択的に除去することで、ダミーゲート電極３８の形成領域Ａに、半導体基板１１の上面１１ａを露出するゲート電極形成用溝１７と、ダミーコンタクトプラグ３９の形成領域Ｂに、半導体基板１１の上面１１ａを露出するコンタクト孔１８と、を同時に形成することにより、コンタクト孔形成用のホトレジスト（図示せず）及び該ホトレジストを介したドライエッチングを行なうことなく、ゲート電極形成用溝１７と共に、コンタクト孔１８を形成することが可能となるので、半導体装置１０の製造工程を簡略化できると共に、コンタクト孔１８の開口幅Ｒ_１よりも小さい幅Ｗ_１とされたゲート電極形成用溝１７を形成することが可能となる。

このように、ゲート電極形成用溝１７の幅Ｗ_１をコンタクト孔１８の開口幅Ｒ_１よりも小さく形成することで、斜めイオン注入法により、半導体基板１１に不純物拡散領域１５を形成する際、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜４２にｎ型不純物がイオン注入されることを防止（つまり、ダメージを受けることを防止）することが可能となる。

また、ダメージを受けた高誘電率絶縁膜４２のエッチングは、ゲート電極形成用溝１７の下部１７Ａに形成されたダメージを受けていない高誘電率絶縁膜４２（図１に示すゲート絶縁膜２１の母材となる膜）のエッチング速度の約３〜５倍の速度で進行する。
そのため、図８に示す工程において、ダメージを受けた高誘電率絶縁膜４２をウエットエッチングにより除去する際、ゲート電極形成用溝１７の下部１７Ａに形成された高誘電率絶縁膜（ゲート絶縁膜２１の母材となる膜）を除去することなく、ダメージを受けた高誘電率絶縁膜４２を選択的に容易に除去して、ダメージを受けていない高誘電率絶縁膜４２よりなるゲート絶縁膜２１を形成することが可能となる。

これにより、ゲート絶縁膜２１を形成するためのエッチングマスクとなるホトレジスト（図示せず）を形成する工程、該ホトレジストを介したドライエッチングにより高誘電率絶縁膜４２をパターニングする工程、及び該ホトレジストを除去する工程を行なう必要がなるため、半導体装置１０の製造工程を簡略化することができる。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

本発明は、半導体装置の製造方法に適用可能である。

１０…半導体装置、１１…半導体基板、１１ａ，１２ａ，１３ａ，１５ａ，１６ａ，２３ａ,２４ａ,３８ａ、３９ａ…上面、１２…素子分離領域、１３…ＬＤＤ領域、１５…不純物拡散領域、１６…第１の層間絶縁膜、１７…ゲート電極形成用溝、１７Ａ…下部、１７ａ，１８ａ…底面、１７ｂ，１８ｂ…側面、１８…コンタクト孔、２１…ゲート絶縁膜、２３…ゲート電極、３８ｂ，３８ｃ，３９ｂ…側面、２４…コンタクトプラグ、２６…第１の配線、２７…第２の配線、２９…第２の層間絶縁膜、３２…素子分離用溝、３３，３６…絶縁膜、３８…ダミーゲート電極、３９…ダミーコンタクトプラグ、４２…高誘電率絶縁膜、４４，４５…金属膜、Ａ，Ｂ…形成領域、Ｃ,Ｄ…方法、Ｍ…厚さ、Ｒ_１，Ｒ_２…開口幅、Ｗ_１，Ｗ_２…幅、α，β…注入角度

Claims (11)

1. 半導体基板上に、絶縁膜と、導電膜とを順次形成し、前記絶縁膜及び前記導電膜をパターニングすることで、パターニングされた前記絶縁膜上に、前記導電膜よりなるダミーゲート電極、及び前記導電膜よりなり、かつ前記ダミーゲート電極の幅よりも大きい幅とされたダミーコンタクトプラグを同時に形成する工程と、
   前記半導体基板上に、前記ダミーゲート電極の側面、及び前記ダミーコンタクトプラグの側面を覆う層間絶縁膜を形成する工程と、
   前記層間絶縁膜を形成後に、前記ダミーゲート電極及び前記ダミーコンタクトプラグと、前記パターニングされた絶縁膜と、を順次選択的に除去することで、前記ダミーゲート電極の形成領域に、前記半導体基板の上面を露出するゲート電極形成用溝と、前記ダミーコンタクトプラグの形成領域に、前記半導体基板の上面を露出するコンタクト孔と、を同時に形成する工程と、
   前記ゲート電極形成用溝の内面、前記コンタクト孔の内面、及び前記層間絶縁膜の上面を覆う高誘電率絶縁膜を成膜する工程と、
   少なくとも前記ゲート電極形成用溝の底面に形成された前記高誘電率絶縁膜に不純物がイオン注入されないように、斜めイオン注入法により、前記コンタクト孔の底面に形成された前記高誘電率絶縁膜を介して、前記半導体基板に前記不純物をイオン注入することで、不純物拡散領域を形成すると共に、前記不純物がイオン注入された前記高誘電率絶縁膜にダメージを与える工程と、
   ウエットエッチング法により、前記ダメージを受けた前記高誘電率絶縁膜を選択的に除去することで、前記ゲート電極形成用溝の底面に、前記不純物がイオン注入されていない前記高誘電率絶縁膜よりなるゲート絶縁膜を形成すると共に、前記コンタクト孔から前記不純物拡散領域の上面を露出する工程と、
   前記ゲート絶縁膜が形成された前記ゲート電極形成用溝、及び前記コンタクト孔を金属膜で埋め込むことで、前記ゲート電極形成用溝内に前記金属膜よりなるゲート電極、及び前記コンタクト孔に前記金属膜よりなるコンタクトプラグを同時に形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記導電膜として、ポリシリコン膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ゲート電極形成用溝の底面、及び前記ゲート電極形成用溝の側面の一部よりなる前記ゲート電極形成用溝の下部に形成された前記高誘電率絶縁膜に、前記不純物を注入しないことを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記高誘電率絶縁膜の比誘電率は、３．９よりも高いことを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置の製造方法。
5. 前記高誘電率絶縁膜として、ＨｆＯ膜を成膜し、
   前記ウエットエッチング法により、前記高誘電率絶縁膜をエッチングする際、ＨＦ（フッ化水素）系のエッチング液を用いることを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置の製造方法。
6. 前記層間絶縁膜としてシリコン窒化膜を成膜することを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記層間絶縁膜を形成する前に、イオン注入法により、前記ダミーゲート電極及び前記ダミーコンタクトプラグをマスクとして、前記ダミーゲート電極と前記ダミーコンタクトプラグとの間に位置する前記半導体基板の上面に不純物を注入することで、前記不純物拡散領域よりも不純物濃度の低い他の不純物拡散領域を形成する工程を含むことを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体装置の製造方法。
8. 前記ダミーコンタクトプラグは、四角柱形状となるように形成することを特徴とする請求項１ないし７のうち、いずれか１項記載の半導体装置の製造方法。
9. 前記層間絶縁膜は、該層間絶縁膜の上面が、前記ダミーゲート電極の上面及び前記ダミーコンタクトプラグの上面に対して面一となるように形成することを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置の製造方法。
10. 前記ゲート電極及び前記コンタクトプラグは、前記ゲート電極及び前記コンタクトプラグの上面が前記層間絶縁膜の上面に対して面一となるように形成することを特徴とする請求項１ないし９のうち、いずれか１項記載の半導体装置の製造方法。
11. 前記層間絶縁膜上に、他の金属膜を成膜し、該他の金属膜をパターニングすることで、前記他の金属膜よりなり、かつ前記ゲート電極の上端と接続される第１の配線と、前記他の金属膜よりなり、かつ前記コンタクトプラグの上端と接続される第２の配線と、を同時に形成する工程を含むことを特徴とする請求項１ないし１０のうち、いずれか１項記載の半導体装置の製造方法。

Images