JP2012054849A

JP2012054849A - 磁気共鳴型アイソレータ

Info

Publication number: JP2012054849A
Application number: JP2010197354A
Authority: JP
Inventors: Takashi Hasegawa; 長谷川　　隆
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2010-09-03
Filing date: 2010-09-03
Publication date: 2012-03-15
Anticipated expiration: 2030-09-03
Also published as: US20120056691A1; CN102386468A; JP5234070B2; CN102386468B; US8319575B2

Abstract

【課題】小型化された、入出力のインピーダンスを調整可能な磁気共鳴型アイソレータを得る。
【解決手段】フェライト１０と、フェライト１０に配置された、開口Ｐ１，Ｐ２，Ｐ３を有する接合導体１５と、フェライト１０に直流磁界を印加する永久磁石と、第１リアクタンス素子として機能するコンデンサＣ１（又はインダクタ）と、第２リアクタンス素子として機能するコンデンサＣ２（又はインダクタ）と、を備えた磁気共鳴型アイソレータ。接合導体１５の第１開口Ｐ１と第２開口Ｐ２との間に配置された主線路は共振することがなく、主線路から分岐した副線路の端部を第３開口Ｐ３とし、副線路からの反射波が接合導体１５の交点で９０°位相がずれるように調整されている。コンデンサＣ１は第３開口に接続され、コンデンサＣ２は第１開口と第２開口との間に接続されている。
【選択図】図４

Description

本発明は、磁気共鳴型アイソレータ、特に、マイクロ波帯などで使用される磁気共鳴型アイソレータに関する。

一般に、アイソレータは信号を特定方向にのみ伝送し、逆方向には伝送しない特性を有し、携帯電話などの移動体通信機器の送信回路部に搭載されている。そして、磁気共鳴型アイソレータとしては特許文献１，２に記載のものが知られている。磁気共鳴型アイソレータは、直交する二つの線路（四つの開口を有している）に、振幅が等しく、位相が１／４波長だけ異なる高周波電流が流れたとき、交点に回転する磁界（円偏波）が生じ、二つの線路の電磁波進行方向に応じて円偏波の旋回方向が逆転する現象を利用している。即ち、交点にフェライトを配置するとともに永久磁石によって磁気共鳴に必要な静磁界を印加し、主線路を伝搬する電磁波の進行方向に応じて副線路からの反射波によって正の円偏波又は負の円偏波が生じる。正の円偏波が生じるとフェライトの磁気共鳴によって信号が吸収され、負の円偏波が生じると磁気共鳴は発生せずに信号はそのまま通過する。副線路の端部には信号を反射させるリアクタンス素子が接続される。

しかしながら、従来の磁気共鳴型アイソレータは、主線路が共振するために１／４波長の長さを有しており、かつ、二つのリアクタンス素子を搭載するために、例えば、約２ＧＨｚではサイズが２０ｍｍ×２０ｍｍと大型化している。このことは、移動体通信機器が近年小型化、実装密度が高度化している現状に適合していない。また、入出力のインピーダンスを調整することが必要になるが、従来の磁気共鳴型アイソレータではこのような必要性を満足することできず、別途インピーダンス変換機器を別部品として設ける必要があった。

特開昭６３−２６０２０１号公報特開２００１−３２６５０４号公報

そこで、本発明の目的は、小型化された、入出力のインピーダンスを調整可能な磁気共鳴型アイソレータを提供することにある。

第１の形態である磁気共鳴型アイソレータは、
フェライトと、
前記フェライトに配置された、第１開口、第２開口及び第３開口を有する接合導体と、
前記フェライトに直流磁界を印加する永久磁石と、
を備え、
前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
前記主線路から分岐した副線路の端部を第３開口とし、第３開口に第１リアクタンス素子を接続し、該第１リアクタンス素子はグランドに接続され、
第１開口と第２開口との間に第２リアクタンス素子を接続したこと、
を特徴とする。

第１の形態である磁気共鳴型アイソレータにおいて、第１リアクタンス素子が接続されている副線路からの反射波が第１開口及び第２開口からの入射波に対して接合導体の交点で９０°位相がずれるように調整されている。これにより、交点に正又は負の円偏波が発生する。正又は負の円偏波が発生することによる信号の吸収、通過は従来と同様である。前記磁気共鳴型アイソレータは、主線路が共振することはないので、主線路を１／４波長以下に短くすることができ、かつ、３開口タイプであるために第１リアクタンス素子は一つでよい。これにて、非常に小型で低インピーダンスの磁気共鳴型アイソレータとすることができる。しかも、第１開口と第２開口との間に接続した第２リアクタンス素子によって入出力のインピーダンスを調整することができ、それゆえ、必ずしも別部品としてインピーダンス変換機器を付け加える必要がなくなったり、インピーダンス変換回路の一部を削除できる。また、第２リアクタンス素子によって動作周波数を調整することもできる。

第２の形態である磁気共鳴型アイソレータは、
互いに対向する第１主面及び第２主面を有するフェライトと、
前記フェライトの第１主面に配置された、第１開口、第２開口及び第３開口を有する接合導体と、
前記フェライトに直流磁界を印加する永久磁石と、
を備え、
前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
前記主線路から分岐した副線路は前記第２主面側に前記主線路と直交する方向に延在された対向導体とされ、該対向導体の端部を第３開口とし、第３開口に第１リアクタンス素子を接続し、該第１リアクタンス素子はグランドに接続され、
第１開口と第２開口との間に第２リアクタンス素子を接続したこと、
を特徴とする。

第２の形態である磁気共鳴型アイソレータの動作原理及び作用効果は前記第１の形態である磁気共鳴型アイソレータと同様である。第２の形態である磁気共鳴型アイソレータにおいては、フェライトの第２主面側に主線路と直交する方向に延在する対向導体が副線路から延長された状態で配置されているため、対向導体によって高周波磁界がフェライトに閉じ込められて磁束の漏れが小さくなり、挿入損失が改善される。

第３の形態である磁気共鳴型アイソレータは、
互いに対向する第１主面及び第２主面を有するフェライトと、
前記フェライトの第１主面に配置された、第１開口、第２開口及び第３開口を有する接合導体と、
前記フェライトに直流磁界を印加する永久磁石と、
実装用基板と、
を備え、
前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
前記主線路から分岐した副線路の端部を第３開口とし、第３開口に第１リアクタンス素子を接続し、該第１リアクタンス素子はグランドに接続され、
第１開口と第２開口との間に第２リアクタンス素子を接続し、
前記フェライトは第１及び第２主面にそれぞれ対向する一対の永久磁石によって挟まれており、かつ、前記実装用基板上に第１及び第２主面が該実装用基板の表面と直交する方向に搭載されていること、
を特徴とする。

第３の形態である磁気共鳴型アイソレータの動作原理及び作用効果は前記第１の形態である磁気共鳴型アイソレータと同様である。第３の形態である磁気共鳴型アイソレータにおいて、フェライトは第１及び第２主面にそれぞれ対向する一対の永久磁石によって挟まれた状態で実装用基板上にいわば縦置きされている。これにて、第１及び／又は第２リアクタンス素子を付加した回路をシンプルに構成できる。

本発明によれば、小型化された、入出力のインピーダンスを調整可能な磁気共鳴型アイソレータを得ることができる。

第１実施例である磁気共鳴型アイソレータを示す斜視図である。第１実施例である磁気共鳴型アイソレータを示す分解斜視図である。第１実施例である磁気共鳴型アイソレータのフェライトを示し、（Ａ）は表面図、（Ｂ）は裏面図である。第１実施例である磁気共鳴型アイソレータの等価回路図である。第１実施例である磁気共鳴型アイソレータの特性を示すグラフである。第２実施例である磁気共鳴型アイソレータの等価回路図である。第２実施例である磁気共鳴型アイソレータの特性を示すグラフである。第３実施例である磁気共鳴型アイソレータを示す斜視図である。第３実施例である磁気共鳴型アイソレータを示す分解斜視図である。第３実施例である磁気共鳴型アイソレータの等価回路図である。第３実施例である磁気共鳴型アイソレータの特性を示すグラフである。第４実施例である磁気共鳴型アイソレータの等価回路図である。第４実施例である磁気共鳴型アイソレータの特性を示すグラフである。第５実施例である磁気共鳴型アイソレータを示す斜視図である。第５実施例である磁気共鳴型アイソレータを示す分解斜視図である。第５実施例である磁気共鳴型アイソレータの等価回路図である。第５実施例である磁気共鳴型アイソレータの特性を示すグラフである。

以下、本発明に係る磁気共鳴型アイソレータの実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分には同じ符号を付し、重複する説明は省略する。また、各図において斜線を付した部分は導電体であることを示している。

（第１実施例、図１〜図５参照）
第１実施例である磁気共鳴型アイソレータ１Ａは、図１及び図２に示すように、フェライト１０と、フェライト１０の第１主面１１に配置された三つの開口Ｐ１，Ｐ２，Ｐ３を有する接合導体１５と、フェライト１０に直流磁界を印加する一対の永久磁石２０と、第１リアクタンス素子としてのコンデンサＣ１と、第２リアクタンス素子としてのコンデンサＣ２と、実装用基板３０と、を備えている。

接合導体１５は、導電性金属による蒸着などで形成された薄膜あるいは導電性ペーストの塗布・焼付けにて形成された厚膜である。図３に示すように、接合導体の三つの開口Ｐ１，Ｐ２，Ｐ３のうち、直線状に対向する第１開口Ｐ１と第２開口Ｐ２との間に配置された主線路は１／４波長以下の共振しない線路長とされている。第１主面１１上で接合導体１５の主線路から分岐した副線路は、フェライト１０の上面から第２主面１２に主線路と直交する方向に延在されて対向導体１７とされ、対向導体１７の端部は第１主面１１に回り込んで第３開口Ｐ３とされている。ここで、主線路とは第１及び第２開口Ｐ１，Ｐ２間の導体を意味し、副線路とは主線路の中央部分から分岐して第３開口Ｐ３へ至る導体を意味する。

また、フェライト１０は第１及び第２主面１１，１２にそれぞれ対向する一対の永久磁石２０によって挟まれており、かつ、実装用基板３０上に第１及び第２主面１１，１２が実装用基板３０の表面と直交する方向に搭載（即ち、縦置き）されている。

実装用基板３０には、入力端子電極３１、出力端子電極３２、中継端子電極３３、グランド端子電極３４がそれぞれ形成されている。永久磁石２０を備えたフェライト１０が実装用基板３０上に搭載されると、主線路の一端（第１開口Ｐ１）は入力端子電極３１に接続され、他端（第２開口Ｐ２）は出力端子電極３２に接続され、副線路の端部（第３開口Ｐ３）は中継端子電極３３に接続される。コンデンサＣ１の一端は中継端子電極３３（第３開口Ｐ３）に接続され、他端はグランド端子電極３４に接続される。コンデンサＣ２は一端が入力端子電極３１（第１開口Ｐ１）に接続され、他端が出力端子電極３２（第２開口Ｐ２）に接続される。

等価回路は図４に示すとおりであり、以上の構成からなる磁気共鳴型アイソレータ１Ａにおいて、コンデンサＣ１が接続されている副線路からの反射波が第１開口Ｐ１又は第２開口Ｐ２からの入射波に対して接合導体１５の交点で９０°位相がずれるように調整されている。詳しくは、第１開口Ｐ１からの入射波は、副線路からの反射波によって交点に負の円偏波が生じるので磁気共鳴が発生することはなく、入射波は第２開口Ｐ２に伝送される。一方、第２開口Ｐ２からの入射波は、副線路からの反射波によって交点に正の円偏波が生じるので磁気共鳴して吸収される。

第１実施例である磁気共鳴型アイソレータ１Ａの入力リターンロスを図５（Ａ）に示し、アイソレーションを図５（Ｂ）に示し、挿入損失を図５（Ｃ）に示し、出力リターンロスを図５（Ｄ）に示す。コンデンサＣ１の容量は２．０ｐＦ、コンデンサＣ２の容量は３．０ｐＦである。入出力端のインピーダンスは３５Ωであり、電気特性は３５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．７３ｄＢ、アイソレーションが６．８ｄＢである。第２リアクタンス素子としてコンデンサＣ２を使用することで入出力インピーダンスを高インピーダンス化できる。ちなみに、コンデンサＣ２を付加しない場合、入出力端のインピーダンスは２０Ωである。

また、主線路が共振することはないので、主線路を１／４波長以下に短くすることができ、第１実施例において、フェライト１０のサイズは縦横が０．８×０．４ｍｍ、厚さが０．１５ｍｍ、線路幅は０．２ｍｍ、飽和磁化は１００ｍＴである。このように、フェライト１０が従来よりも非常に小さなサイズであること、及び、リアクタンス素子として一つずつのコンデンサＣ１，Ｃ２を用いていることと相俟って、小型で低インピーダンスの磁気共鳴型アイソレータが得られる。

特に、本第１実施例において、挿入損失特性、アイソレーション特性が良好な理由として、第１及び第２開口Ｐ１，Ｐ２間の主線路と直交する方向に延在する対向導体１７が配置されているため、対向導体１７によって高周波磁界がフェライト１０に閉じ込められて磁束の漏れが小さくなったことが挙げられる。なお、対向導体１７は必ずしも必要ではない。

また、フェライト１０は第１及び第２主面１１，１２にそれぞれ対向する一対の永久磁石２０によって挟まれた状態で実装用基板３０上に縦置きされている。これにて、コンデンサＣ１，Ｃ２を付加した回路をシンプルに構成できる。なお、一対の永久磁石２０で挟着されたフェライト１０を実装用基板３０に縦置きする構成を必ずしも採用する必要はない。

この磁気共鳴型アイソレータ１Ａは、例えば、移動体通信機器の送信回路モジュールに組み込まれる。実装用基板３０は送信回路モジュールにおけるパワーアンプを搭載するためのプリント配線基板であってもよい。この場合、接合導体１５を備えかつ永久磁石２０で挟着されたフェライト１０が送信モジュールの組立て工程に供給されることになる。この点は以下に示す各実施例でも同様である。

（第２実施例、図６及び図７参照）
第２実施例である磁気共鳴型アイソレータ１Ｂは、第２リアクタンス素子としてインダクタＬ１を用いたもので、他の構成は前記第１実施例と同様である。

本第２実施例の作用効果は前記第１実施例と基本的に同様である。第２実施例である磁気共鳴型アイソレータ１Ｂの入力リターンロスを図７（Ａ）に示し、アイソレーションを図７（Ｂ）に示し、挿入損失を図７（Ｃ）に示し、出力リターンロスを図７（Ｄ）に示す。インダクタＬ１のインダクタンスは５．１ｎＨ、コンデンサＣ１の容量は３．５ｐＦである。入出力端のインピーダンスは１０Ωであり、電気特性は１０Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．５９ｄＢ、アイソレーションが８．４ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。第２リアクタンス素子としてインダクタＬ１を使用することで入出力インピーダンスを低インピーダンス化できる。

（第３実施例、図８〜図１１参照）
第３実施例である磁気共鳴型アイソレータ１Ｃは、図１０の等価回路に示すように、第１リアクタンス素子としてインダクタＬ２を使用し、第２リアクタンス素子としてコンデンサＣ２を使用し、さらに、入力端子電極３１（第１開口Ｐ１）及び出力端子電極３２（第２開口Ｐ２）に、それぞれグランドに落とされたコンデンサＣ３，Ｃ４を接続したものである。図９に示すように、実装用基板３０上には、入力端子電極３１、出力端子電極３２、中継端子電極３３、グランド端子電極３４がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路の一端（第１開口Ｐ１）は入力端子電極３１に接続され、かつ、コンデンサＣ３を介してグランド端子電極３４に接続されている。主線路の他端（第２開口Ｐ２）は出力端子電極３２に接続され、かつ、コンデンサＣ４を介してグランド端子電極３４に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びインダクタＬ２を介してグランド端子電極３４に接続されている。

本第３実施例の作用効果は前記第１実施例と基本的に同様である。第３実施例である磁気共鳴型アイソレータ１Ｃの入力リターンロスを図１１（Ａ）に示し、アイソレーションを図１１（Ｂ）に示し、挿入損失を図１１（Ｃ）に示し、出力リターンロスを図１１（Ｄ）に示す。インダクタＬ２のインダクタンスは２．０ｎＨ、コンデンサＣ２の容量は５．０ｐＦ、コンデンサＣ３，Ｃ４の容量はそれぞれ１．５ｐＦである。入出力端のインピーダンスは５０Ωであり、電気特性は５０Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．８１ｄＢ、アイソレーションが９．０ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。第２リアクタンス素子としてコンデンサＣ２を使用することで入出力インピーダンスを高インピーダンス化できる。特に、第３実施例では、第３開口Ｐ３にインダクタＬ２を接続した場合、第１及び第２開口Ｐ１，Ｐ２のインピーダンスがＬ性になるため、整合素子として第１及び第２開口Ｐ１，Ｐ２に容量が必要となる。この点は、以下に示す第４及び第５実施例でも同様である。

（第４実施例、図１２及び図１３参照）
第４実施例である磁気共鳴型アイソレータ１Ｄは、図１２の等価回路に示すように、前記第３実施例の構成に対して、第２リアクタンス素子としてインダクタＬ１を使用したもので、他の構成は第３実施例（その基本構成は第１実施例）と同様である。

本第４実施例の作用効果は前記第１実施例と基本的に同様である。第４実施例である磁気共鳴型アイソレータ１Ｄの入力リターンロスを図１３（Ａ）に示し、アイソレーションを図１３（Ｂ）に示し、挿入損失を図１３（Ｃ）に示し、出力リターンロスを図１３（Ｄ）に示す。インダクタＬ２のインダクタンスは２．０ｎＨ、インダクタＬ１のインダクタンスは５．１ｎＨ、コンデンサＣ３、Ｃ４の容量はそれぞれ１．５ｐＦである。入出端のインピーダンスは２５Ωであり、電気特性は２５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．８４ｄＢ、アイソレーションが７．９ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。第２リアクタンス素子としてインダクタＬ１を使用することで入出力インピーダンスを低インピーダンス化できる。

（第５実施例、図１４〜図１７参照）
第５実施例である磁気共鳴型アイソレータ１Ｅは、図１６の等価回路に示すように、第１リアクタンス素子としてインダクタＬ２を使用し、第２リアクタンス素子としてインダクタＬ１を使用し、さらに、第１開口Ｐ１と入力端子電極３５との間、及び、第２開口Ｐ２と出力端子電極３６との間に、それぞれコンデンサＣ３，Ｃ４を直列に接続したものである。図１５に示すように、実装用基板３０上には、入力端子電極３５、出力端子電極３６、グランド端子電極３７、中継端子電極３３，３８，３９がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路の一端（第１開口Ｐ１）は中継端子電極３８及びコンデンサＣ３を介して入力端子電極３５に接続され、主線路の他端（第２開口Ｐ２）は中継端子電極３９及びコンデンサＣ４を介して出力端子電極３６に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びインダクタＬ２を介してグランド端子電極３７に接続されている。

本第５実施例の作用効果は前記第１実施例と基本的に同様である。第５実施例である磁気共鳴型アイソレータ１Ｅの入力リターンロスを図１７（Ａ）に示し、アイソレーションを図１７（Ｂ）に示し、挿入損失を図１７（Ｃ）に示し、出力リターンロスを図１７（Ｄ）に示す。インダクタＬ２のインダクタンスは２．０ｎＨ、インダクタＬ１のインダクタンスは５．１ｎＨ、コンデンサＣ３，Ｃ４の容量はそれぞれ８．０ｐＦである。入出力端間のインピーダンスは１５Ωであり、電気特性は１５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．７８ｄＢ、アイソレーションが７．９ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。コンデンサＣ３，Ｃ４を第１及び第２開口に直列に接続することで入出力インピーダンスを低インピーダンス化できる。

（他の実施例）
なお、本発明に係る磁気共鳴型アイソレータは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更できる。

例えば、接合導体において主線路と副線路の交点は９０°より若干大きいあるいは小さい角度であってもよい。また、実装用基板にあってはその大きさ、形状、構造などは任意である。

以上のように、本発明は、磁気共鳴型アイソレータに有用であり、特に、小型化でき、入出力のインピーダンスを調整できる点で優れている。

１Ａ〜１Ｅ…磁気共鳴型アイソレータ
１０…フェライト
１１，１２…主面
１５…接合導体
１７…対向導体
２０…永久磁石
Ｌ１，Ｌ２…インダクタ
Ｃ１〜Ｃ４…コンデンサ
Ｐ１…第１開口
Ｐ２…第２開口
Ｐ３…第３開口

Claims

フェライトと、
前記フェライトに配置された、第１開口、第２開口及び第３開口を有する接合導体と、
前記フェライトに直流磁界を印加する永久磁石と、
を備え、
前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
前記主線路から分岐した副線路の端部を第３開口とし、第３開口に第１リアクタンス素子を接続し、該第１リアクタンス素子はグランドに接続され、
第１開口と第２開口との間に第２リアクタンス素子を接続したこと、
を特徴とする磁気共鳴型アイソレータ。
互いに対向する第１主面及び第２主面を有するフェライトと、
前記フェライトの第１主面に配置された、第１開口、第２開口及び第３開口を有する接合導体と、
前記フェライトに直流磁界を印加する永久磁石と、
を備え、
前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
前記主線路から分岐した副線路は前記第２主面側に前記主線路と直交する方向に延在された対向導体とされ、該対向導体の端部を第３開口とし、第３開口に第１リアクタンス素子を接続し、該第１リアクタンス素子はグランドに接続され、
第１開口と第２開口との間に第２リアクタンス素子を接続したこと、
を特徴とする磁気共鳴型アイソレータ。
互いに対向する第１主面及び第２主面を有するフェライトと、
前記フェライトの第１主面に配置された、第１開口、第２開口及び第３開口を有する接合導体と、
前記フェライトに直流磁界を印加する永久磁石と、
実装用基板と、
を備え、
前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
前記主線路から分岐した副線路の端部を第３開口とし、第３開口に第１リアクタンス素子を接続し、該第１リアクタンス素子はグランドに接続され、
第１開口と第２開口との間に第２リアクタンス素子を接続し、
前記フェライトは第１及び第２主面にそれぞれ対向する一対の永久磁石によって挟まれており、かつ、前記実装用基板上に第１及び第２主面が該実装用基板の表面と直交する方向に搭載されていること、
を特徴とする磁気共鳴型アイソレータ。
前記副線路は第２主面に前記主線路と直交する方向に延在された対向導体とされ、該対向導体の端部を第３開口としたこと、を特徴とする請求項３に記載の磁気共鳴型アイソレータ。
第１開口及び第２開口にそれぞれインピーダンス整合素子を接続したこと、を特徴とする請求項１ないし請求項４のいずれかに記載の磁気共鳴型アイソレータ。
第１リアクタンス素子はインダクタンス素子であること、を特徴とする請求項１ないし請求項５のいずれかに記載の磁気共鳴型アイソレータ。
第１リアクタンス素子は容量素子であること、を特徴とする請求項１ないし請求項５のいずれかに記載の磁気共鳴型アイソレータ。
前記第１リアクタンス素子はインダクタンス素子であり、第１開口と入力端との間及び第２開口と出力端との間には、それぞれグランドに落とされた容量素子が接続されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の磁気共鳴型アイソレータ。
前記第１リアクタンス素子はインダクタンス素子であり、第１開口と入力端との間及び第２開口と出力端との間には、それぞれ容量素子が直列に接続されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の磁気共鳴型アイソレータ。
第２リアクタンス素子は容量素子であること、を特徴とする請求項１ないし請求項９のいずれかに記載の磁気共鳴型アイソレータ。
第２リアクタンス素子はインダクタンス素子であること、を特徴とする請求項１ないし請求項９のいずれかに記載の磁気共鳴型アイソレータ。