JP2012049346A - 位置あわせ方法、接合構造、半導体装置、及び半導体装置の製造方法 - Google Patents

位置あわせ方法、接合構造、半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2012049346A
JP2012049346A JP2010190411A JP2010190411A JP2012049346A JP 2012049346 A JP2012049346 A JP 2012049346A JP 2010190411 A JP2010190411 A JP 2010190411A JP 2010190411 A JP2010190411 A JP 2010190411A JP 2012049346 A JP2012049346 A JP 2012049346A
Authority
JP
Japan
Prior art keywords
spherical structure
opening
electrode
joining
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010190411A
Other languages
English (en)
Other versions
JP5598166B2 (ja
Inventor
Taiji Sakai
泰治 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010190411A priority Critical patent/JP5598166B2/ja
Publication of JP2012049346A publication Critical patent/JP2012049346A/ja
Application granted granted Critical
Publication of JP5598166B2 publication Critical patent/JP5598166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】簡易な構成で精度よく微細な接合対象物同士を位置あわせができる構造体を提供する。
【解決手段】第1の接合部1を有する第1の接合対象物の所定の箇所に開口12を形成する。第2の接合部2を有する第2の接合対象物の前記開口12と対向する位置に、前記開口12の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体3を配置する。前記球状構造体3が前記開口12内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置する。加熱により、前記球状構造体3を前記開口12内で前記開口12の径の大きさまで体積膨張させることによって、前記第1の接合部1と前記第2の接合部2とを自己整合的に位置あわせする。
【選択図】図2

Description

本発明は、位置あわせ方法、接合構造、半導体装置、及び半導体装置の製造方法に関する。
電子機器の高速化、高機能化にともない、実装の微細ピッチ化が求められている。微細ピッチ化の進展により接続電極のサイズも小さくなっており、微細な部品間での精密な位置あわせが求められている。例えば、微細な接続電極が形成された半導体素子と基板とを高精度に位置あわせすることが必要であるが、現状の位置あわせに用いられているフリップチップボンダーでは、装置の駆動軸が熱膨張の影響を受けることにより、また位置あわせに用いるカメラの熱によるゆらぎなどの影響により、±2μmの搭載精度が限界となっている。つまり微細電極で必要となる10μm2サイズ以下の電極の場合、±2μmの搭載制度では、隣接電極間のショートの危険性が高まる。また搭載位置がずれた場合、接合面積が減少し、特に微細電極の場合はバンプ断面積における接合部断面積の割合が大幅に減少することから、接合部の強度が大きく低下するといった問題も生じる。またフリップチップボンダーによる別の問題として、高精度アライメントが要求されるボンダーは、装置剛性を高めるために大型化する傾向にあり、装置コストが非常に高くなるということが挙げられる。また高精度な位置決めを行うためには、装置の駆動速度を抑制させなければならず、生産性が低下するなどの問題もある。
従来、位置あわせ方法として、半田バンプを溶融させた際に生じるセルフアライメント効果を用いて自動的に半導体素子と基板の位置あわせをする手法がある。図1に示すように、フラックスが塗布された回路基板1020側の半田電極1022上に半導体素子1010のハンダボール1012を仮接着しておき、リフロー処理により半田を溶融させてバンプ電極1015により一体化する。このとき、半田表面張力によって自動的に位置が合うというものである。
ところが、このような位置あわせが可能なのは半田電極のサイズが十分に大きい場合であり、微細電極の場合は、チップの自重を支えるのに必要な十分な半田量が得られず、セルフアライメント効果が得られない。また微細電極になると、半田バンプでは隣接間のショートの可能性が高まるため、Cuポスト(Cuバンプ)に半田電極を形成し、半田電極の量を減らして接合する方式が主流となってくる。または半田電極を一切用いず、直接Cuポスト同士を固相拡散によって接続する方式も同様に主流となってくる。このような微細電極同士の接合を考えた場合、接続電極にセルフアライメント効果を持たせるのは困難である。
この問題を解決するために、接続電極とは別に、半導体素子のコーナーに位置あわせ用の半田電極を設けてセルフアライメントを行う方法が提案されている(たとえば、特許文献1参照)。しかし、半田電極を凹状の電極へ接合する場合、半田の濡れ方の違いなどでボイド等を巻き込みやすく、半田形状が一定にならずに位置ズレが解消されないといった問題があり、高精度なアライメントを達成するのは困難である。
特開2005-57152号公報
そこで、半田の有無や半田の量にかかわらず、簡易な構成で微細な接合対象物同士を高精度に位置あわせすることが可能な位置あわせ方法と、位置合わせを可能にする接合構造、上記位置あわせの方法と構造を利用した半導体装置とその製造方法を提供することを課題とする。
上記課題を解決するため、ひとつの側面では、位置あわせ方法は、
第1の接合部を有する第1の接合対象物の所定の箇所に開口を形成し、
第2の接合部を有する第2の接合対象物の前記開口と対向する位置に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
前記球状構造体が前記開口内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置し、
加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の接合部と前記第2の接合部とを自己整合的に位置あわせする、工程を含む。
別の側面では、第1の接合部を有する第1の接合対象物と、第2の接合部を有する第2の接合対象物を接合した接合構造を提供する。この接合構造において、
前記第1の接合対象物は、所定の箇所に開口を有し、
前記第2の接合対象物は、前記第1の接合対象物の前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の接合部と前記第2の接合部は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されている。
さらに別の側面では、第1の電極を有する半導体素子と、第2の電極を有する基板とが電気的に接続された半導体装置を提供する。この半導体装置において、
前記半導体素子と前記基板のいずれか一方は、所定の箇所に開口を有し、
前記半導体素子と前記基板の他方は、前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の電極と前記第2の電極は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されている。
さらに別の側面では、半導体装置の製造方法を提供する。半導体装置の製造方法は、(a)第1の電極を有する半導体素子と、第2の電極を有する基板のいずれか一方に開口を形成し、(b)前記半導体素子と前記基板の他方において、前記開口と対向する位置に、前記開口の径よりも小さい径を有し熱により体積膨張する性質を有する球状構造体を形成し、(c)前記球状構造体が前記開口内に位置するように、前記半導体素子を前記基板上に仮配置し、(d)前記半導体素子及び前記基板を加熱して、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の電極と前記第2の電極を自己整合的に位置あわせし、(e)前記位置あわせされた状態で、前記第1の電極と前記第2の電極を接合する、工程を含む。
上記の方法、構成を用いることにより、簡易な構成で、微細な接合対象物同士、たとえば半導体素子の突起電極と基板の接続電極を高い精度で位置あわせし、接合することが可能になる。これにより、接続信頼性が向上する。
従来の半田バンプのセルフアライメントを説明するための図である。 本発明の原理を説明するための図である。 第1実施例の球状構造体の概略図である。 半導体装置の接合例を示すプロセス図である。 半導体素子を搭載する基板の平面図である。 第1実施例の球状構造体を有する基板の製造工程図である。 第1実施例の球状構造体を有する基板の製造工程図である。 第1実施例の球状構造体を有する基板の製造工程図である。 第1実施例の球状構造体を有する基板の製造工程図である。 第1実施例の球状構造体を有する基板の製造工程図である。 第1実施例の球状構造体を有する基板の製造工程図である。 第2実施例の球状構造体の概略図である。 第2実施例の球状構造体を有する基板の製造工程図である。 第2実施例の球状構造体を有する基板の製造工程図である。 第2実施例の球状構造体を有する基板の製造工程図である。 第2実施例の球状構造体を有する基板の製造工程図である。 第2実施例の球状構造体を有する基板の製造工程図である。 第2実施例の球状構造体を用いた接合プロセスを示す図である。 第2実施例の球状構造体を用いた接合プロセスを示す図である。 第2実施例の球状構造体を用いた接合プロセスを示す図である。 半導体ウエハ同士の積層アライメントを示す図である。 ウエハ積層の接合例を示す図である。
以下、図面を参照して本発明の最適な例について示す。図2は本発明の基本的な原理を説明するための図である。基本的な構成として、微細な接合部を有する第1の接合体と、第2の接合体とを精度良く位置あわせするために、球状構造体の体積膨張を利用した自己整合的な位置あわせを採用する。第1の接合体と第2の接合体は、たとえば、微細な外部端子又は接続電極を有する電子部品である。
まず、図2(A)に示すように、第1の接合部11を有する第1の接合体1と、第2の接合部21を有する第2の接合体2を、大まかに位置あわせにより仮配置する。第1の接合部1は所定の箇所に開口12を有する。第2の接合体2は、開口12と対向する位置に球状構造体3を有する。第1の接合部11と、第2の接合部21は、球状構造体3の中心が開口12の中心に位置するときに、互いに位置が揃うように配置、形成されている。第2の接合部21上にはあらかじめ半田ペースト22などの接着材料が塗布されている。球状構造体3は、後述するように、位置あわせを行う時点で開口12の径よりも小さい径を有し、熱により体積膨張する性質を有する。球状構造体3は、ベース23上に形成された台座24に配置されている。仮配置された状態では、球状構造体3は必ずしも開口12の中心に位置するわけではない。したがって、第1の接合部11と第2の接合部21もその位置が必ずしも一致しておらず、本来の接合位置からずれている場合が多い。
次に、図2(B)に示すように、加熱により、球状構造体3を開口12内で体積膨張させる。球状構造体3が膨張するにつれて、第1の接合体1は第2の接合体2に対して水平方向に位置調整がされる。球状構造体3が開口12の径まで膨張したときに、球状構造体3の中心と開口12の中心は一致し、第1の接合部11と第2の接合部21は正しい接合位置へと自己整合する。球状構造体3の開口12内での体積膨張により互いの中心が一致することにより、第1の接合部11と第2の接合部が自動的に正確な接合位置へと調整されることを、本明細書及び特許請求の範囲では「自己整合的な位置合わせ」と称する。
このようにして位置あわせされた接合体1、2を互いに接合するには、図2(C)に示すように、例えば加熱・加圧により第1の接合部11と第2の接合部21を半田ペースト22(図2(A)及び(B)参照)により接合する。これにより正確に位置あわせがされて接合された接合構造10が完成する。球状構造体3の膨張が可逆的である場合は、接合後、室温に戻ったときに球状構造体3が収縮して、元の大きさで開口12の内部に残る場合もあるが、接合構造10の機能には影響しない。
以下で、図2のような位置あわせ方法を適用した具体的例を述べる。
図3は、実施例1の位置あわせ方法に用いる球状構造体30の模式図である。球状構造体30は、加熱により体積変化する気体、液体または固体の内包物31と、この内包物を包含する伸縮性を有する外膜32と、外膜32の外周に形成された半田膜又は半田に対する濡れ性を有する金属膜33を有する。熱により体積膨張する内包物31として、フロリナートや蟻酸、無水コハク酸などを用いることができる。これを包含する伸縮性を有する外膜32は、ポリイミド、シリコーンゴムなどの高分子樹脂のカプセル32である。このようなカプセル32は界面重合法、相分離法などによって作製することができる。高分子樹脂のカプセル32の表面に形成される半田膜または半田に濡れる金属膜33は、例えばAg、Au、Cu、Niなどを無電解メッキ法によってサブミクロン厚さで形成した皮膜である。この例では、球状構造体30は、直径約50μmサイズとなるように形成されている。
図4は、図3の球状構造体を用いて、半導体素子40を回路基板、中継基板等の基板50に位置あわせした半導体装置の製造工程を示す。図4(A)に示すように、半導体素子40は所定の箇所、たとえば各コーナーに開口42を有する。この例では、開口42は半導体素子基板を貫通する直径100μmの貫通孔42として形成されている。半導体素子40は、たとえばあらかじめ厚さ100μm程度に薄く研磨したウエハに素子(不図示)や配線、貫通ビア44等を形成したものであり、貫通ビア(や内部配線)44に接続される突起電極41を有する。この半導体素子40を支持体45で保持し、図示しない汎用マウンタあるいは汎用プレイサを用いて、大まかな位置あわせの下に回路基板50上に仮搭載する。回路基板50は接続電極51を有し、接続電極51上にあらかじめ接合材料、たとえば半田ペースト52が塗布されている。回路基板50はまた、半導体素子40の開口42に対向する位置に球状構造体30を有する。球状構造体30は、回路基板50上に形成されたベース53上の台座54に搭載されている。ベース53は、樹脂、金属等、加熱加圧により変形可能な材料で形成されている。
次に、図4(B)に示すように、アニール炉等で全体を120℃に加熱する。これにより、球状構造体30の内包物31、たとえば蟻酸、又は無視コハク酸31は気体となり、球状構造体30が体積膨張する。その結果、貫通孔42の中心位置と球状構造体30の中心とが一致するように自動補正される。この自動補正により、半導体素子40の突起電極41と、回路基板50の接続電極51とが、自己整合的に位置あわせされる。
次に、図4(C)に示すように、150℃で1gf/bumpで加熱加圧し、突起電極41と接続電極51とを正確な接合位置で電気的に接続する。最後に、図4(D)に示すように、半導体素子40を保持する支持体45を除去することで、半導体装置10Aが完成する。なお、図4の例では、半導体素子40側の開口として貫通孔42を形成しているが、素子基板の厚さが厚い場合は、図2のように開口として形成してもよい。貫通孔42とする場合は、たとえば、シリコン貫通電極を形成する際に一括して貫通孔を形成することができる。
図5は、回路基板50の平面図、図6は回路基板50の製造工程図である。回路基板50の四隅には、球状構造体30を配置するためのベース53が設けられ、所定の箇所に電気的な接続をとるための接続電極(半田電極)52が形成されている。図6A〜図6Fは図5の回路基板50の作製工程をA−A’断面で示す図である。
まず、図6Aに示すように、回路基板50の全面に電解メッキ形成用のシード層59を形成し、コーナー部の4箇所に、導電層53を形成する。ここでは、スクリーン印刷法によりAgペーストを印刷し、150℃で30分熱処理することで硬化させ、厚さ約10μmのAg導電膜53を形成した。スクリーン印刷法に代えて、フォトリソ工程によってパターンニングしてもよい。
次に、図6Bに示すように、接続電極51及び台座54形成用のレジスト膜を形成し、平坦化して、フォトリソ工程によりパターンニングする。これにより、接続電極51と台座54が設けられる位置に開口56を有するメッキレジストマスク55が形成される。
次に、図6Cに示すように、シード層59を通電させることで電解Cuメッキ膜61を成長する。コーナー部に設けたAg導電層53にも通電されるため、Ag導電層53上にも同様にCuメッキ層61が形成される。Cuメッキ層61のうち、Ag導電層(ベース)53上に形成されたCuメッキ層61は、球状構造体30を保持するための台座(または位置あわせ用電極)54となる。他方、シード層59に到達する開口56内に形成されたCuメッキ層61は、接続電極51となる。
次に、図6Dに示すように半田メッキにより半田層58を形成する。半田メッキはSnとBiの2元系メッキによって、共晶組成(Sn-57wt%Bi)となるように形成した。
次に、図6Eに示すように、メッキレジストマスク55を除去し、不要な箇所のシード層59を除去して、台座54上に球状構造体30をディスペンスする。ディスペンスは、あらかじめフラックスを基板50の全面に塗布しておき、メタルマスクを用いて所定の位置(基板の4隅)のみに球状構造体30を搭載する。フラックスにより球状構造体30は台座54上に接着される。この時点では、球状構造体30は正確に台座54上の中心に配置されているわけではない。
最後に、図6Fに示すように、電解メッキで形成した半田層58をリフローする。SnBi共晶半田は低温139℃で溶融するため、リフロー温度は150℃とした。リフローにより、接続電極51上の半田層58は溶融して表面張力の影響により半球状の半田電極52となる。一方、4隅のコーナー部では、球状構造体30の自重と、金属皮膜33(図3参照)の半田層58に対する濡れ性とによるセルフアライメント効果によって、球状構造体30の位置は台座54の中心位置へと補正される。球状構造体30の自重は極めて軽いため、少量の半田層58でも十分にセルフアライメント効果が発現し、中心位置へ補正される。またこのリフロー工程においても球状構造体30は膨張するが、伸縮可能な樹脂層32で内包物31をコーティングしているため、リフロー後は可逆的に収縮する。収縮した球状構造体30は、図4を参照してすでに説明したように、半導体素子40の突起電極41を回路基板50の接続電極41に接合する際の加熱工程により再度膨張し、電極同士のセルフアライメントに用いられる。
このような位置あわせ方法により、従来のフリップチップボンダーでは困難な1μm以下の高精度なアライメントを実現することができる。また、高価なフリップチップボンダーで1つ1つ位置あわせをするのではなく、搭載速度が速い汎用プレイサを利用して仮置きすればよいので、生産性が向上する。さらに、位置あわせは温度制御により自動的又は自己整合的に行われるため、バッチ処理によって複数デバイスを一括してアライメントし、一括して同時接合することが可能になる。よって、生産性が大きく向上する。
なお、実施例1では半導体素子40に貫通孔42を形成し、回路基板50側に球状構造体30を設けたが、逆の構成としてもよい。この場合、半導体素子40のフリップチップ実装面に球状構造体30を配置し、回路基板50側に開口を形成する。半導体素子40の突起電極41の形成工程と同工程で、球状構造体30を保持する台座を形成することができ、台座の中心に球状構造体30を自己整合的に配置することができる。半導体素子40側の球状構造体30を回路基板50側の開口内に大まかに配置し、加熱して球状構造体30を体積膨張させることによって、電極同士を高精度に位置あわせすることができる。
図7は、実施例2の位置あわせ方法で用いられる球状構造体70の模式図である。球状構造体70は、加熱により体積膨張する気体、液体または固体の内包物71と、この内包物を包含する伸縮性を有する外膜(カプセル)72を有する。実施例1と異なり、半田または半田に対する濡れ性を有する金属膜は形成されていない。加熱により体積膨張する内包物31として、フロリナートや蟻酸、無水コハク酸などを用いることができる。伸縮性を有するカプセル72は、実施例1と同様にポリイミド、シリコーンゴムなどの高分子樹脂で形成されている。球状構造体70は、直径約50μmサイズとなるように形成されている。
図8A〜図8Eは、図7の球状構造体70を用いて半導体素子と回路基板を位置あわせする際の回路基板50の製造工程図である。まず、図8Aに示すように、回路基板50の全面に電解メッキ形成用のシード層59を形成し、コーナー部の4箇所に、導電層53を形成する。ここでは、スクリーン印刷法によりAgペーストを印刷し、150℃で30分熱処理することで硬化させ、厚さ約10μmのAg導電膜53を形成した。スクリーン印刷法に代えて、フォトリソ工程によってパターンニングしてもよい。
次に、図8Bに示すように、接続電極及び台座形成用のレジスト膜を形成し、平坦化して、フォトリソ工程によりパターンニングする。これにより、接続電極及び台座(位置あわせ用電極)が配置される位置に、開口56を有するメッキレジストマスク55が形成される。
次に、図8Cに示すように、電解メッキにより開口56内に表面82が凹状の曲面をなす電極膜81を形成する。この例では、台座(位置あわせ用電極)となる電極膜81と接続電極になる電極膜81を一括して、表面82が凹状曲面となるようにメッキ形成する。表面が凹状曲面をなす電極膜81は、たとえばCuメッキ液に添加するレベラーの濃度を調整することにより形成することができる。レベラーはたとえばポリアミン等の窒素含有化合物である。レベラーの濃度は、台座及び接続電極の表面形状が、球状構造体70の曲率半径及び回路基板50に接合される半導体素子の突起電極の曲率半径に適合する所望の凹状曲面となるように設定される。
次に、図8Dに示すように、レジストマスク55を除去し、不要なシード層59をエッチングにより除去する。これにより、所定の位置に接続電極81aと、Ag導電膜53上の台座(位置あわせ用電極)81bが形成される。台座81b上に接着剤83をディスペンスする。接着剤83は、たとえば熱硬化性接着剤である。
最後に、図8Eに示すように、接着剤83が塗布された台座81b上に球状構造体70をディスペンスする。このとき、台座81bの表面の凹形状と球状構造体70の自重により球状構造体70は自動的に位置合わせされる。その後、接着剤83を150℃/時間の条件で硬化させ、球状構造体70を台座81b上に固定する。
図9A〜図9Cは、図7の球状構造体70を用いて半導体素子40を回路基板50に接合するプロセスを示す概略断面図である。半導体素子40は、先端が凸状の曲面となっている突起電極47を有する。突起電極47の先端の曲面は、回路基板50の接続電極81aの表面の凹形状に対応する形状である。突起電極47は、半導体素子40に形成された貫通電極(又は内部配線)44に接続されている。半導体素子40の所定の箇所には、たとえば直径100μmの開口又は貫通孔42が形成されている。このような半導体素子40を、汎用マウンタ又は汎用プレイサ(不図示)により、回路基板50に対して大まかに位置合わせし、球状構造体70が開口42内に配置されるように仮搭載する。
次に、図9Bに示すように、全体をアニール炉等で120℃に加熱して、球状構造体70を膨張させる。球状構造体70が開口(又は貫通孔)42の大きさに膨張することによって、球状構造体70の中心が開口(貫通孔)42の中心と一致し、半導体素子40は回路基板50に対して自動的に位置あわせされる。これにより、半導体素子40の凸状電極47と回路基板50の接続電極81aが正しい位置で対向する。
最後に、図9Cに示すように、200〜300℃、数分から30分、8gf/bumpの条件で加熱・加圧することにより、凸状曲面を有する電極47と凹状曲面の接続電極81aとを接合し、半導体装置10Bが完成する。なお、半導体素子基板としてあらかじめ薄く研磨したウエハを用いる場合は、図4(実施例1)と同様に支持体45で半導体素子40を保持し、仮搭載、熱膨張による自動位置あわせ、加熱・加圧による電極同士の接合を行い、接合後に支持体45を除去してもよい。
実施例2の構成によれば、半田を使用せずに微細な電極間を接合する場合でも、簡単な構成で高精度な位置あわせをすることができ、生産性を向上することができる。
図10は、実施例3による半導体ウエハの積層アライメントを説明するための模式図である。半導体ウエハの積層は、図3の球状構造体30、及び図7の球状構造体70のいずれを用いても高精度に行なうことができる。ウエハ積層は、半導体チップの三次元化に必要な技術である。半導体チップを三次元化することで、動作の高速化、メモリ容量の向上を図ることができる。たとえば、第1層目のウエハ90には、複数のチップ領域(ユニット)が縦横に配置され、各ユニットに球状構造体70(又は30)と接続電極81a(又は51)が配置されている。第2層目のウエハ100の各ユニットには、第1層目のユニットのレイアウトに対応して、開口(又は貫通孔)102と電極47(又は41)が形成されている。
図11は、第1層目の半導体ウエハ90上に第2層目の半導体ウエハ100を積層する場合の接合例を示す図である。この例では、図7の球状構造体70を用い、第1層目のウエハ90において、表面形状が凹状の曲面である台座81b上に、球状構造体70が自己整合的に配置されている。この台座81bは、実施例2で説明したように、接合面が凹状曲面の電極81aと同時に形成されたものである。他方、第2層目のウエハ100には、開口102としての貫通孔102と、先端形状が凸状曲面の電極47を有する。
図11(A)に示すように、第2層目のウエハ100を、その貫通孔102の内部に第1層目のウエハ90の球状構造体70が位置するように大まかに位置合わせをして、第1層目のウエハ90上に仮配置する。加熱により球状構造体70を貫通孔102の大きさまで膨張させることによって、自動的に球状構造体70の中心が貫通孔の中心に一致する。これにより、凸状の電極47と凹状の電極81aとが自己整合的に位置あわせされる。この状態で、第2層目のウエハ100の電極47を第1層目のウエハの電極81aに対して熱圧着することにより、図11(B)に示すように正確な接合位置で積層されたウエハの積層体が完成する。この例では、電極間の接合に半田ペーストを用いなくても、球状構造体70による自己整合的な位置あわせと、凹状の電極面と凸状の電極面との自己整合的な係合とによって、微細な電極47と81aとを精度よく接合することができる。
なお、ウエハの積層は2層に限定されず、3層以上に積層することができる。例えば、3層目以降のウエハについては、ユニットごとに球状構造体と貫通孔の双方を形成し、球状構造体を下層のウエハの対応するユニットの貫通孔に配置すると同時に、上層のウエハの球状構造体を貫通孔に受け取る構成としてもよい。これにより、3層以上、たとえば10層程度のウエハを簡易な構成で精度良く積層することができる。
以上の説明に対して以下の付記を提示する。
(付記1)
第1の接合部を有する第1の接合対象物の所定の箇所に開口を形成し、
第2の接合部を有する第2の接合対象物の前記開口と対向する位置に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
前記球状構造体が前記開口内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置し、
加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の接合部と前記第2の接合部とを自己整合的に位置あわせする、
ことを特徴とする位置あわせ方法。
(付記2)
前記球状構造体は、加熱により膨張する気体、液体又は固体の内包物を、伸縮性を有する外膜で包含することによって作製されることを特徴とする付記1に記載の位置あわせ方法。
(付記3)
前記球状構造体の配置は、
前記球状構造体の外周に半田又は半田に対する濡れ性を有する金属による皮膜を形成する工程と、
前記前記球状構造体を保持する台座を形成し、前記台座上に半田層を介して前記球状構造体を配置する工程と、
前記球状構造体と前記台座を加熱し、前記球状構造体の自重及び前記半田に対する濡れ性により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
を含むことを特徴とする、付記1に記載の位置あわせ方法。
(付記4)
前記球状構造体の配置は、
前記第2の接合部の形成と同時に、表面が凹状の曲面を有する台座を形成する工程と、
前記台座の凹状表面に接着層を介して前記球状構造体を搭載する工程と、
前記球状構造体の自重及び前記凹状の曲面により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
を含むことを特徴とする付記1に記載の位置あわせ方法。
(付記5)
前記第1の接合部は、先端が凸状の曲面を有するように形成され、
前記球状構造体の膨張により、前記第1の接合部の前記凸状の曲面と、前記第2の接合部の前記凹状の曲面が自己整合的に係合することを特徴とする付記4に記載の位置あわせ方法。
(付記6)
第1の接合部を有する第1の接合対象物と、第2の接合部を有する第2の接合対象物を接合した接合構造において、
前記第1の接合対象物は、所定の箇所に開口を有し、
前記第2の接合対象物は、前記第1の接合対象物の前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の接合部と前記第2の接合部は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする接合構造。
(付記7)
前記球状構造体は、加熱により膨張する気体、液体又は固体である内包物と、
前記内包物を包含する伸縮性を有する外膜と
を有することを特徴とする付記6に記載の接合構造。
(付記8)
前記球状構造体は、前記外膜上に半田又は半田に対する濡れ性を有する金属による皮膜をさらに有し、
前記第2の接合対象物は、半田材料で形成され前記球状構造体を保持する台座を有し、前記球状構造体は、当該球状構造体の自重及び前記半田に対する濡れ性により、前記台座の中心に位置することを特徴とする付記7に記載の接合構造。
(付記9)
前記第2の接合対象物は、前記球状構造体を保持する台座を有し、
前記台座の表面形状は凹状であり、
前記球状構造体は接着層を介して前記台座の凹状面の中心に位置することを特徴とする付記7に記載の接合構造。
(付記10)
前記第1の接合部は、先端が凸状の曲面を有する第1の電極であり、
前記第2の接合部は、前記凹状の表面形状を有する第2の電極であり、
前記球状構造体の膨張により、前記第1の電極の凸状曲面と前記第2の電極の凹状表面が自己整合的に接合されていることを特徴とする付記9に記載の接合構造。
(付記11)
前記第1の接合対象物は第1の半導体ウエハであり、前記第2の接合対象物は第2の半導体ウエハであり、前記開口は前記第1の半導体ウエハを貫通する貫通孔であることを特徴とする付記6又は7に記載の接合構造。
(付記12)
第1の電極を有する半導体素子と、第2の電極を有する基板とが電気的に接続された半導体装置において、
前記半導体素子と前記基板のいずれか一方は、所定の箇所に開口を有し、
前記半導体素子と前記基板の他方は、前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の電極と前記第2の電極は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする半導体装置。
(付記13)
第1の電極を有する半導体素子と、第2の電極を有する基板のいずれか一方に開口を形成し、
前記半導体素子と前記基板の他方において、前記開口と対向する位置に、前記開口の径よりも小さい径を有し熱により体積膨張する性質を有する球状構造体を形成し、
前記球状構造体が前記開口内に位置するように、前記半導体素子を前記基板上に仮配置し、
前記半導体素子及び前記基板を加熱して、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の電極と前記第2の電極を自己整合的に位置あわせし、
前記位置あわせされた状態で、前記第1の電極と前記第2の電極を接合する
ことを特徴とする半導体装置の製造方法。
(付記14)
第1の電極を有する第1の半導体ウエハの所定の箇所に開口を形成し、
第2の電極を有する第2の半導体ウエハにおいて、前記開口と対向する箇所に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
前記球状構造体が前記開口内に位置するように、前記第1の半導体ウエハと前記第2の半導体ウエハを積層し、
加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の電極と前記第2の電極とを自己整合的に位置あわせし、
前記位置あわせされた状態で前記第1の電極と前記第2の接合部を接合する、
ことを特徴とするウエハの積層方法。
(付記15)
前記球状構造体は、加熱により膨張する気体、液体又は固体の内包物を、伸縮性を有する外膜で包含することによって作製されることを特徴とする付記13又は14に記載の方法。
接合部を有する物品同士の位置あわせ、外部端子を有する電子部品の位置あわせと接合、半導体素子の基板への接合、ウエハの積層接合など、広く適用することができる。
1 第1の接合体
2 第2の接合体
3、30、70 球状構造体
10 接合構造
10A、10B 半導体装置
11、41、47 電極(第1の接合部)
12 開口
21、51、81a 電極(第2の接合部)
24、54、81b 台座(位置合わせ電極)
40 半導体素子
42、102 貫通孔
50 基板
90 第1の半導体ウエハ
100 第2の半導体ウエハ

Claims (8)

  1. 第1の接合部を有する第1の接合対象物の所定の箇所に開口を形成し、
    第2の接合部を有する第2の接合対象物の前記開口と対向する位置に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
    前記球状構造体が前記開口内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置し、
    加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の接合部と前記第2の接合部とを自己整合的に位置あわせする、
    ことを特徴とする位置あわせ方法。
  2. 前記球状構造体の配置は、
    前記球状構造体の外周に半田又は半田に対する濡れ性を有する金属による皮膜を形成する工程と、
    前記第2の接合対象物に前記前記球状構造体を保持する台座を形成し、前記台座上に半田層を介して前記球状構造体を配置する工程と、
    前記球状構造体と前記台座を加熱し、前記球状構造体の自重及び前記半田に対する濡れ性により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
    を含むことを特徴とする、請求項1に記載の位置あわせ方法。
  3. 前記球状構造体の配置は、
    前記第2の接合対象物に、前記第2の接合部の形成と同時に表面が凹状の曲面を有する台座を形成する工程と、
    前記台座の凹状表面に接着層を介して前記球状構造体を搭載する工程と、
    前記球状構造体の自重及び前記凹状の曲面により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
    を含むことを特徴とする請求項1に記載の位置あわせ方法。
  4. 第1の接合部を有する第1の接合対象物と、第2の接合部を有する第2の接合対象物を接合した接合構造において、
    前記第1の接合対象物は、所定の箇所に開口を有し、
    前記第2の接合対象物は、前記第1の接合対象物の前記開口内に配置される球状構造体を有し、
    前記球状構造体は加熱により体積膨張する性質を有し、
    前記第1の接合部と前記第2の接合部は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする接合構造。
  5. 前記球状構造体は、加熱により膨張する気体、液体又は固体である内包物と、
    前記内包物を包含する伸縮性を有する外膜と
    を有することを特徴とする請求項4に記載の接合構造。
  6. 前記第1の接合対象物は第1の半導体ウエハであり、前記第2の接合対象物は第2の半導体ウエハであり、前記開口は前記第1の半導体ウエハを貫通する貫通孔であることを特徴とする請求項4又は5に記載の接合構造。
  7. 第1の電極を有する半導体素子と、第2の電極を有する基板とが電気的に接続された半導体装置において、
    前記半導体素子と前記基板のいずれか一方は、所定の箇所に開口を有し、
    前記半導体素子と前記基板の他方は、前記開口内に配置される球状構造体を有し、
    前記球状構造体は加熱により体積膨張する性質を有し、
    前記第1の電極と前記第2の電極は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする半導体装置。
  8. 第1の電極を有する半導体素子と、第2の電極を有する基板のいずれか一方に開口を形成し、
    前記半導体素子と前記基板の他方において、前記開口と対向する位置に、前記開口の径よりも小さい径を有し熱により体積膨張する性質を有する球状構造体を形成し、
    前記球状構造体が前記開口内に位置するように、前記半導体素子を前記基板上に仮配置し、
    前記半導体素子及び前記基板を加熱して、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の電極と前記第2の電極を自己整合的に位置あわせし、
    前記位置あわせされた状態で、前記第1の電極と前記第2の電極を接合する
    ことを特徴とする半導体装置の製造方法。
JP2010190411A 2010-08-27 2010-08-27 電子部品の製造方法、及び位置あわせ方法 Expired - Fee Related JP5598166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010190411A JP5598166B2 (ja) 2010-08-27 2010-08-27 電子部品の製造方法、及び位置あわせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010190411A JP5598166B2 (ja) 2010-08-27 2010-08-27 電子部品の製造方法、及び位置あわせ方法

Publications (2)

Publication Number Publication Date
JP2012049346A true JP2012049346A (ja) 2012-03-08
JP5598166B2 JP5598166B2 (ja) 2014-10-01

Family

ID=45903880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010190411A Expired - Fee Related JP5598166B2 (ja) 2010-08-27 2010-08-27 電子部品の製造方法、及び位置あわせ方法

Country Status (1)

Country Link
JP (1) JP5598166B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283564A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体接合構造
JP2002373718A (ja) * 2001-06-13 2002-12-26 Pfu Ltd コネクタの位置決め機構
JP2009194118A (ja) * 2008-02-14 2009-08-27 Nec Saitama Ltd 表面実装型電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283564A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体接合構造
JP2002373718A (ja) * 2001-06-13 2002-12-26 Pfu Ltd コネクタの位置決め機構
JP2009194118A (ja) * 2008-02-14 2009-08-27 Nec Saitama Ltd 表面実装型電子部品

Also Published As

Publication number Publication date
JP5598166B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
US9159665B2 (en) Flip chip interconnection having narrow interconnection sites on the substrate
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US6921018B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
US8030137B2 (en) Flexible interposer for stacking semiconductor chips and connecting same to substrate
KR100488126B1 (ko) 반도체 장치 및 그 제조 방법
US6329609B1 (en) Method and structure to prevent distortion and expansion of organic spacer layer for thin film transfer-join technology
JP2002237568A (ja) 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
JP2004247706A (ja) 電子部品実装構造及びその製造方法
KR20020033522A (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
US10818629B2 (en) Tall and fine pitch interconnects
US8125081B2 (en) Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
JP2000286304A (ja) 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール
JP5598166B2 (ja) 電子部品の製造方法、及び位置あわせ方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2001250907A (ja) 半導体装置及びその製造方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP2018160589A (ja) 電子装置、及び電子装置の製造方法
JP2008118152A (ja) 半導体装置および積層型半導体装置
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP4285140B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5598166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees