JP2012049346A - 位置あわせ方法、接合構造、半導体装置、及び半導体装置の製造方法 - Google Patents
位置あわせ方法、接合構造、半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012049346A JP2012049346A JP2010190411A JP2010190411A JP2012049346A JP 2012049346 A JP2012049346 A JP 2012049346A JP 2010190411 A JP2010190411 A JP 2010190411A JP 2010190411 A JP2010190411 A JP 2010190411A JP 2012049346 A JP2012049346 A JP 2012049346A
- Authority
- JP
- Japan
- Prior art keywords
- spherical structure
- opening
- electrode
- joining
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】第1の接合部1を有する第1の接合対象物の所定の箇所に開口12を形成する。第2の接合部2を有する第2の接合対象物の前記開口12と対向する位置に、前記開口12の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体3を配置する。前記球状構造体3が前記開口12内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置する。加熱により、前記球状構造体3を前記開口12内で前記開口12の径の大きさまで体積膨張させることによって、前記第1の接合部1と前記第2の接合部2とを自己整合的に位置あわせする。
【選択図】図2
Description
第1の接合部を有する第1の接合対象物の所定の箇所に開口を形成し、
第2の接合部を有する第2の接合対象物の前記開口と対向する位置に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
前記球状構造体が前記開口内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置し、
加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の接合部と前記第2の接合部とを自己整合的に位置あわせする、工程を含む。
前記第1の接合対象物は、所定の箇所に開口を有し、
前記第2の接合対象物は、前記第1の接合対象物の前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の接合部と前記第2の接合部は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されている。
前記半導体素子と前記基板のいずれか一方は、所定の箇所に開口を有し、
前記半導体素子と前記基板の他方は、前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の電極と前記第2の電極は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されている。
(付記1)
第1の接合部を有する第1の接合対象物の所定の箇所に開口を形成し、
第2の接合部を有する第2の接合対象物の前記開口と対向する位置に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
前記球状構造体が前記開口内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置し、
加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の接合部と前記第2の接合部とを自己整合的に位置あわせする、
ことを特徴とする位置あわせ方法。
(付記2)
前記球状構造体は、加熱により膨張する気体、液体又は固体の内包物を、伸縮性を有する外膜で包含することによって作製されることを特徴とする付記1に記載の位置あわせ方法。
(付記3)
前記球状構造体の配置は、
前記球状構造体の外周に半田又は半田に対する濡れ性を有する金属による皮膜を形成する工程と、
前記前記球状構造体を保持する台座を形成し、前記台座上に半田層を介して前記球状構造体を配置する工程と、
前記球状構造体と前記台座を加熱し、前記球状構造体の自重及び前記半田に対する濡れ性により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
を含むことを特徴とする、付記1に記載の位置あわせ方法。
(付記4)
前記球状構造体の配置は、
前記第2の接合部の形成と同時に、表面が凹状の曲面を有する台座を形成する工程と、
前記台座の凹状表面に接着層を介して前記球状構造体を搭載する工程と、
前記球状構造体の自重及び前記凹状の曲面により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
を含むことを特徴とする付記1に記載の位置あわせ方法。
(付記5)
前記第1の接合部は、先端が凸状の曲面を有するように形成され、
前記球状構造体の膨張により、前記第1の接合部の前記凸状の曲面と、前記第2の接合部の前記凹状の曲面が自己整合的に係合することを特徴とする付記4に記載の位置あわせ方法。
(付記6)
第1の接合部を有する第1の接合対象物と、第2の接合部を有する第2の接合対象物を接合した接合構造において、
前記第1の接合対象物は、所定の箇所に開口を有し、
前記第2の接合対象物は、前記第1の接合対象物の前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の接合部と前記第2の接合部は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする接合構造。
(付記7)
前記球状構造体は、加熱により膨張する気体、液体又は固体である内包物と、
前記内包物を包含する伸縮性を有する外膜と
を有することを特徴とする付記6に記載の接合構造。
(付記8)
前記球状構造体は、前記外膜上に半田又は半田に対する濡れ性を有する金属による皮膜をさらに有し、
前記第2の接合対象物は、半田材料で形成され前記球状構造体を保持する台座を有し、前記球状構造体は、当該球状構造体の自重及び前記半田に対する濡れ性により、前記台座の中心に位置することを特徴とする付記7に記載の接合構造。
(付記9)
前記第2の接合対象物は、前記球状構造体を保持する台座を有し、
前記台座の表面形状は凹状であり、
前記球状構造体は接着層を介して前記台座の凹状面の中心に位置することを特徴とする付記7に記載の接合構造。
(付記10)
前記第1の接合部は、先端が凸状の曲面を有する第1の電極であり、
前記第2の接合部は、前記凹状の表面形状を有する第2の電極であり、
前記球状構造体の膨張により、前記第1の電極の凸状曲面と前記第2の電極の凹状表面が自己整合的に接合されていることを特徴とする付記9に記載の接合構造。
(付記11)
前記第1の接合対象物は第1の半導体ウエハであり、前記第2の接合対象物は第2の半導体ウエハであり、前記開口は前記第1の半導体ウエハを貫通する貫通孔であることを特徴とする付記6又は7に記載の接合構造。
(付記12)
第1の電極を有する半導体素子と、第2の電極を有する基板とが電気的に接続された半導体装置において、
前記半導体素子と前記基板のいずれか一方は、所定の箇所に開口を有し、
前記半導体素子と前記基板の他方は、前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の電極と前記第2の電極は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする半導体装置。
(付記13)
第1の電極を有する半導体素子と、第2の電極を有する基板のいずれか一方に開口を形成し、
前記半導体素子と前記基板の他方において、前記開口と対向する位置に、前記開口の径よりも小さい径を有し熱により体積膨張する性質を有する球状構造体を形成し、
前記球状構造体が前記開口内に位置するように、前記半導体素子を前記基板上に仮配置し、
前記半導体素子及び前記基板を加熱して、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の電極と前記第2の電極を自己整合的に位置あわせし、
前記位置あわせされた状態で、前記第1の電極と前記第2の電極を接合する
ことを特徴とする半導体装置の製造方法。
(付記14)
第1の電極を有する第1の半導体ウエハの所定の箇所に開口を形成し、
第2の電極を有する第2の半導体ウエハにおいて、前記開口と対向する箇所に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
前記球状構造体が前記開口内に位置するように、前記第1の半導体ウエハと前記第2の半導体ウエハを積層し、
加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の電極と前記第2の電極とを自己整合的に位置あわせし、
前記位置あわせされた状態で前記第1の電極と前記第2の接合部を接合する、
ことを特徴とするウエハの積層方法。
(付記15)
前記球状構造体は、加熱により膨張する気体、液体又は固体の内包物を、伸縮性を有する外膜で包含することによって作製されることを特徴とする付記13又は14に記載の方法。
2 第2の接合体
3、30、70 球状構造体
10 接合構造
10A、10B 半導体装置
11、41、47 電極(第1の接合部)
12 開口
21、51、81a 電極(第2の接合部)
24、54、81b 台座(位置合わせ電極)
40 半導体素子
42、102 貫通孔
50 基板
90 第1の半導体ウエハ
100 第2の半導体ウエハ
Claims (8)
- 第1の接合部を有する第1の接合対象物の所定の箇所に開口を形成し、
第2の接合部を有する第2の接合対象物の前記開口と対向する位置に、前記開口の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体を配置し、
前記球状構造体が前記開口内に位置するように、前記第1の接合対象物と前記第2の接合対象物を仮配置し、
加熱により、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の接合部と前記第2の接合部とを自己整合的に位置あわせする、
ことを特徴とする位置あわせ方法。 - 前記球状構造体の配置は、
前記球状構造体の外周に半田又は半田に対する濡れ性を有する金属による皮膜を形成する工程と、
前記第2の接合対象物に前記前記球状構造体を保持する台座を形成し、前記台座上に半田層を介して前記球状構造体を配置する工程と、
前記球状構造体と前記台座を加熱し、前記球状構造体の自重及び前記半田に対する濡れ性により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
を含むことを特徴とする、請求項1に記載の位置あわせ方法。 - 前記球状構造体の配置は、
前記第2の接合対象物に、前記第2の接合部の形成と同時に表面が凹状の曲面を有する台座を形成する工程と、
前記台座の凹状表面に接着層を介して前記球状構造体を搭載する工程と、
前記球状構造体の自重及び前記凹状の曲面により、前記球状構造体を前記台座の中心に自動的に位置あわせする工程、
を含むことを特徴とする請求項1に記載の位置あわせ方法。 - 第1の接合部を有する第1の接合対象物と、第2の接合部を有する第2の接合対象物を接合した接合構造において、
前記第1の接合対象物は、所定の箇所に開口を有し、
前記第2の接合対象物は、前記第1の接合対象物の前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の接合部と前記第2の接合部は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする接合構造。 - 前記球状構造体は、加熱により膨張する気体、液体又は固体である内包物と、
前記内包物を包含する伸縮性を有する外膜と
を有することを特徴とする請求項4に記載の接合構造。 - 前記第1の接合対象物は第1の半導体ウエハであり、前記第2の接合対象物は第2の半導体ウエハであり、前記開口は前記第1の半導体ウエハを貫通する貫通孔であることを特徴とする請求項4又は5に記載の接合構造。
- 第1の電極を有する半導体素子と、第2の電極を有する基板とが電気的に接続された半導体装置において、
前記半導体素子と前記基板のいずれか一方は、所定の箇所に開口を有し、
前記半導体素子と前記基板の他方は、前記開口内に配置される球状構造体を有し、
前記球状構造体は加熱により体積膨張する性質を有し、
前記第1の電極と前記第2の電極は、前記球状構造体の前記開口内での体積膨張による自己整合的な位置あわせにより接合されていることを特徴とする半導体装置。 - 第1の電極を有する半導体素子と、第2の電極を有する基板のいずれか一方に開口を形成し、
前記半導体素子と前記基板の他方において、前記開口と対向する位置に、前記開口の径よりも小さい径を有し熱により体積膨張する性質を有する球状構造体を形成し、
前記球状構造体が前記開口内に位置するように、前記半導体素子を前記基板上に仮配置し、
前記半導体素子及び前記基板を加熱して、前記球状構造体を前記開口内で前記開口の径の大きさまで体積膨張させることによって、前記第1の電極と前記第2の電極を自己整合的に位置あわせし、
前記位置あわせされた状態で、前記第1の電極と前記第2の電極を接合する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190411A JP5598166B2 (ja) | 2010-08-27 | 2010-08-27 | 電子部品の製造方法、及び位置あわせ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190411A JP5598166B2 (ja) | 2010-08-27 | 2010-08-27 | 電子部品の製造方法、及び位置あわせ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049346A true JP2012049346A (ja) | 2012-03-08 |
JP5598166B2 JP5598166B2 (ja) | 2014-10-01 |
Family
ID=45903880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010190411A Expired - Fee Related JP5598166B2 (ja) | 2010-08-27 | 2010-08-27 | 電子部品の製造方法、及び位置あわせ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5598166B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283564A (ja) * | 1996-04-16 | 1997-10-31 | Hitachi Ltd | 半導体接合構造 |
JP2002373718A (ja) * | 2001-06-13 | 2002-12-26 | Pfu Ltd | コネクタの位置決め機構 |
JP2009194118A (ja) * | 2008-02-14 | 2009-08-27 | Nec Saitama Ltd | 表面実装型電子部品 |
-
2010
- 2010-08-27 JP JP2010190411A patent/JP5598166B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283564A (ja) * | 1996-04-16 | 1997-10-31 | Hitachi Ltd | 半導体接合構造 |
JP2002373718A (ja) * | 2001-06-13 | 2002-12-26 | Pfu Ltd | コネクタの位置決め機構 |
JP2009194118A (ja) * | 2008-02-14 | 2009-08-27 | Nec Saitama Ltd | 表面実装型電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP5598166B2 (ja) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5639368B2 (ja) | スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法 | |
JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
US9159665B2 (en) | Flip chip interconnection having narrow interconnection sites on the substrate | |
JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
US6921018B2 (en) | Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array | |
US8030137B2 (en) | Flexible interposer for stacking semiconductor chips and connecting same to substrate | |
JP3875077B2 (ja) | 電子デバイス及びデバイス接続方法 | |
US6329609B1 (en) | Method and structure to prevent distortion and expansion of organic spacer layer for thin film transfer-join technology | |
JP2002237568A (ja) | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ | |
JP2004247706A (ja) | 電子部品実装構造及びその製造方法 | |
KR20020033522A (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
WO2001008223A1 (fr) | Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
US10818629B2 (en) | Tall and fine pitch interconnects | |
US8125081B2 (en) | Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these | |
JP2018160589A (ja) | 電子装置、及び電子装置の製造方法 | |
JP2000286304A (ja) | 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール | |
JP5598166B2 (ja) | 電子部品の製造方法、及び位置あわせ方法 | |
JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
JP2001250907A (ja) | 半導体装置及びその製造方法 | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
WO2018198544A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4285140B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5598166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |